KR101227826B1 - 저항 변화 메모리 장치 및 그 프로그래밍 방법 - Google Patents

저항 변화 메모리 장치 및 그 프로그래밍 방법 Download PDF

Info

Publication number
KR101227826B1
KR101227826B1 KR1020107003429A KR20107003429A KR101227826B1 KR 101227826 B1 KR101227826 B1 KR 101227826B1 KR 1020107003429 A KR1020107003429 A KR 1020107003429A KR 20107003429 A KR20107003429 A KR 20107003429A KR 101227826 B1 KR101227826 B1 KR 101227826B1
Authority
KR
South Korea
Prior art keywords
resistance
pulse
program voltage
resistance value
cell
Prior art date
Application number
KR1020107003429A
Other languages
English (en)
Other versions
KR20100040931A (ko
Inventor
하루끼 도다
히로또 나까이
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20100040931A publication Critical patent/KR20100040931A/ko
Application granted granted Critical
Publication of KR101227826B1 publication Critical patent/KR101227826B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Abstract

저항 변화 메모리 장치의 프로그래밍 방법은 메모리 셀에 목표 저항치를 프로그래밍하기 위한 프로그램 전압 펄스를 인가하는 단계와, 각각의 상기 프로그램 전압 펄스 사이에 열 완화 시간을 설정하는 단계와, 전회의 프로그램 전압 펄스 인가에 의해 결정되는 당해 셀의 저항치에 따라 각각의 상기 프로그램 전압 펄스의 형상을 제어하는 단계를 포함한다.

Description

저항 변화 메모리 장치 및 그 프로그래밍 방법{A RESISTANCE CHANGE MEMORY DEVICE AND PROGRAMMING METHOD THEREOF}
본 발명은 저항 변화 메모리 장치 및 그 프로그래밍 방법에 관한 것이다.
전압, 전류 또는 열을 가해서 저항치를 가역적으로 바꾸고, 저항치가 다른 상태 중의 하나를 데이터로서 기억하는 저항 변화 메모리가 제안되어 있다. 이러한 종류의 메모리 장치는 종래의 플래시 메모리를 계승할 것으로 주목을 받고 있다. 이 저항 변화 메모리는, 셀 크기를 축소화하기에 적합하고 또한 교점(cross point)형 셀 어레이를 구성하기에 적합하다. 또한, 셀 어레이를 적층하기에도 용이하다.
본 발명자는 이러한 종류의 메모리 장치의 3차원 셀 어레이 구조를 이미 몇 가지 제안하였다. 예를 들어, JP 2005-522045A(PCT/JP2003/000155) 및 JP 2006-514393A(PCT/JP2003/003257)을 참조한다.
이들 특성을 가장 잘 이용하면서, 또한 고밀도화와 대용량화를 달성하기 위해서는, 데이터에 3 이상의 저항치를 할당하는 멀티-레벨 데이터 저장 방식을 사용하는 것이 효과적이다. 그러나, 저항 변화 메모리의 가변 저항 소자의 저항치는, 인가되는 전압이나 쥴 열에 따라, 예를 들어, 전하가 활성화되어 기록층내에서의 일정한 포텐셜 장벽을 넘게 될 때 전하 이동이 일어나는 방식으로, 세트 또는 리셋 된다. 따라서, 원리상, 데이터 저항치는 통계적으로 불확정적이며, 특히 멀티-레벨 데이터 기억 방식에 있어서, 최고 저항치와 최저 저항치와의 사이에 하나 이상의 중간 저항치를 설정하는 것은 용이하지 않다.
본 발명의 일 양태에 따르면, 메모리 셀에 목표 저항치를 프로그래밍하기 위한 프로그램 전압 펄스를 인가하는 단계와, 각각의 상기 프로그램 전압 펄스 사이에 열 완화 시간을 설정하는 단계와, 전회의 프로그램 전압 펄스 인가에 의해 결정되는 당해 셀의 저항치에 따라 각각의 상기 프로그램 전압 펄스의 형상을 제어하는 단계를 포함하는 저항 변화 메모리 장치의 프로그래밍 방법이 제공된다.
본 발명의 또 다른 양태에 따르면, 저항 변화 메모리 셀을 배열시킨 메모리 셀 어레이와, 셀의 전류를 참조 셀의 전류와 비교하도록 구성된 센스 앰프와, 목표 저항치를 프로그래밍하기 위해 하나가 선택되어, 선택 메모리 셀에 인가되는 서로 다른 펄스 폭을 갖는 프로그램 전압 펄스를 발생시키도록 구성된 복수의 펄스 발생 회로와, 상기 선택 메모리 셀의 프로그램 상태를 검증하기 위해 각각의 프로그램 검증시에 상기 센스 앰프에 접속되도록 마련되고, 상기 선택 메모리 셀의 현재의 저항치에 따라 참조 저항치를 설정가능한 참조 저항과, 다음 프로그램 전압 펄스 인가를 위해 채택되는 상기 펄스 발생 회로 중 하나를 선택하기 위해 제공되는, 상기 센스 앰프에 의한 검증 결과에 따라서, 상기 참조 저항의 복수의 참조 저항치를 절환(switching)하도록 구성된 저항치 프로그래밍 논리 회로를 포함하는 저항 변화 메모리 장치가 제공된다.
안정적으로 데이터를 프로그램 가능한 저항 변화 메모리 장치가 제공된다.
도1은 일 실시형태에 따른 메모리 셀 어레이의 등가 회로를 도시하는 도면.
도2는 메모리 셀의 적층 구조를 도시하는 도면.
도3은 정전압을 인가하였을 때, 메모리 셀의 프로그램 조건 변화를 도시하는 도면.
도4는 메모리 셀의 저항치 변화와 파워 변화 사이의 관계를 설명하기 위한 도면.
도5는 메모리 셀의 저항치를 고저항치로부터 하강시킬 경우의 저항 변화 특성을 도시하는 도면.
도6은 메모리 셀의 저항치를 저저항치로부터 상승시킬 경우의 저항 변화 특성을 도시하는 도면.
도7은 도6에 나타낸 특성의 경우에, 데이터 프로그램 모드에서 이용하는 전압 펄스 배열을 도시하는 도면.
도8은 도5에 나타낸 특성의 경우에, 데이터 프로그램 모드에서 이용하는 전압 펄스 배열을 도시하는 도면.
도9는 도7 및 도8에 나타낸 프로그램 전압 펄스의 이용에 의한 멀티-레벨 데이터 설정 절차를 도시하는 도면.
도10은 프로그래밍 후 검증시의 참조 저항치 설정 방법을 도시하는 도면.
도11은 프로그래밍 후 검증시의 또 다른 참조 저항치 설정 방법을 도시하는 도면.
도12는 검증 판정 결과에 따라 펄스 발생 회로를 선택하는, 저항치 프로그래밍 논리 회로를 도시하는 도면.
도13은 저항치 하강 모드에서의 논리 회로의 흐름을 도시하는 도면.
도14는 저항치 상승 모드에서의 논리 회로의 흐름을 도시하는 도면.
본 발명의 제1 양태에 따르면, 멀티-레벨 데이터 저장 방식에서 안정적인 데이터 레벨, 예컨대, 중간 저항치를 설정하기 위해, 전회의 프로그램시에 얻어진 저항치에 따라 프로그램시의 전압 펄스 폭을 제어하고, 메모리 셀에서 발생된 쥴 열을 주위에 분산시키기 위해 각각의 전압 펄스 사이에 열 완화 시간을 설정하는, 펄스 제어를 사용한다.
본 발명의 제2 양태에 따르면, 저항 상태 변화는 쥴 열 및 셀의 전압을 바탕으로 한 물리적 과정에 주로 기초한다는 가정에서, 각각의 프로그램 전압 펄스 인가시에 저항 상태 변화를 일정하게 하기 위해, 각각의 전압 펄스 인가시에 발생되는 쥴 열이 거의 일정하게 되도록 하거나, 또는 전압과 그 펄스 폭의 적(積)도 또한 거의 일정하게 되도록 하는 방식으로 펄스 폭을 결정한다.
따라서, 후술하는 실시형태에서는 이하의 기술적 요소들이 사용된다.
(1) 전압, 전류 또는 열로 인해 저항 상태가 바뀌는 기록층을 구비한 저항 변화 메모리 장치에 있어서, 3 이상의 저항치 레벨을 설정하여 메모리 셀에 멀티-레벨 데이터를 기억시키기 위해, 메모리 셀의 목표 저항치를 설정하기 위한 저항치 상태 변화를 복수의 전압 펄스를 인가하여 행하며, 그 펄스 형상을 전회의 전압 펄스 인가의 결과에 따라 결정할 것이다.
(2) 메모리 셀의 목표 저항치를 설정하기 위해 인가되는 프로그램 전압 펄스와 관련해서, 인접하는 프로그램 전압 펄스 사이에, 메모리 셀에서 발생된 열을 주위로 완화 또는 분산시키기 위한 열 완화 시간을 설정한다.
(3) 메모리 셀에 설정하는 복수의 저항치를 결정하기 위해, 복수의 저항치 사이에 참조 저항치로서 설정되는 복수의 경계 저항치에 의해 복수의 저항치 구간을 획정한다. 셀 저항치를 경계 저항치와 비교하고, 셀의 저항치와 경계 저항치 중 어느 것이 보다 높은지 또는 보다 낮은지에 따라 셀의 저항치가 어느 저항치 구간에 속하는지 판정한다.
(4) 고저항치를 갖는 병렬 접속되는 셀의 수를 선택함으로써 경계 저항치(즉, 참조 저항치)를 설정한다.
(5) 전압, 전류 또는 열을 가함으로써 저항치가 변화하는 기록층을 구비한 저항 변화 메모리 장치에 있어서, 메모리 셀에 멀티-레벨 데이터를 저장하기 위해, 저항치를 초기의 최저 저항치 상태로부터 복수의 보다 높은 저항치 중에서 선택되는 목표 저항치로 변경하도록 상기 메모리 셀에 복수의 프로그램 전압 펄스를 순차적으로 인가하면서, 프로그래밍 기간 동안 셀에서 발생되는 쥴 열이 거의 일정해지도록 제어되게끔 각각의 전압 펄스 형상을 전회의 프로그램 전압 펄스의 결과에 따라서 결정한다.
(6) 전압, 전류 또는 열을 가함으로써 저항치가 변화하는 기록층을 구비한 저항 변화 메모리 장치에 있어서, 메모리 셀에 멀티-레벨 데이터를 저장하기 위해, 저항치를 초기의 최고 저항치 상태로부터 복수의 보다 낮은 저항치 중에서 선택되는 목표 저항치로 변경하도록 상기 메모리 셀에 복수의 프로그램 전압 펄스를 순차적으로 인가하면서, 프로그래밍 기간 동안 전압 적분값이 거의 일정해지도록 제어되게끔 각각의 전압 펄스 형상을 전회의 프로그램 전압 펄스의 결과에 따라서 결정한다.
본 발명은 멀티-레벨 데이터 기억 방식에만 적용가능한 것이 아니라, 이치 데이터 기억 방식에도 적용가능하다. 예를 들어, 최저 저항치와 최고 저항치 사이에 설정된 하나 이상의 중간 저항치가 이들이 충분히 안정적이지 못하기 때문에, 데이터로서 사용할 수 없는 경우를 생각할 수 있다. 이 경우에, 최저 저항치와 최고 저항치의 2개의 데이터 상태만을 사용하여, 멀티-레벨 기억 방식의 실시형태와 같은 시퀀스에 의해 이치 데이터 기억을 행하고, 점증적으로 그리고 정확하게 목표 저항치를 얻을 수 있다.
이하, 첨부 도면을 참조하여, 본 발명의 예시적인 실시형태를 설명한다.
도1은 일 실시형태에 따른 메모리 셀 어레이 MA의 등가 회로를 나타내고 있다. 도 1에 도시한 바와 같이, 워드선 WL과 비트선 BL이 서로 교차하도록 배치되어 있고, 워드선 WL과 비트선 BL의 각 교차점에 저항 변화형 메모리 셀 MC가 배치되어 있다. 각각의 메모리 셀 MC는 직렬 접속된 액세스 소자 Di 및 가변 저항 소자 VR로 이루어져 있다.
가변 저항 소자 VR는 예를 들어 전극/전이 금속 산화물/전극을 포함하는 구조를 가져서, 금속 산화물(즉, 기록층)은 인가되는 전압, 전류 및 열에 의해 저항이 변화하게 되고, 이에 따라 저항치 상태를 데이터로서 불휘발성으로 기억한다.
메모리 셀 MC의 적층 구조는, 예를 들어, 도2에 도시한 바와 같다. 각기 비트선 BL 및 워드선 WL으로서의 역할을 하는 금속 배선(21, 22)의 교차점에 가변 저항 소자 VR와 액세스 소자 Di가 적층되고, 메모리 셀 MC를 구성한다.
이 실시형태에서는, 메모리 셀 MC가 4-레벨 데이터와 같은 멀티-레벨 데이터를 기억한다. 이러한 멀티-레벨 데이터를 프로그램하기 위해서는, 메모리 셀 MC의 저항 변화 특성을 고려하여 소정의 프로그램 펄스 제어가 필요하다. 프로그램 펄스 제어의 설명에 앞서서, 메모리 셀의 저항 변화 특성에 대해서 설명한다.
도3 및 도4를 참조하여, 메모리 셀에 발생되는 파워 P가 기록층의 저항 변화에 따라서 어떻게 변화하는 것인지 그 개요를 설명한다. 도3에 나타낸 바와 같이, 워드선 WL에 프로그램 전압을 인가하는 프로그램 전압 생성 회로(31)는, 전압 "V"를 출력하는 정전압 발생 회로(32)와, 이 정전압 발생 회로(32)와 메모리 셀 MC 사이에 삽입되는 워드선 저항을 포함하는 저항 "r"을 갖는 것으로 다룬다.
엄밀하게 말하자면, 여기에서 사용되는 메모리 셀의 전압 및 저항치는 가변 저항 소자 VR 및 액세스 소자 Di의 전압 및 저항치이다. 그러나, 다음의 설명에서는, 액세스 소자 Di의 전압 및 저항치는 무시된다는 조건으로, 메모리 셀의 전압 및 저항치를 사용한다. 메모리 셀의 전압 및 저항치를 각각 "v" 및 "R"로 나타내면, 비례 파라미터 β가 있는 다음 수학식 1에 나타낸 관계가 있다.
Figure 112010010220022-pct00001
메모리 셀에서 발생되는 파워 "P"는 다음 수학식 2로 나타내어지며, 여기서 ε는 β의 함수, 즉, ε=β/(1+β)2이다.
Figure 112010010220022-pct00002
도4에 도시된 바와 같이, 파워 P는 ε에 비례하고, ε은 β가 1보다 큰 범위에서는 β에 역비례한다. 도4는 양-대수(bi-logarithmic) 그래프이다. 그러므로, β가 큰 범위에서는, β가 10배가 되면 ε이 10분의 1이 된다. 다른 말로 설명하면, 셀의 저항치가 10배가 되면 발생 파워는 10분의 1이 된다. 이 관계는 β가 작은 범위(즉, 셀의 저항치가 작음)에서는 둔해지고, 저항치가 10배가 되어도 파워 P는 10분의 1로 되지 않고, 따라서 파워 P는 저항 변화에 의해 쉽게 영향을 받지 않는다.
β<1인 범위에서는, ε 자체는 작아진다. 그러나, 이 경우에 ε 을 전압 "v"와 비교를 하면, v/P ∝ 1+β의 관계가 있기 때문에, 즉, 이 범위에서는 β가 감소함에 따라서 v/P가 감소하기 때문에, β가 감소함에 따라서, β>1인 범위에서와 마찬가지로 파워의 효과가 전압의 효과보다 커진다.
상술한 바와 같이, 메모리 셀(즉, 기록층)에서 발생되는 열은 그 저항치에 따라서 달라지게 되고, 열에 기인한 메모리 셀의 저항치에 대한 영향도 저항치 자체에 따라서 변화한다. 그러므로, 목표 저항치를 얻기 위해서는, 전압 발생 방법을 고안할 필요가 있다.
도5 및 도6은, 메모리 셀에 소정 시간 동안 전압을 계속해서 인가하는 두 경우에 대해 예측된 저항 변화를 나타낸다. 장시간 전압을 계속해서 인가하면, 메모리 셀에서 쥴 열이 발생되고 그 쥴 열이 주위로 동시에 확산된다. 그러므로, 발열 및 그 확산이 평형 상태에 도달한다. 상태 포텐셜이 소정의 포텐셜 장벽을 넘어선 결과로써 발생된 쥴 열로 인한 저항치 천이가 셀의 전압으로 인한 역방향 천이와 동등해지면, 저항 변화가 감소된다.
상세하게 설명하면, 도5는 고저항 상태로 설정된 셀의 저항치가 전압 인가에 의해 감소되는 저항 변화를 나타내고 있고, 도 6은 저저항 상태로 설정된 셀의 저항 상태가 쥴 열에 의해 상승되는 또 다른 저항 변화의 사례를 나타내고 있다.
도5에 나타낸 동작에 있어서는, 메모리 셀이 고저항치를 갖는 초기 상태에 있어서 전압 인가가 효과적이고, 큰 저항 감소가 초기 상태에서 발생한다. 어느 정도까지 저항치가 감소되면, 셀에 인가되는 전압이 감소되고, 쥴 열이 상대적으로 증가한다. 그러므로, 쥴 열에 의한 저항치 상승 모드가 추가되는 결과로서, 저항 감소율이 줄어든다.
한편, 도6에 나타낸 동작에 있어서는, 메모리 셀이 저저항치를 갖는 초기 상태에 있어서 쥴 열이 효과적이고, 큰 저항 증가가 초기 상태에서 발생한다. 어느 정도까지 저항치가 증가되면, 셀에서 발생되는 쥴 열이 감소되고, 셀 전압이 증가한다. 그러므로, 전압 인가에 의한 저항치 하강 모드가 추가되는 결과로서, 저항 증가율이 줄어든다.
고저항치 상태로부터 출발하는 경우뿐만 아니라, 저저항치 상태로부터 출발하는 경우에도, 저항치는 거의 일정하게 안정된다. 최종적으로 안정되는 저항치 또는 초기 저항치 변화율이 셀의 환경에 의존하므로, 저항치는 어떤 불확정적인 성분 ΔR에 따라 변동할 것이다. 따라서, 멀티-레벨 데이터를 구성하는 3 이상의 목표 저항치를 저항치와 전압 인가 시간 사이의 관계에 기초하여 프로그램하기가 곤란해진다.
이상의 저항 변화 메모리 장치의 프로그램 특성을 고려해서, 이 실시형태에 따른 프로그램 방법은 다음과 같이 행해진다: 프로그램 전압 발생 회로의 출력 전압 "V"를 일정하게 되도록 설정하고, 펄스폭 제어하에서 복수의 전압 펄스를 인가함으로써, 안정적인 목표 전압(들)을 설정한다.
도7은, 도6에 나타낸 경우, 즉 셀의 초기 저항치가 낮고, 셀에서 발생되는 쥴 열에 의해 저항 변화(저항 증대)를 일으키게 할 경우에 사용되는 프로그램 전압 펄스 배열을 나타내고 있다. 각 인접하는 펄스 사이에는 열 완화 시간이 유지된다. 열 완화 시간은 셀에서 발생되는 쥴 열의 열 확산 시정수 이상으로 설정되고, 각각의 펄스 인가 후 셀의 열 환경을 리셋하는 역할을 한다.
셀의 저항치 상승은 쥴 열에 의한 포텐셜 장벽의 극복의 결과이므로, 각각의 펄스 폭에서 발생되는 쥴 열이 일정해지도록 펄스 폭 τ을 결정한다. 위에서 설명한 바와 같이, P=(V2/r)ε이므로, τP가 일정하고, τε이 또한 일정하므로, 상술한 ε과 β 사이의 관계에 기초하여 τ은 β에 거의 비례한다.
그러므로, 저항치가 10배가 되면, 변함없는 열을 발생시키는데 10배의 펄스 폭을 사용할 필요가 있다. 이점을 고려하여, 최상위의 저항치와 초기 저항치 사이의 저항치 범위를 복수의 저항치 구간으로 분할하고, 매 구간마다 펄스 폭을 설정하는 것이 실용적이다. 예를 들어, 도7에 도시한 바와 같이, 경계 저항치 RO, R1, R2 및 R3(RO>R1>R2>R3)에 의해 획정되는 5 구간으로 상기 저항치 범위를 분할한다. 펄스 인가 후의 당해 저항치가 어느 구간에 속하고 있는지에 따라, 다음 수학식 3에 나타내는 바와 같이 다음 프로그램 전압 펄스의 펄스 폭 τ을 결정한다.
Figure 112010010220022-pct00003
펄스 폭 τ은, 대응하는 구간의 대표적인 저항치에서의 쥴 열이 일정해지도록, 즉, τ4<τ3<τ2<τ1의 관계를 만족시키도록 설정한다. 상세히 설명하면, 도7에서는, 저항치 R이 R3보다 낮고 쥴 열이 큰 초기에는, 가장 좁은 펄스 폭 τ4를 가지고 프로그램 동작을 개시한다. 저항치 R이 R2>R≥R3를 만족하게 되면, 펄스 폭은 τ3로 변경된다. 마찬가지로, 최종 저항치가 대응하는 경계 저항을 초과할 때 펄스 폭을 증대시키는 방법을 사용하여, 프로그램 전압 펄스를 인가할 때마다 발생되는 쥴 열이 거의 일정하다라고 하는 조건하에서 프로그램을 행한다. 실제로는, 발생하는 쥴 열을 일정하게 제어하는 것은 용이하지 않다. 그러므로, 소정 범위내에 있도록 제어하면 좋다.
멀티-레벨 데이터에서 사용되는 목표 저항치는 도 7에 나타내는 저항 구간으로부터 선택된다. 이 예에서는, 도9에 나타낸 바와 같이, 경계 저항치 RO-R3로 구별할 수 있는 4개의 데이터 레벨 LO-L3을 설정하는 것이 가능하다. R3보다 낮은 레벨 L4를 초기치(즉, 리셋치)로서 사용한다.
데이터 레벨 L1 및 L2, 즉, 중간 저항치가 안정적이지 않은 경우에, L3(최저 저항치) 및 L0(최고 저항치)의 두 데이터 상태만을 사용하고, 멀티-레벨 기억 방식의 실시형태와 동일한 제어에 의해 이치 데이터 기억을 행한다.
도8은, 도5에 나타낸 경우, 즉, 셀의 초기 저항치가 크고, 프로그램 초기에 쥴 열이 작고, 저항 변화(저항 감소)가 셀 전압에 의한 것일 경우에 사용되는 프로그램 전압 펄스 배열을 나타내고 있다.
이 경우에도, 프로그램 전압 발생 회로의 정전압원 "V"는 높은 일정값으로 설정되고, 전압 펄스 폭 제어와 펄스의 수에 의해 셀의 저항치가 설정된다. 또한, 각 이웃하는 펄스 사이에 각각의 펄스 인가 후에 셀의 열 환경을 리셋하는 열 완화 시간을 유지한다.
셀의 저항치 하강은 셀의 전압에 의한 포텐셜 장벽 극복의 결과이므로, 셀의 전압 "v"와 펄스 폭 τ의 적이 일정해지도록 펄스 폭 τ를 결정한다. 전술한 바와 같이, v=Vβ/(β+1), τv가 일정하기 때문에 τβ가 대략 β+1이 되고, 따라서 β≫1일때 β의 변화에 상관없이 τ은 거의 일정하게 된다.
저항치가 극단적으로 작아져서 β가 극히 작아졌을 경우에, 상기 조건에서는 τ을 크게 설정할 필요가 있다. 이때는 쥴 열의 영향이 커지게 된다. 그러므로, 저항치의 하한 및 전압 펄스 폭의 상한을 설정해서, 초기 저항치가 높은 멀티-레벨 데이터 프로그래밍 모드에서 저저항치측이 이용되지 않도록 하는 것이 바람직하다.
목표 전압 범위를 복수의 구간으로 분할하고, 매 구간마다 펄스 폭을 설정하는 것이 실용적이다. 예를 들어, 도8에 도시된 바와 같이, 저항치 범위를 경계 저항치 RO, R1, R2 및 R3(RO>R1>R2>R3)에 의해 획정되는 5개의 저항치 구간으로 분할한다. 셀의 저항치가 R3보다 낮아지게 되면, 전압 펄스를 인가하지 않는다. 펄스 인가 후의 저항치가 어느 구간에 속하고 있는지에 따라, 다음 수학식 4로 나타내는 바와 같이 다음 프로그램 전압 펄스의 펄스 폭 τ을 결정한다.
Figure 112010010220022-pct00004
펄스 폭 τ은. 대응하는 저항치 구간의 대표적인 메모리 셀에 인가되는 전압 "v"의 효과가 일정해지도록, τv=일정을 만족시키도록 설정한다. 즉, τ4<τ3<τ2<τ1의 관계를 만족시키도록 설정한다. 상세히 설명하면, 도8에서는, 저항치 R이 R0보다 높고 셀의 전압이 높은 초기에는, 가장 좁은 펄스 폭 τ4를 가지고 프로그램 동작을 개시한다. 저항치 R이 R0>R≥R1을 만족하게 되면, 펄스 폭은 τ3로 변경된다. 마찬가지로, 최종 저항치가 대응하는 경계 저항 아래에 있을 때 펄스 폭을 증대시키는 방법을 사용하여, 전압 펄스를 인가할 때마다 τv가 거의 일정해지는 조건하에서 프로그램을 행한다. 실제로는, τv를 일정하게 만드는 것은 용이하지 않다. 그러므로, 소정 범위내에 있도록 제어하면 좋다.
멀티-레벨 데이터에서 사용되는 목표 저항치는 도 8에 나타내는 저항 구간으로부터 선택된다. 이 예에서는, 도9에 나타낸 바와 같이, 경계 저항치 RO-R3로 구별할 수 있는 4개의 데이터 레벨 L1-L4를 설정하는 것이 가능하다. R0보다 높게 설정된 레벨 L0을 초기치(즉, 리셋치)로서 사용한다.
저항치 상승을 이용하여 멀티-레벨 데이터를 설정하는 경우에는, 초기 저항치를 가능한 낮게 설정하고, 이로부터 저항치를 감소시킨다. 저항치 하강을 이용하여 멀티-레벨 데이터를 설정하는 경우에는, 초기 저항치를 가능한 높게 설정하고, 이로부터 저항치를 증가시킨다. 즉, 저항치 상승 모드에서는 셀의 소거 상태를 최저 저항치 상태로 설정하고, 저항치 하강 모드에서는 셀의 소거 상태를 최고 저항치 상태로 설정한다.
다음으로, 프로그램 검증(즉, 셀 저항 검증) 동작을 설명한다. 셀 저항 검증은, 각각의 프로그램 전압 인가의 결과로서, 셀의 저항치가 소정의 저항치 구간에 설정되었는가 아닌가를 검증하기 위한 것이다. 여기서는, 선택 메모리 셀과 참조 셀 사이의 셀 전류차를 검출하는 차동 센스 앰프를 준비한다. 선택 메모리 셀과 참조 셀은, 판독 전압 Vread에 의해 구동되는 선택 워드선 WL과 참조 워드선 RWL에 각각 연결된다.
도10 및 도11은, 참조 셀 방식이 서로 다른 두 종류의 검증 방법을 나타내고 있다. 검증 판독시에는, 프로그램 전압 발생 회로의 정전압 "V"를 대신하여, 센스 앰프(41)를 통해 워드선 WL 및 참조 워드선 RWL에 전압 Vread를 인가한다. 센스 앰프(41)와 메모리 셀 MC 사이에는, 프로그램 전압 발생 회로와 메모리 셀 사이에 배치된 것과 같은 저항 "r"이 배치되어 있다.
도10에 나타낸 방식에서는, 경계 저항치 RO-R3을 갖는 참조 셀 RC이 참조 워드선 RWL을 따라서 배치되고, 이에 선택적으로 접속된다. 이들 참조 셀 RC는 순차적으로 절환되어 검증 판독을 행한다. 저항치 하강 모드에서 사용되는 참조 셀의 절환 순서는 저항치 상승 모드에서 사용되는 참조 셀의 절환 순서와 반대이다.
도11에 나타낸 방식에서, 참조 셀 RC는, 참조 워드선 RWL 상에 고저항치 Rh를 갖는 복수개의 저항으로 이루어져 있으며, 참조 셀 RC의 병렬 접속수 "ni"는 선택가능하다. 병렬 접속수 "ni"를 절환함으로써, 참조 저항치 Ri=Rh/ni를 얻을 수 있다. 저항치 하강 모드에서 사용되는 병렬 접속수의 증감은, 저항치 상승 모드에서 사용되는 병렬 접속수의 증감과 반대이다.
도12는, 검증 판독의 결과로서의 센스 앰프의 GO/NOGO 판정에 기초하여 프로그램 전압 펄스를 선택적으로 발생시키는 펄스 발생 시스템을 나타낸다. 참조 저항 절환과 펄스 발생 회로 선택은 연동되어 있으며, 참조 저항 절환 회로(50)에서 행하여진다. 즉, 참조 저항 절환은, 감지 결과에 기초하는 GO/NOGO 판정 회로(52)의 판정 결과에 따라서 행하여지고, 이에 의해 펄스 발생 회로(53; 53a 내지 53d) 중 하나가 선택된다. 펄스 발생 회로(53)는, 프로그램 전압 발생 회로(31)에 의한 셀 전압 공급을 온/오프 제어한다.
여기서, 저항치 하강 모드에서는 셀 저항치가 참조 저항치보다 낮을 때 "GO"로 판정하고, 저항치 상승 모드에서는 셀 저항치가 참조 저항치보다 높을 때 "GO"로 판정한다는 것에 유의하여야 한다.
이하, 참조 저항 절환 동작을 상세히 설명한다. 도12에 도시된 바와 같이, 상술한 저항치 상승 모드(도7) 및 저항치 하강 모드(도8)를 보다 간략하게 "상승 모드" 및 "하강 모드"로 각각 칭한다. τ4 펄스 발생 회로(53a)는, 저항치가 RO까지 아직 하강하지 않고 있는 하강 모드에서(RO NOGO) 선택되거나, 저항치가 R3까지 아직 상승하지 않고 있는 상승 모드에서(R3 NOGO) 선택된다. τ3 펄스 발생 회로(53b)는, 저항치가 RO까지 하강하였지만 R1까지 하강하지 않고 있는 하강 모드에서(RO GO, R1 NOGO) 선택되거나, 저항치가 R3까지 상승하였지만 R2까지는 상승하지 않고 있는 상승 모드에서(R3 GO, R2 NOGO) 선택된다.
마찬가지로, τ2 펄스 발생 회로(53c)는 하강 모드에서 R1 GO, R2 NOGO에 따라서 선택되거나, 상승 모드에서 R2 GO, R1 NOGO에 따라서 선택된다. τ1 펄스 발생 회로(53d)는 하강 모드에서 R2 GO, R3 NOGO에 따라서 선택되거나, 상승 모드에서 R1 GO, RO NOGO에 따라서 선택된다.
상술한 GO 및 NOGO를 판정하기 위한 회로 블럭, 즉, GO/NOGO 판정 회로(52)와 참조 저항 절환 회로(51)를 배치하여 저항치 프로그램 논리 회로(50)를 구성한다.
도13 및 도14는, 각각, 하강 모드와 상승 모드에서의 저항치 프로그램 논리 회로(50)의 동작 흐름을 나타내고 있다. 여기서, 목표 저항치를 Rd라고 하고, 이 목표 저항치를 저항치 구간 "m"과 "m+1" 사이, 즉, Rm>Rd>Rm+1이 되게 설정한다.
하강 모드에서는, 도13에 나타낸 바와 같이, 초기값 i=o을 설정하고(스텝 S11), 이어서 저항 R이 Ri보다 낮은지의 여부를 판정한다(스텝 S12). "예"이면, "i"를 증분하고(스텝 S13), 같은 판정을 반복한다(스텝 S12).
판정 결과가 "아니오"이면, "i"와 "m+1"을 비교한다(스텝 S14). "예"이면(즉, 일치하고 있다고 판정됨), 이 모드를 종료하고, "아니오"이면(즉, 일치하지 않고 있다고 판정됨), Ri-1 GO 및 Ri NOGO에 따라서 펄스 발생 회로를 선택한다(스텝 S15).
상승 모드에서는, 도14에 나타낸 바와 같이, 초기값 i=n을 설정하고(스텝 S21), 이어서 저항 R이 Ri보다 낮은지의 여부를 판정한다(스텝 S22). "예"이면, "i"를 증감하고(스텝 S23), 같은 판정을 반복한다(스텝 S22).
판정 결과가 "아니오"이면, "i"와 "m"을 비교한다(스텝 S24). "예"이면(즉, 일치하고 있다고 판정됨), 이 모드를 종료하고, "아니오"이면(즉, 일치하지 않고 있다고 판정됨), Ri+1 GO 및 Ri NOGO에 따라서 펄스 발생 회로를 선택한다(스텝 S25). 펄스 발생 후에는, 판정 루프로 되돌아간다.
이상의 실시형태에 있어서는, 펄스 지속 시간인 펄스 폭을 펄스 제어 인자로서 사용하였다. 이에 대해, 펄스 높이, 또는 펄스 높이와 펄스 폭을 복합시킨 것인 펄스 형상을 펄스 제어 인자로서 사용하는 것이 효과적이다. 이것은 펄스 발생 회로와 전압원 회로를 변경함으로써 쉽게 가능하다. 이 경우에, 펄스를 인가한 결과로서의 저항치를 바탕으로, 상술한 실시형태와 마찬가지로 다음의 펄스 상태를 결정한다.
이 경우, 셀에서 발생되는 쥴 열을 일정하게 하기 위해서는, 셀의 파워의 시간 적분값을 일정하게 하거나, 또는 셀의 전압의 시간 적분값을 일정하게 하는 펄스 형상을 매 사이클마다 적용하는 것이 효과적이다.
본 발명은 상술한 실시형태에 한정되지 않는다. 당업자라면, 본 발명의 사상, 범위 및 교시를 일탈하지 않고서, 형태 및 세부 사항에 여러가지 변경을 가할 수 있음을 알 수 있다.

Claims (28)

  1. 저항 변화 메모리 장치의 프로그래밍 방법으로서,
    단일의 메모리 셀에 목표 저항치를 프로그래밍하기 위한 복수의 프로그램 전압 펄스를 인가하는 단계 - 상기 목표 저항치는 복수의 저항치 구간에서 선택되는 하나의 구간에 속하고, 상기 복수의 저항치 구간은 상기 메모리 셀의 당해 복수의 저항치 구간에 있어서의 각각의 경계에 설정된 경계 저항치에 의해 획정(define)됨 - ;
    각각의 상기 프로그램 전압 펄스 사이에 열 완화 시간을 설정하는 단계; 및
    매 프로그램 전압 펄스를 인가한 후에, 상기 셀의 저항치가 어느 저항치 구간에 속하는 지의 판정에 따라 각각의 상기 프로그램 전압 펄스를 제어하는 단계를 포함하고,
    상기 프로그램 전압 펄스 인가에 의해 상기 메모리 셀에 발생되는 쥴 열에 따라, 초기치로 설정된 상기 메모리 셀이 상기 초기치보다 높은 목표 저항치를 갖도록, 데이터 프로그램을 수행할 때,
    각각의 상기 프로그램 전압 펄스를 제어하는 단계는, 상기 쥴 열이 일정해지도록, 각각의 상기 프로그램 전압 펄스의 펄스 폭, 펄스 높이 또는 펄스 형상을 제어하는 단계를 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  2. 저항 변화 메모리 장치의 프로그래밍 방법으로서,
    단일의 메모리 셀에 목표 저항치를 프로그래밍하기 위한 복수의 프로그램 전압 펄스를 인가하는 단계 - 상기 목표 저항치는 복수의 저항치 구간에서 선택되는 하나의 구간에 속하고, 상기 복수의 저항치 구간은 상기 메모리 셀의 당해 복수의 저항치 구간에 있어서의 각각의 경계에 설정된 경계 저항치에 의해 획정됨 - ;
    각각의 상기 프로그램 전압 펄스 사이에 열 완화 시간을 설정하는 단계; 및
    매 프로그램 전압 펄스를 인가한 후에, 상기 셀의 저항치가 어느 저항치 구간에 속하는 지의 판정에 따라 각각의 상기 프로그램 전압 펄스를 제어하는 단계를 포함하고,
    상기 프로그램 전압 펄스 인가에 의해 얻어진 상기 셀의 전압에 따라, 초기치로 설정된 상기 메모리 셀이 상기 초기치보다 낮은 목표 저항치를 갖도록, 데이터 프로그램을 수행할 때,
    각각의 상기 프로그램 전압 펄스를 제어하는 단계는, 상기 셀의 전압 적분값이 일정해지도록, 각각의 상기 프로그램 전압 펄스의 펄스 폭, 펄스 높이 또는 펄스 형상을 제어하는 단계를 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 경계 저항치는 복수의 저항에 의해 설정되고, 상기 복수의 저항 중 하나는 프로그램 검증시에 사용하는 참조 저항으로서 선택되는, 저항 변화 메모리 장치의 프로그래밍 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 경계 저항치는 병렬 접속가능한 복수의 저항에 의해 설정되고, 상기 복수의 저항 각각은 최고 저항치로 설정되고, 그 병렬 접속수는 프로그램 검증시에 사용하는 참조 저항을 구성하도록 선택되는, 저항 변화 메모리 장치의 프로그래밍 방법.
  5. 제1항 또는 제2항에 있어서,
    매 프로그램 전압 펄스를 인가한 후에, 셀의 전류를 참조 저항의 전류와 비교하기 위해 마련된 차동 센스 앰프(differential sense amplifier)에 의해, 상기 셀의 저항치가 상기 목표 저항치에 도달했는지의 여부를 검증하는 단계를 더 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  6. 제1항에 있어서,
    상기 복수의 프로그램 전압 펄스를 인가하는 단계는, 5개의 저항치 구간을 경계 저항치 RO, R1, R2, R3 및 R4(여기서, RO>R1>R2>R3>R4)에 의해 획정하고, 상기 셀의 저항치 R이 어느 저항치 구간에 속하는지에 따라 상기 프로그램 전압 펄스의 상기 펄스 폭 τ(τ4<τ3<τ2<τ1)을 다음과 같이 선택하는 단계를 포함하고, RO>R≥R1→τ1, R1>R≥R2→τ2, R2>R≥R3→τ3, R3>R→τ4,
    각각의 상기 프로그램 전압 펄스를 제어하는 단계는, 상기 메모리 셀에서 발생되는 쥴 열이 일정해지는 조건하에서 상기 메모리 셀을 상기 초기치로부터 상기 목표 저항치까지 프로그래밍하는 단계를 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  7. 제2항에 있어서,
    상기 복수의 프로그램 전압 펄스를 인가하는 단계는, 5개의 저항치 구간을 경계 저항치 RO, R1, R2, R3 및 R4(여기서, RO>R1>R2>R3>R4)에 의해 획정하고, 상기 셀의 저항치 R이 어느 저항치 구간에 속하는지에 따라 상기 프로그램 전압 펄스의 상기 펄스 폭 τ(τ4<τ3<τ2<τ1)을 다음과 같이 선택하는 단계를 포함하고, R≥RO→τ4, RO>R≥R1→τ3, R1>R≥R2→τ2, R2>R→τ1,
    각각의 상기 프로그램 전압 펄스를 제어하는 단계는, 상기 셀의 전압 적분값이 일정해지는 조건하에서 상기 메모리 셀을 상기 초기치로부터 상기 목표 저항치까지 프로그래밍하는 단계를 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  8. 저항 변화 메모리 장치로서,
    저항 변화 메모리 셀이 배열되어 있는 메모리 셀 어레이;
    셀의 전류를 참조 셀의 전류와 비교하도록 구성된 센스 앰프;
    목표 저항치를 프로그래밍하기 위해 하나가 선택되어, 선택 메모리 셀에 인가되는 서로 다른 펄스 폭, 펄스 높이 또는 펄스 형상을 갖는 프로그램 전압 펄스를 발생시키도록 구성된 복수의 펄스 발생 회로;
    상기 선택 메모리 셀의 프로그램 상태를 검증하기 위해 각각의 프로그램 검증시에 상기 센스 앰프에 접속되도록 마련되고, 상기 선택 메모리 셀의 현재의 저항치에 따라 참조 저항치를 설정가능한 참조 저항; 및
    다음 프로그램 전압 펄스 인가를 위해 채택되는 상기 펄스 발생 회로 중 하나를 선택하기 위해 제공되는, 상기 센스 앰프에 의한 검증 결과에 따라 상기 참조 저항의 복수의 참조 저항치를 전환하도록 구성된 저항치 프로그래밍 논리 회로를 포함하고,
    상기 저항치 프로그래밍 논리 회로는,
    복수의 저항치에 있어서 각각의 경계에 설정된 경계 저항치에 의해 복수의 저항치 구간을 획정하고,
    매 프로그램 전압 펄스를 인가한 후에, 상기 목표 저항치가 프로그램되는 중에, 상기 셀의 저항치가 어느 저항치 구간에 속하는 지의 판정에 의해 각각의 상기 프로그램 전압 펄스의 상기 펄스 폭, 상기 펄스 높이 또는 상기 펄스 형상을 제어하고,
    데이터 프로그램 시에, 상기 선택 메모리 셀에 순차적으로 인가되는 각각의 상기 프로그램 전압 펄스 사이에 열 완화 시간을 설정하고, 전회의 프로그램 전압 펄스 인가에 의해 결정된 현재 셀의 저항치에 따라 상기 프로그램 전압 펄스의 상기 펄스 폭, 상기 펄스 높이 또는 상기 펄스 형상을 제어하고,
    상기 프로그램 전압 펄스 인가에 의해 발생되는 쥴 열에 따라, 상기 선택 메모리 셀의 저항을 초기치로부터 목표 저항치까지 증가시키도록 데이터 프로그램을 수행하고,
    상기 선택 메모리 셀에서 발생되는 상기 쥴 열이 일정해지도록 각각의 상기 프로그램 전압 펄스의 상기 펄스 폭, 상기 펄스 높이 또는 상기 펄스 형상을 제어하도록 구성되는, 저항 변화 메모리 장치.
  9. 저항 변화 메모리 장치로서,
    저항 변화 메모리 셀이 배열되어 있는 메모리 셀 어레이;
    셀의 전류를 참조 셀의 전류와 비교하도록 구성된 센스 앰프;
    목표 저항치를 프로그래밍하기 위해 하나가 선택되어, 선택 메모리 셀에 인가되는 서로 다른 펄스 폭, 펄스 높이 또는 펄스 형상을 갖는 프로그램 전압 펄스를 발생시키도록 구성된 복수의 펄스 발생 회로;
    상기 선택 메모리 셀의 프로그램 상태를 검증하기 위해 각각의 프로그램 검증시에 상기 센스 앰프에 접속되도록 마련되고, 상기 선택 메모리 셀의 현재의 저항치에 따라 참조 저항치를 설정가능한 참조 저항; 및
    다음 프로그램 전압 펄스 인가를 위해 채택되는 상기 펄스 발생 회로 중 하나를 선택하기 위해 제공되는, 상기 센스 앰프에 의한 검증 결과에 따라 상기 참조 저항의 복수의 참조 저항치를 전환하도록 구성된 저항치 프로그래밍 논리 회로를 포함하고,
    상기 저항치 프로그래밍 논리 회로는,
    복수의 저항치에 있어서 각각의 경계에 설정된 경계 저항치에 의해 복수의 저항치 구간을 획정하고,
    매 프로그램 전압 펄스를 인가한 후에, 상기 목표 저항치가 프로그램되는 중에, 상기 셀의 저항치가 어느 저항치 구간에 속하는 지의 판정에 의해 각각의 상기 프로그램 전압 펄스의 상기 펄스 폭, 상기 펄스 높이 또는 상기 펄스 형상을 제어하고,
    데이터 프로그램 시에, 상기 선택 메모리 셀에 순차적으로 인가되는 각각의 상기 프로그램 전압 펄스 사이에 열 완화 시간을 설정하고, 전회의 프로그램 전압 펄스 인가에 의해 결정된 현재 셀의 저항치에 따라 상기 프로그램 전압 펄스의 상기 펄스 폭, 상기 펄스 높이 또는 상기 펄스 형상을 제어하고,
    상기 프로그램 전압 펄스 인가에 의해 얻어진 상기 셀의 전압에 따라, 상기 선택 메모리 셀의 저항을 초기치로부터 목표 저항치까지 감소시키도록 데이터 프로그램을 수행하고,
    상기 셀의 전압 적분값이 일정해지도록 각각의 상기 프로그램 전압 펄스의 상기 펄스 폭, 상기 펄스 높이 또는 상기 펄스 형상을 제어하도록 구성되는, 저항 변화 메모리 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 각각의 경계 저항치로 설정되어 배치되는 복수의 저항을 더 포함하고, 상기 복수의 저항 중 하나는 프로그램 검증시에 사용하는 참조 저항으로서 선택되는, 저항 변화 메모리 장치.
  11. 제8항 또는 제9항에 있어서,
    각각이 상기 경계 저항치 중에서 최고치로 설정되고, 병렬 접속가능하게 배치되고, 프로그램 검증시에 사용하는 참조 저항을 구성하도록 그 병렬 접속수가 선택되는 복수의 저항을 더 포함하는, 저항 변화 메모리 장치.
  12. 저항 변화 메모리 장치의 프로그래밍 방법으로서,
    단일의 메모리 셀에 목표 저항치를 프로그래밍하기 위한 복수의 프로그램 전압 펄스를 인가하는 단계 - 상기 목표 저항치는 복수의 저항치 구간에서 선택되는 하나의 구간에 속하고, 상기 복수의 저항치 구간은 상기 메모리 셀의 당해 복수의 저항치 구간에 있어서의 각각의 경계에 설정된 경계 저항치에 의해 획정됨 - ;
    각각의 상기 프로그램 전압 펄스 사이에 열 완화 시간으로서의 시간 간격을 설정하는 단계; 및
    매 프로그램 전압 펄스를 인가한 후에, 상기 셀의 저항치가 어느 저항치 구간에 속하는 지의 판정에 따라 각각의 상기 프로그램 전압 펄스를 제어하는 단계를 포함하고,
    상기 프로그램 전압 펄스 인가에 의해, 초기치로 설정된 상기 메모리 셀이 상기 초기치보다 높은 목표 저항치를 갖도록, 데이터 프로그램을 수행할 때,
    각각의 상기 프로그램 전압 펄스를 제어하는 단계는, 상기 메모리 셀에서 발생되는 쥴 열이 일정해지도록, 각각의 상기 프로그램 전압 펄스의 펄스 폭, 펄스 높이 또는 펄스 형상을 제어하는 단계를 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  13. 저항 변화 메모리 장치의 프로그래밍 방법으로서,
    단일의 메모리 셀에 목표 저항치를 프로그래밍하기 위한 복수의 프로그램 전압 펄스를 인가하는 단계 - 상기 목표 저항치는 복수의 저항치 구간에서 선택되는 하나의 구간에 속하고, 상기 복수의 저항치 구간은 상기 메모리 셀의 당해 복수의 저항치 구간에 있어서의 각각의 경계에 설정된 경계 저항치에 의해 획정됨 - ;
    각각의 상기 프로그램 전압 펄스 사이에 열 완화 시간으로서의 시간 간격을 설정하는 단계; 및
    매 프로그램 전압 펄스를 인가한 후에, 상기 셀의 저항치가 어느 저항치 구간에 속하는 지의 판정에 따라 각각의 상기 프로그램 전압 펄스를 제어하는 단계를 포함하고,
    상기 프로그램 전압 펄스 인가에 의해, 초기치로 설정된 상기 메모리 셀이 상기 초기치보다 낮은 목표 저항치를 갖도록, 데이터 프로그램을 수행할 때,
    각각의 상기 프로그램 전압 펄스를 제어하는 단계는, 상기 셀의 전압 적분값이 일정해지도록, 각각의 상기 프로그램 전압 펄스의 펄스 폭, 펄스 높이 또는 펄스 형상을 제어하는 단계를 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  14. 제12항 또는 제13항에 있어서,
    상기 경계 저항치는 복수의 저항에 의해 설정되고, 상기 복수의 저항 중 하나는 프로그램 검증시에 사용하는 참조 저항으로서 선택되는, 저항 변화 메모리 장치의 프로그래밍 방법.
  15. 제12항 또는 제13항에 있어서,
    상기 경계 저항치는 병렬 접속가능한 복수의 저항에 의해 설정되고, 상기 복수의 저항 각각은 최고 저항치로 설정되고, 그 병렬 접속수는 프로그램 검증시에 사용하는 참조 저항을 구성하도록 선택되는, 저항 변화 메모리 장치의 프로그래밍 방법.
  16. 제12항 또는 제13항에 있어서,
    매 프로그램 전압 펄스를 인가한 후에, 셀의 전류를 참조 저항의 전류와 비교하기 위해 마련된 차동 센스 앰프에 의해, 상기 셀의 저항치가 상기 목표 저항치에 도달했는지의 여부를 검증하는 단계를 더 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  17. 제12항에 있어서,
    상기 복수의 프로그램 전압 펄스를 인가하는 단계는, 5개의 저항치 구간을 경계 저항치 RO, R1, R2, R3 및 R4(여기서, RO>R1>R2>R3>R4)에 의해 획정하고, 상기 셀의 저항치 R이 어느 저항치 구간에 속하는지에 따라 상기 프로그램 전압 펄스의 상기 펄스 폭 τ(τ4<τ3<τ2<τ1)을 다음과 같이 선택하는 단계를 포함하고, RO>R≥R1→τ1, R1>R≥R2→τ2, R2>R≥R3→τ3, R3>R→τ4,
    각각의 상기 프로그램 전압 펄스를 제어하는 단계는, 상기 메모리 셀에서 발생되는 쥴 열이 일정해지는 조건하에서 상기 메모리 셀을 상기 초기치로부터 상기 목표 저항치까지 프로그래밍하는 단계를 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  18. 제13항에 있어서,
    상기 복수의 프로그램 전압 펄스를 인가하는 단계는, 5개의 저항치 구간을 경계 저항치 RO, R1, R2, R3 및 R4(여기서, RO>R1>R2>R3>R4)에 의해 획정하고, 상기 셀의 저항치 R이 어느 저항치 구간에 속하는지에 따라 상기 프로그램 전압 펄스의 상기 펄스 폭 τ(τ4<τ3<τ2<τ1)을 다음과 같이 선택하는 단계를 포함하고, R≥RO→τ4, RO>R≥R1→τ3, R1>R≥R2→τ2, R2>R→τ1,
    각각의 상기 프로그램 전압 펄스를 제어하는 단계는, 상기 셀의 전압 적분값이 일정해지는 조건하에서 상기 메모리 셀을 상기 초기치로부터 상기 목표 저항치까지 프로그래밍하는 단계를 포함하는, 저항 변화 메모리 장치의 프로그래밍 방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020107003429A 2007-07-18 2008-06-25 저항 변화 메모리 장치 및 그 프로그래밍 방법 KR101227826B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007186996A JP5060191B2 (ja) 2007-07-18 2007-07-18 抵抗変化メモリ装置のデータ書き込み方法
JPJP-P-2007-186996 2007-07-18
PCT/JP2008/061935 WO2009011221A1 (en) 2007-07-18 2008-06-25 A resistance change memory device and programming method thereof

Publications (2)

Publication Number Publication Date
KR20100040931A KR20100040931A (ko) 2010-04-21
KR101227826B1 true KR101227826B1 (ko) 2013-01-29

Family

ID=40259559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003429A KR101227826B1 (ko) 2007-07-18 2008-06-25 저항 변화 메모리 장치 및 그 프로그래밍 방법

Country Status (5)

Country Link
US (1) US8184470B2 (ko)
JP (1) JP5060191B2 (ko)
KR (1) KR101227826B1 (ko)
CN (1) CN101755306B (ko)
WO (1) WO2009011221A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099174B2 (en) 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
EP1883113B1 (en) * 2006-07-27 2010-03-10 STMicroelectronics S.r.l. Phase change memory device
WO2008018206A1 (fr) 2006-08-09 2008-02-14 Mitsubishi Electric Corporation Dispositif de lecture d'un disque optique
CN101501777B (zh) * 2006-08-09 2012-02-01 三菱电机株式会社 光盘播放装置
JP2010225227A (ja) 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US8199576B2 (en) 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US8154904B2 (en) 2009-06-19 2012-04-10 Sandisk 3D Llc Programming reversible resistance switching elements
KR101571148B1 (ko) * 2009-09-02 2015-11-23 삼성전자주식회사 저항 메모리 소자의 저항 측정 방법 및 저항 측정 시스템
US8289749B2 (en) 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
JP5359798B2 (ja) 2009-11-10 2013-12-04 ソニー株式会社 メモリデバイスおよびその読み出し方法
JP5359804B2 (ja) 2009-11-16 2013-12-04 ソニー株式会社 不揮発性半導体メモリデバイス
US9183928B2 (en) 2009-12-29 2015-11-10 Micron Technology, Inc. Descending set verify for phase change memory
US8848430B2 (en) 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
KR20130001725A (ko) * 2010-02-18 2013-01-04 쌘디스크 3디 엘엘씨 반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍
EP2543660A4 (en) 2010-03-04 2014-04-30 Ajinomoto Kk PROPHYLACTIC OR THERAPEUTIC ACTIVE AGAINST DIABETES OR ADIPOSITAS
US20110297912A1 (en) 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
US8526237B2 (en) 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
CN102610272B (zh) * 2011-01-19 2015-02-04 中国科学院微电子研究所 一种阻变存储器单元的编程和擦除方法及装置
CN102623046B (zh) * 2011-01-28 2014-09-17 北京大学 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法
KR20120103913A (ko) 2011-03-11 2012-09-20 삼성전자주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
KR20130021199A (ko) 2011-08-22 2013-03-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 구동 방법
US8773888B2 (en) 2011-08-22 2014-07-08 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
KR20130026803A (ko) 2011-09-06 2013-03-14 삼성전자주식회사 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
JP5624573B2 (ja) * 2012-02-24 2014-11-12 株式会社東芝 半導体記憶装置及びその制御方法
US8804399B2 (en) * 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
JP5602175B2 (ja) * 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
US8958235B2 (en) * 2012-08-31 2015-02-17 Kabushiki Kaisha Toshiba Semiconductor memory device
KR101998673B1 (ko) 2012-10-12 2019-07-11 삼성전자주식회사 저항성 메모리 장치 및 그것의 구동방법
KR101385637B1 (ko) * 2012-10-31 2014-04-24 성균관대학교산학협력단 반도체 메모리 장치, 프로그램 방법 및 시스템
KR102079370B1 (ko) * 2013-02-05 2020-02-20 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 쓰기 방법
US8861258B2 (en) 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
JP6251885B2 (ja) 2013-04-26 2017-12-27 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶装置およびその書き込み方法
CN103337255B (zh) * 2013-06-21 2015-06-17 华中科技大学 一种针对rram的快速写验证方法和系统
KR20150002002A (ko) * 2013-06-28 2015-01-07 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2015049918A (ja) * 2013-09-03 2015-03-16 マイクロン テクノロジー， インク． 書き込みパルス幅設定方法、データ書き込み方法及び半導体装置
US9001573B1 (en) 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
KR102157357B1 (ko) 2014-06-16 2020-09-17 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
KR102140786B1 (ko) 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102131324B1 (ko) 2014-07-08 2020-07-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
CN105719691A (zh) 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
KR102462921B1 (ko) 2016-03-14 2022-11-07 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 전자 장치 및 그 동작 방법
CN106340323B (zh) * 2016-08-19 2019-08-20 中国电子科技集团公司第五十八研究所 一种适用于mtm反熔丝prom的编程方法
KR102313601B1 (ko) * 2017-03-24 2021-10-15 삼성전자주식회사 메모리 장치의 동작 방법
KR102619667B1 (ko) 2018-09-21 2023-12-29 삼성전자주식회사 저항성 메모리 장치
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
KR20220021075A (ko) 2020-08-12 2022-02-22 삼성전자주식회사 메모리 셀의 크기에 따른 최적의 프로그램 전압을 생성하는 메모리 장치
CN114400032B (zh) * 2022-03-24 2022-08-05 之江实验室 一种动态加速阻变存储器阻值设置的方法、装置和介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040114429A1 (en) 2002-12-05 2004-06-17 Sharp Kabushiki Kaisha Nonvolatile memory device
US20070077699A1 (en) 2005-01-25 2007-04-05 George Gordon Multilevel programming of phase change memory cells

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2009A (en) * 1841-03-18 Improvement in machines for boring war-rockets
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
TW463078B (en) * 1999-07-05 2001-11-11 Alps Electric Co Ltd Multidirectional input device
JP4025527B2 (ja) * 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
EP1450373B1 (en) * 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
US7767993B2 (en) * 2002-04-04 2010-08-03 Kabushiki Kaisha Toshiba Resistance change memory device
AU2003201760A1 (en) 2002-04-04 2003-10-20 Kabushiki Kaisha Toshiba Phase-change memory device
US7623370B2 (en) * 2002-04-04 2009-11-24 Kabushiki Kaisha Toshiba Resistance change memory device
US7663132B2 (en) * 2002-04-04 2010-02-16 Kabushiki Kaisha Toshiba Resistance change memory device
US6813177B2 (en) 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
US7606059B2 (en) 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
US7400522B2 (en) * 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
US7706167B2 (en) * 2003-03-18 2010-04-27 Kabushiki Kaisha Toshiba Resistance change memory device
US7719875B2 (en) * 2003-03-18 2010-05-18 Kabushiki Kaisha Toshiba Resistance change memory device
US7394680B2 (en) * 2003-03-18 2008-07-01 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element with a recording layer electrode served as a cation source in a write or erase mode
US7778062B2 (en) * 2003-03-18 2010-08-17 Kabushiki Kaisha Toshiba Resistance change memory device
US7729158B2 (en) 2003-04-03 2010-06-01 Kabushiki Kaisha Toshiba Resistance change memory device
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
JP2009117006A (ja) 2007-11-09 2009-05-28 Toshiba Corp 抵抗変化メモリ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040114429A1 (en) 2002-12-05 2004-06-17 Sharp Kabushiki Kaisha Nonvolatile memory device
US6888745B2 (en) * 2002-12-05 2005-05-03 Sharp Kabushiki Kaisha Nonvolatile memory device
US20070077699A1 (en) 2005-01-25 2007-04-05 George Gordon Multilevel programming of phase change memory cells

Also Published As

Publication number Publication date
JP2009026364A (ja) 2009-02-05
WO2009011221A1 (en) 2009-01-22
US20100188885A1 (en) 2010-07-29
KR20100040931A (ko) 2010-04-21
JP5060191B2 (ja) 2012-10-31
CN101755306A (zh) 2010-06-23
US8184470B2 (en) 2012-05-22
CN101755306B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
KR101227826B1 (ko) 저항 변화 메모리 장치 및 그 프로그래밍 방법
US7508695B2 (en) Nonvolatile semiconductor memory device and data writing method
KR100909770B1 (ko) 상 변화 메모리 장치의 구동 방법
KR100905170B1 (ko) 상 변화 메모리 장치의 구동 방법
US8848430B2 (en) Step soft program for reversible resistivity-switching elements
KR101158991B1 (ko) 저항 변화 메모리 장치
US9047983B2 (en) Temperature compensation of conductive bridge memory arrays
JP5285772B2 (ja) 不揮発性記憶の電流制限を用いたリバースセット
JP5297525B2 (ja) 不揮発性記憶における同時書込みと検証
JP5301662B2 (ja) 不揮発性記憶用の短いリセットパルス
KR100887138B1 (ko) 상 변화 메모리 장치의 구동 방법
KR20140024304A (ko) 멀티비트 메모리 셀의 조건부 프로그래밍
KR20100065366A (ko) 비휘발성 반도체 메모리 장치
TW201101303A (en) Programming reversible resistance switching elements
KR20090016199A (ko) 상 변화 메모리 장치 및 그 동작방법
WO2011103379A2 (en) Step soft program for reversible resistivity-switching elements
US11217309B2 (en) Variably resistive memory device
US9190117B2 (en) Nonvolatile semiconductor memory device
JP6972059B2 (ja) 抵抗変化型メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee