CN104751884B - 应对flash芯片异常掉电的读取方法 - Google Patents

Abstract

本发明涉及存储器技术领域，尤其涉及一种应对FLASH芯片异常掉电的读取方法；其中所述读取方法包括：读取FLASH芯片中掉电保护单元；掉电保护单元用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息；当掉电保护单元存储有地址信息时，读取地址信息；当所述地址信息与预读取区域的地址信息相同时，对地址信息对应的存储阵列中区域进行读取修正；读取修正为调整读取时的读取电流；以及读取修正后，对预读取区域进行读取。本发明提供应对FLASH芯片异常掉电的读取方法，在对异常掉电时未进行过擦除修正的存储单元进行读取修正后对预读取位置进行读取，减少了读取的误读，提升了FLASH芯片的可靠性。

Description

应对FLASH芯片异常掉电的读取方法

技术领域

本发明涉及存储器技术领域，尤其涉及一种应对FLASH芯片异常掉电的读取方法。

背景技术

FLASH（闪存）芯片包括NAND型FLASH芯片和NOR型FLASH芯片，FLASH芯片的使用是指FLASH芯片反复的擦除、编程及读取的过程。

图1示出的是现有技术中NOR型FLASH存储阵列结构示意图；参考图1，包括电源线SL1-SLn、位线BL1-BLn、字线WL1-WLn（其中，n为大于1的整数）及存储单元11。以对擦除区域12进行擦除为例，擦除区域12为位线BL1-BLn和字线WL2-WL4所限定的区域内。为对擦除区域12进行擦除，在字线WL2-WL4上施加应力负电压V_Erase，电源线SL2-SL4及位线BL1-BLn悬空，衬底施加正电压。以此，擦除区域12内字线施加的应力负电压V_Erase作用于与字线连接的存储单元的栅极，存储单元浮栅中的电荷离开浮栅进入沟道，存储单元的阈值电压降低，实现对擦除区域12的擦除。现有技术中，在对擦除区域12进行擦除完成后，需要进一步进行过擦除修正，以保证擦除区域不存在漏电流较大的存储单元。

图1a示出的是现有技术中FLASH芯片存储阵列结构示意图；参考图1a，对擦除区域12进行过擦除修正，在擦除区域12字线WL2-WL4及电源线SL2-SL4施加0V，位线BL1-BLn上施加漏压VD，以检测每条位线BL上的电流；以及当检测到某条位线BL上有较大的漏电流时，则确定该位线BL上存在阈值过低的存储单元，进而利用沟道热电子注入等方式提升位线BL上阈值电压较低的存储单元，保证擦除区域12内的存储单元都具有较小的漏电，以此完成过擦除修正。

现有技术中，在FLASH芯片擦除过程中，若FLASH芯片异常掉电，此时可能存在在擦除完成后未进行过擦除修正；以此，擦除区域可能存在较大漏电流的存储单元。因擦除区域存在较大漏电流的存储单元，使得在对较大漏电流存储单元所在位线BL上的存储单元进行读取或验证操作时，就会发生误读，导致对FLASH芯片读取数据的误读，降低FLASH芯片记录数据的准确性，进而降低FLASH芯片的可靠性。可靠性是指闪存的数据保持能力、耐久力、抗干扰能力等是评价闪存可靠性的重要参数，其中，数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失，仍可以有效读出的能力。

发明内容

为减少FLASH芯片的误读、提升FLASH芯片的可靠性，本发明实施例提供了一种应对FLASH芯片异常掉电的读取方法。

本发明实施例提供了一种应对FLASH芯片异常掉电的读取方法，包括：

读取FLASH芯片中掉电保护单元；所述掉电保护单元用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息；

当所述掉电保护单元存储有地址信息时，读取所述地址信息；

当所述地址信息与预读取区域的地址信息相同时，对所述地址信息对应的存储阵列中区域进行读取修正；所述读取修正为调整读取时的读取电流；以及

读取修正后，对所述预读取区域进行读取。

进一步的，所述的应对FLASH芯片异常掉电的读取方法，还包括：

当所述掉电保护单元未存储地址信息时，对所述预读取区域进行读取。

进一步的，所述的应对FLASH芯片异常掉电的读取方法，还包括：

当所述地址信息与所述预读取区域信息不相同时，对所述预读取区域进行读取。

进一步的，所述的应对FLASH芯片异常掉电的读取方法，所述对所述地址信息对应的存储阵列中区域进行读取修正，包括：

对所述地址信息对应的存储阵列区域的字线施加负电压值。

进一步的，所述的应对FLASH芯片异常掉电读取方法，所述地址信息为FLASH芯片存储阵列中存储块的地址；以及

所述地址信息对应的存储阵列中区域为存储阵列中一存储块。

本发明实施例提供的应对FLASH芯片异常掉电的读取方法，当FLASH芯片异常掉电后，再次读取时，当预读取区域的地址信息与掉电保护单元中的地址信息相同时，在进行数据读取时，对地址信息对应区域的存储单元进行读取修正操作，调整读取时的读取电流。以此，本发明实施例提供的应对FLASH芯片异常掉电的读取方法，在进行读取时，当掉电保护单元中的地址信息与预读取区域的地址信息相同时，在对预读取区域进行读取时，进行读取修正操作，调整了读取时的电流，使得能够正确读取在上次擦除过程中异常掉电时未进行过擦除修正的存储阵列区域中存储单元的数据，提升了FLASH芯片中读取数据的准确性，减少了误读，进而提升了FLASH芯片的可靠性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不构成对本发明的限定。在附图中：

图1示出的是现有技术中FLASH芯片存储阵列结构示意图；

图1a示出的是现有技术中FLASH芯片存储阵列结构示意图；

图2示出的是本发明实施例一中应对FLASH芯片异常掉电的读取方法流程示意图。

具体实施方式

下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

FLASH由存储单元（cell）组成。通常情况下，一个存储单元包括源极（source，S），漏极（drain，D），控制栅极（controlling gate，CG），以及浮动栅极（floating gate，FG），控制栅极可用于接参考电压VG。若漏极接参考电压VD，控制栅极CG施加电压VG以及源极S连接于接地极后，存储单元实现沟道热电子注入方式的编程操作。擦除则可以在衬底施加正电压，控制栅极CG施加负电压，进而利用浮动栅极FG与源极S之间的隧道效应，把注入浮动栅极FG的电子吸引到源极S。存储单元cell数据是0或1取决与浮动栅极FG中是否有电子。如浮动栅极FG有电子，需要高的控制栅极电压才能使界面处感应出导电沟道，使MOS管导通，表示存入0。若浮动栅极FG中无电子，则较低的控制栅极电压就能使界面处感应出导电沟道，使MOS管导通，即表示存入1。

图2示出的是本发明实施例中FLASH芯片的读取方法流程示意图；参考图2，本实施例中应对FLASH芯片异常掉电的读取方法包括：

步骤201、读取FLASH芯片中掉电保护单元。

掉电保护单元用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息，其中地址信息为掉电保护单元记录的FLASH芯片在擦除过程中异常掉电时的当前擦除区域的地址；具体的，掉电保护单元连接于FLASH芯片的控制逻辑单元用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息。

在具体读取过程中，输入输出接口单元接收外部读取指令及数据地址，以及将读取指令和数据地址传输至缓冲器，缓冲器接收读取指令及数据地址。控制逻辑单元、通过控制行地址线和列地址线实现对数据的读取。

本实施例中，掉电保护单元可以设置于FLASH芯片存储阵列的存储块中。

读取掉电保护单元也即是当掉电保护单元存储有地址信息时，读取掉电保护单元中记录的在擦除过程中异常掉电时的当前擦除区域的地址信息。

步骤202、当掉电保护单元存储有地址信息时，读取地址信息。

地址信息是指在擦除过程中异常掉电时，掉电保护单元记录的异常掉电时正在进行擦除的擦除区域的地址。

优选的，本实施例中以正在进行擦除的存储块的地址作为异常掉电时正在进行擦除的擦除区域的地址。

在读取掉电保护单元时，当掉电保护单元中存储有地址信息，则进一步读取地址信息。

步骤203、当地址信息与预读取区域的地址信息相同时，对地址信息对应的存储阵列中区域进行读取修正。

读取修正为调整读取时的读取电流，也即是通过在位线、字线或电源线施加一定的电压值，进而改变在读取时产生的读取电流，使得调整后的读取电流通过和参考存储单元的读取电流相比较，能正确的判断处存储单元存储的数据是0还是1，实现对FLASH的读取。

优选的，本实施例中，对地址信息对应的存储阵列中区域进行读取修正是指对地址信息对应的存储阵列中存储块进行读取修正。

读取掉电保护单元的地址信息，判断掉电保护单元中的地址信息与预读取区域的地址信息相同时，则对地址信息对应的存储阵列中区域进行读取修正；其中预读取区域是准备进行读取的存储单元所在的区域。

优选的，本实施例中，对地址信息对应的存储阵列中区域进行读取修正为对地址信息对应的存储阵列区域的字线施加负电压。施加于存储阵列区域字线的负电压值作用于存储阵列区域中存储单元的控制栅极，进而在读取时在施加的负电压和读取电压作用下产生读取电流，进而将读取电流和参考单元产生的读取电流进行比较，确定存储单元存储的数据。

优选的，本实施例中，负电压可以为-3V至-1V。本领域技术人员应该理解的是，负电压的选择以能实现准确读取地址信息对应的存储阵列区域的数据为依据；上述选值并不用于限制本发明。

优选的，本实施例中，负电压可以为-2V。

步骤204、读取修正后，对预读取区域进行读取。

本实施例中，在对地址信息对应的存储阵列区域的字线施加负电压后，在地址信息对应的存储阵列区域的位线施加读取电压，进而在读取时在施加的负电压和读取电压作用下产生读取电流，进而将读取电流和参考单元产生的读取电流进行比较，确定存储单元存储的数据是0还是1，实现对预读区域的读取。

进一步的，本实施例中，FLASH芯片读取方法，还包括：

当掉电保护单元未存储地址信息时，对预读取区域进行读取。当在读取上电保护单元时，如上电保护单元中未存储有地址信息，则可以确定在异常掉电时，对擦除区域的擦除已完成，并且也进行了过擦除修正操作。以此，当掉电保护单元中未存储地址信息时，则不再需要进行读取修正，直接对预读取区域进行读取。

进一步的，本实施例中，FLASH芯片读取方法，还包括：

当地址信息与预读取区域信息不相同时，对预读取区域进行读取。当上电保护单元中存储的地址信息与预读取区域信息不相同时，则在对预读取区域进行读取时，就不需要再进行读取修正，直接对于预读取区域进行读取。

本实施例提供的应对FLASH芯片异常掉电的读取方法，当FLASH芯片异常掉电后，再次读取时，当预读取区域的地址信息与掉电保护单元中的地址信息相同时，在进行数据读取时，对地址信息对应区域的存储单元进行读取修正操作，调整读取时的读取电流。以此，本实施例提供的应对FLASH芯片异常掉电的读取方法，在进行读取时，当掉电保护单元中的地址信息与预读取区域的地址信息相同时，在对预读取区域进行读取时，进行读取修正操作，调整了读取时的电流，使得能够正确读取在上次擦除过程中异常掉电时未进行过擦除修正的存储阵列区域中存储单元的数据，提升了FLASH芯片中读取数据的准确性，减少了误读，进而提升了FLASH芯片的可靠性。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种应对FLASH芯片异常掉电的读取方法，其特征在于，包括：

读取FLASH芯片中掉电保护单元；所述掉电保护单元用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息；

当所述掉电保护单元存储有地址信息时，读取所述地址信息；

当所述地址信息与预读取区域的地址信息相同时，对所述地址信息对应的存储阵列中区域进行读取修正；所述读取修正为调整读取时的读取电流；以及

读取修正后，对所述预读取区域进行读取；

其中，所述预读取区域是准备进行读取的存储单元所在的区域，所述读取修正为通过在位线、字线或电源线施加电压值，进而改变在读取时产生的读取电流。

2.如权利要求1所述的应对FLASH芯片异常掉电的读取方法，其特征在于，还包括：

当所述掉电保护单元未存储地址信息时，对所述预读取区域进行读取。

3.如权利要求1所述的应对FLASH芯片异常掉电的读取方法，其特征在于，还包括：

当所述地址信息与所述预读取区域信息不相同时，对所述预读取区域进行读取。

4.如权利要求1所述的应对FLASH芯片异常掉电的读取方法，其特征在于，所述对所述地址信息对应的存储阵列中区域进行读取修正，包括：

对所述地址信息对应的存储阵列区域的字线施加负电压。

5.如权利要求1所述的应对FLASH芯片异常掉电读取方法，其特征在于，所述地址信息为FLASH芯片存储阵列中存储块的地址；以及

所述地址信息对应的存储阵列中区域为存储阵列中一存储块。