CN104376872A - 一种对快闪存储器擦除中断的处理方法 - Google Patents
一种对快闪存储器擦除中断的处理方法 Download PDFInfo
- Publication number
- CN104376872A CN104376872A CN201310359831.3A CN201310359831A CN104376872A CN 104376872 A CN104376872 A CN 104376872A CN 201310359831 A CN201310359831 A CN 201310359831A CN 104376872 A CN104376872 A CN 104376872A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- erase
- flash memory
- erase area
- negative pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种对快闪存储器擦除中断的处理方法,在快闪存储器正在对擦除区域执行擦除操作时进行中断操作,如果读取与擦除区域的存储单元处于同一位线上的其他存储单元时,则至少在擦除区域的所有存储单元的控制栅极上加负压。本发明通过在擦除区域的所有存储单元的控制栅极上加负压,降低擦除中断所造成的过擦除存储单元的漏电流,因此减轻了中断操作对读操作过程的影响,保证了读取结果的可靠性。
Description
技术领域
本发明涉及快闪存储器技术领域,尤其涉及一种对快闪存储器擦除中断的处理方法。
背景技术
快闪存储器是一种非易失类存储器,图1是快闪存储器的存储单元的结构示意图,如图1所示,快闪存储器是通过改变浮动栅极13中电子的数量来存储信息,也就是将电子注入到存储单元的浮动栅极13时,存储单元的阈值电压增加,这时存储单元处于已编程状态。当将浮动栅极13中俘获的电子去除后,存储单元的阈值电压则会降低,这时存储单元处于已擦除状态。快闪存储器的擦除方法基于电子的隧穿效应,在控制栅极11加负压(VG),同时在基底(P阱)12上加正压(VB),此时浮动栅极13上的电子在电场的作用下通过隧穿进入基底12。浮动栅极13在失去电子后,存储单元的阈值电压降低,擦除完成。
快闪存储器的擦除操作是按块(称为擦除区域)进行,通常在擦除后,擦除区域的存储单元的阈值电压成正态分布,一部分的存储单元的阈值电压会小于0,这就是过擦除(Over erase)现象,这个现象在闪存的擦除过程中普遍存在。由于在快闪存储器中同一根位线(BL)上有多个存储单元,所以这些阈值电压小于0的存储单元会使得其所在的BL上有较大的漏电流,影响到该BL上其它存储单元的读取结果。为了避免这一情况,通常在擦除之后增加过擦除校验(OEV)的步骤,将这些过擦除的单元重新编程到阈值大于0,避免BL上有较大的漏电流。
随着快闪存储器应用越来越广泛,市场对快闪存储器也提出了越来越多的要求,其中的一个功能是中断(suspend)功能,即在快闪存储器编程操作或擦除操作时,系统主芯片可以发送指令中断快闪存储器的操作,以便存储器可以执行优先级更高的命令。待优先级更高的命令完成之后,系统主芯片向快闪存储器发送重新开始(resume)指令,快闪存储器接收指令后完成先前被中断的操作。
中断功能在许多电子产品中都是非常必要的,但是对快闪存储器本身也提出了更高的要求。中断功能其中的一个风险就是在系统在发送中断指令时,存储器正在进行擦除操作,此时OEV操作没有执行便被中断,擦除区域中可能存在过擦除的单元。图2是现有技术的快闪存储器的存储单元的物理块的示意图,如图2所示,擦除中断时,擦除区域21内存储单元N1为过擦除的单元,正处于过擦除状态。当读取非擦除区域内与擦除区域的存储单元N1处于同一根BL上的存储单元(如N3)的值时,如果在未读取存储单元上加0V,过擦除单元N1就会在BL1上造成较大的漏电流,从而导致读取存储单元N3的值出错,影响了读取结果的可靠性。
发明内容
有鉴于此,本发明实施例提出一种对快闪存储器擦除中断的处理方法,能够解决快闪存储器因为擦除中断操作所引起的漏电流而读错的问题,保证了读取结果的可靠性。
本发明实施例公开了一种对快闪存储器擦除中断的处理方法,在所述快闪存储器正在对擦除区域执行擦除操作时进行中断操作,如果读取与所述擦除区域的存储单元处于同一位线上的其他存储单元时,则至少在所述擦除区域的所有存储单元的控制栅极上加负压。
优选地,仅在所述擦除区域的所有存储单元的控制栅极上加负压。
优选地,在所述擦除区域所在的物理块中除了读取的存储单元以外的所有存储单元的控制栅极上加负压。
优选地,所述负压在0~-1V之间。
本发明实施例通过在快闪存储器正在对擦除区域执行擦除操作时进行中断操作,如果读取与擦除区域的存储单元处于同一位线上的其他存储单元时,在擦除区域的所有存储单元的控制栅极上加负压,降低擦除中断所造成的过擦除存储单元的漏电流,因此减轻了中断操作对读操作过程的影响,保证了读取结果的可靠性。
附图说明
图1是快闪存储器的存储单元的结构示意图;
图2是现有技术的快闪存储器的存储单元的物理块的示意图;
图3是本发明实施例的快闪存储器的存储单元的物理块加负压后的示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供了一种对快闪存储器擦除中断的处理方法,在所述快闪存储器正在对擦除区域21执行擦除操作时进行中断操作,如果读取与所述擦除区域的存储单元处于同一位线上的其他存储单元时,则至少在所述擦除区域21的所有存储单元的控制栅极上加负压。优选地,所述负压在0~-1V之间。
需要说明的是,在目前的闪存擦除机制中,擦除区域至少为一根字线上的所有单元,也就是说,只要处于同一个物理块,则可以判定与擦除区域的存储单元位于一根位线。另外,这里加在控制栅极的负压(VG)是相对于基底电压(VB)而言,通常基底电压为0V。
优选地,在所述快闪存储器正在对擦除区域执行擦除操作时进行中断操作,如果读取与所述擦除区域的存储单元处于同一位线上的其他存储单元时,可以仅在所述擦除区域的所有存储单元的控制栅极上加负压;优选地,也可以在所述擦除区域所在的物理块中除了读取的存储单元以外的所有存储单元的控制栅极上加负压。优选地,所述负压在0~-1V之间。
图3是本发明实施例的快闪存储器的存储单元的物理块加负压后的示意图。如图3所示,存储单元的物理块2里有多根位线,例如BL1、BL2、BL3、BL4等,其中BL1包含多个存储单元,例如N1、N2、N3、N4等。
如图3所示,假设擦除中断后擦除区域21内存储单元N1处于过擦除状态,当读取非擦除区域内与擦除区域的存储单元N1处于同一根BL上的存储单元(如N3)的值时,如果在未读取的存储单元上加0V,过擦除单元N1就会在BL1上造成较大的漏电流,从而导致读取存储单元N3的值出错。
但是,擦除操作因为是按照块执行的,也就是对擦除区域21进行擦除操作,当进行中断时,不确定擦除区域中的具体哪个存储单元会出现过擦除,因此在本发明实施例中,在快闪存储器响应系统主芯片所发出的中断(suspend)指令后,对擦除区域21执行擦除操作时进行中断操作,并且记录下被中断的擦除区域21的地址,接下来如果读取与擦除区域21的存储单元处于同一位线上的其他存储单元时,则可以根据记录的擦除区域21的地址,至少在擦除区域21的所有存储单元的控制栅极上加负压,或者也可以不记录擦除区域21的地址,在所述擦除区域21所在的物理块中除了读取的存储单元以外的所有存储单元的控制栅极上加负压。优选地,所述负压在0~-1V之间。
由于在擦除后,擦除区域21的存储单元的阈值电压成正态分布,一部分的存储单元的阈值电压会小于0,现有技术会增加过擦除校验(OEV)的步骤,将这些过擦除的单元重新编程到阈值大于0,避免BL上有较大的漏电流。本发明实施例由于在擦除过程中接收中断操作,OEV操作还没有执行便被中断,擦除区域21中可能存在过擦除的单元。如图1所示,“擦除过程”是在存储单元的控制栅极11加负压(VG),同时在基底(P阱)12上加正压,此时浮动栅极13上的电子在电场的作用下通过隧穿进入基底12,浮动栅极13在失去电子后,存储单元的阈值电压会降低,但是如果电子失去过多,一部分存储单元的阈值电压会小于0,就会出现过擦除(Over erase)现象。由于浮动栅极13的电子失去过多,存储单元的阈值电压会小于0,这样,浮动栅极13的电压为0,则大于阈值电压,这样便会出现较大的漏电流。当读取与擦除区域21的存储单元处于同一位线上的其他存储单元时,至少在擦除区域21的所有存储单元的控制栅极11上加负压,这样浮动栅极13的电压为负压,会接近或者小于阈值电压,从而避免位线上有较大的漏电流,保证了读取结果的可靠性。
需要注意的是,即便一部分存储单元的阈值电压会小于0,出现过擦除现象,但是这里的阈值电压通常不会过小,只要所加的负压满足接近或者小于这个阈值电压即可降低漏电流,通常考虑到基板的承受能力以及节省功耗,负压优选在0~-1V之间。
另外,在擦除区域的所有存储单元的栅极上加负压,避免擦除区域中遗留的过擦除单元对正常操作的影响,但是在快闪存储器接收重新开始指令后,则取消对擦除区域的地址的记录,对擦除区域所在的物理块进行操作时所加的电压恢复正常。
本发明实施例通过在快闪存储器正在对擦除区域执行擦除操作时进行中断操作,如果读取与擦除区域的存储单元处于同一位线上的其他存储单元时,在擦除区域的所有存储单元的栅极上加负压,降低擦除中断所造成的过擦除存储单元的漏电流,保证快闪存储器在擦除中断后读取结果的可靠性。
以上仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种对快闪存储器擦除中断的处理方法,其特征在于,在所述快闪存储器正在对擦除区域执行擦除操作时进行中断操作,如果读取与所述擦除区域的存储单元处于同一位线上的其他存储单元时,则至少在所述擦除区域的所有存储单元的控制栅极上加负压。
2.根据权利要求1所述的对快闪存储器擦除中断的处理方法,其特征在于,仅在所述擦除区域的所有存储单元的控制栅极上加负压。
3.根据权利要求1所述的对快闪存储器擦除中断的处理方法,其特征在于,在所述擦除区域所在的物理块中除了读取的存储单元以外的所有存储单元的控制栅极上加负压。
4.根据权利要求1-3任一项所述的对快闪存储器擦除中断的处理方法,其特征在于,所述负压在0~-1V之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310359831.3A CN104376872B (zh) | 2013-08-16 | 2013-08-16 | 一种对快闪存储器擦除中断的处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310359831.3A CN104376872B (zh) | 2013-08-16 | 2013-08-16 | 一种对快闪存储器擦除中断的处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104376872A true CN104376872A (zh) | 2015-02-25 |
CN104376872B CN104376872B (zh) | 2018-07-06 |
Family
ID=52555734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310359831.3A Active CN104376872B (zh) | 2013-08-16 | 2013-08-16 | 一种对快闪存储器擦除中断的处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104376872B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105511803A (zh) * | 2015-11-26 | 2016-04-20 | 北京兆易创新科技股份有限公司 | 一种存储介质的擦除中断处理方法 |
CN106158026A (zh) * | 2015-04-09 | 2016-11-23 | 旺宏电子股份有限公司 | 存储装置与其操作方法 |
CN108074613A (zh) * | 2016-11-07 | 2018-05-25 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
CN114758689A (zh) * | 2022-04-08 | 2022-07-15 | 珠海博雅科技股份有限公司 | 用于非易失性存储器的擦除方法和上电修复方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113409859A (zh) * | 2021-05-21 | 2021-09-17 | 芯天下技术股份有限公司 | 防止因过擦除造成读错误的方法、装置、存储介质和终端 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040257880A1 (en) * | 2003-06-17 | 2004-12-23 | Macronix International Co., Ltd. | Overerase protection of memory cells for nonvolatile memory |
CN1684261A (zh) * | 2004-04-12 | 2005-10-19 | 硅存储技术公司 | 非易失存储单元阵列及其制造方法和操作方法 |
US20080144387A1 (en) * | 2006-12-19 | 2008-06-19 | Samsung Electronics Co., Ltd. | Flash memory device and method of erasing flash memory device |
CN101253572A (zh) * | 2005-07-11 | 2008-08-27 | 爱特梅尔公司 | 具有增强的容许过擦除的控制栅极方案的存储器结构 |
CN102324429A (zh) * | 2011-09-29 | 2012-01-18 | 上海宏力半导体制造有限公司 | 新型双晶体管sonos闪存存储单元结构及其操作方法 |
CN102800362A (zh) * | 2011-05-26 | 2012-11-28 | 北京兆易创新科技有限公司 | 非易失存储器的过擦除处理方法和处理系统 |
-
2013
- 2013-08-16 CN CN201310359831.3A patent/CN104376872B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040257880A1 (en) * | 2003-06-17 | 2004-12-23 | Macronix International Co., Ltd. | Overerase protection of memory cells for nonvolatile memory |
CN1684261A (zh) * | 2004-04-12 | 2005-10-19 | 硅存储技术公司 | 非易失存储单元阵列及其制造方法和操作方法 |
CN101253572A (zh) * | 2005-07-11 | 2008-08-27 | 爱特梅尔公司 | 具有增强的容许过擦除的控制栅极方案的存储器结构 |
US20080144387A1 (en) * | 2006-12-19 | 2008-06-19 | Samsung Electronics Co., Ltd. | Flash memory device and method of erasing flash memory device |
CN102800362A (zh) * | 2011-05-26 | 2012-11-28 | 北京兆易创新科技有限公司 | 非易失存储器的过擦除处理方法和处理系统 |
CN102324429A (zh) * | 2011-09-29 | 2012-01-18 | 上海宏力半导体制造有限公司 | 新型双晶体管sonos闪存存储单元结构及其操作方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158026A (zh) * | 2015-04-09 | 2016-11-23 | 旺宏电子股份有限公司 | 存储装置与其操作方法 |
CN105511803A (zh) * | 2015-11-26 | 2016-04-20 | 北京兆易创新科技股份有限公司 | 一种存储介质的擦除中断处理方法 |
CN108074613A (zh) * | 2016-11-07 | 2018-05-25 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
CN108074613B (zh) * | 2016-11-07 | 2021-07-27 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
CN114758689A (zh) * | 2022-04-08 | 2022-07-15 | 珠海博雅科技股份有限公司 | 用于非易失性存储器的擦除方法和上电修复方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104376872B (zh) | 2018-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1077450B1 (en) | NAND type nonvolatile memory | |
CN101681300B (zh) | 存储器系统 | |
US9183143B2 (en) | Memory device that specifies a size of a segment of write data | |
TWI533307B (zh) | Nonvolatile semiconductor memory devices, memory controllers and memory systems | |
CN104751887B (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
CN104376872A (zh) | 一种对快闪存储器擦除中断的处理方法 | |
CN1577605B (zh) | 包括已编程及可编程可擦除存储单元的集成电路存储器件 | |
CN102930899A (zh) | 一种非易失存储器的擦除方法及装置 | |
CN104751886B (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
CN103854700A (zh) | 一种非易失性存储器的擦除方法和装置 | |
CN101430935A (zh) | 闪存中过擦除存储单元的检测方法 | |
CN105489244A (zh) | 一种非易失性存储器的擦除方法 | |
KR20120005848A (ko) | 불휘발성 메모리 장치 및 이의 소거 방법 | |
CN105511803A (zh) | 一种存储介质的擦除中断处理方法 | |
CN101253572A (zh) | 具有增强的容许过擦除的控制栅极方案的存储器结构 | |
CN104751888A (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
CN102024496B (zh) | 闪存系统及其逻辑状态读取方法和编程方法 | |
KR100871700B1 (ko) | 불휘발성 메모리 장치에서 전하 손실에 기인한 오류 데이터정정 방법 | |
CN104751885B (zh) | Flash芯片及应对flash芯片异常掉电的擦除或编程方法 | |
CN104051005A (zh) | 一种减小浮栅存储器位线漏电流的方法及其装置 | |
CN104183274A (zh) | 存储单元及存储阵列的擦除方法 | |
CN105702292A (zh) | 一种非易失存储器的数据恢复方法和装置 | |
CN105575430A (zh) | 一种非易失性存储器的擦除方法 | |
CN103000224A (zh) | 一种对存储器芯片进行擦除的方法 | |
CN102591738B (zh) | 数据管理方法、存储器控制器与嵌入式存储器储存装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |