CN102324429A - 新型双晶体管sonos闪存存储单元结构及其操作方法 - Google Patents
新型双晶体管sonos闪存存储单元结构及其操作方法 Download PDFInfo
- Publication number
- CN102324429A CN102324429A CN201110294682A CN201110294682A CN102324429A CN 102324429 A CN102324429 A CN 102324429A CN 201110294682 A CN201110294682 A CN 201110294682A CN 201110294682 A CN201110294682 A CN 201110294682A CN 102324429 A CN102324429 A CN 102324429A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- flash memory
- voltage
- sonos flash
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 33
- 238000006396 nitration reaction Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000007667 floating Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims 1
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005264 electron capture Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种新型双晶体管SONOS闪存存储单元结构及其操作方法，该种双晶体管的SONOS闪存存储单元结构包括一个SONOS存储晶体管和一个存储单元选择管，所述存储单元选择管的选择栅极作为选择端，靠近存储单元选择管的栅极一侧的漏极区为位线端，靠近SONOS存储晶体管的一侧的源极区为源线端，SONOS存储晶体管的控制栅极为控制端。双晶体管的SONOS存储单元的操作方法为在读写操作中由位线端和选择端选中单元，在擦除操作中由控制端选中单元。本发明同标准的CMOS逻辑工艺完全兼容，并且克服了单个闪存晶体管存储单元的过擦除弱点。
Description
技术领域
本发明涉及一种集成电路，特别涉及一种新型双晶体管SONOS闪存存储单元结构及其操作方法。
背景技术
闪存是一种可以被电擦除和重编辑的非易失性存储器。以块为单位对闪存进行擦除和编辑，其中每个块都包括多个存储单元。每个存储单元都包括用于存储信息的浮栅金属氧化物半导体晶体管。每个浮栅金属氧化物半导体晶体管都存储一个或多个数据位。一种类型的闪存是多晶硅浮栅闪存。多晶硅浮栅闪存用于将数据写入存储单元的隧道注入以及用于将数据从存储单元擦除的隧道释放。闪存存储器作为块装置而被访问。
另一种类型的非易失性存储器是电荷捕获存储器，具体的是半导体-氧化物-氮化物-半导体(SONOS)浮栅存储器，SONOS存储单元典型地包括具有电荷捕获电介质的标准的金属氧化物半导体(MOS)晶体管。数据位或多个数据位存储在电荷捕获电介质中。电荷捕获电介质典型地包括多层结构，该多层结构包括第一氧化物层、氮化物层、第二氧化物层。随着栅极的正向偏置，来自发射极-集电极电路的电子隧道通过第一氧化物层并在氮化物层中被捕获。被捕获的电子在发射极和集电极之间提供用于提高存储多位数据的晶体管阀值电压(Vt)的能垒。这些电子通过在栅极上施加负偏置来去除。
在对存储单元进行编辑以后，该存储单元的状态可以通过向将被读取的存储晶体管施加小的栅极电压来检测。该电压被选择为介于将被检测的多个状态所期望的多个阀值电压之间。如果在源极和漏极之间的导通沟道中有电流流动，则该存储单元处于非捕获电子状态，并因此将其设置为逻辑“1”状态。如果在源极和漏极之间的导通沟道中没有电流流过，则该存储单元已经捕获了电子，并因此将其设置为逻辑“0”状态。类似的，可以将多个不同的Vt状态用于存储多个数据位。然而单个晶体管的SONOS存储单元的擦除是利用衬底对整个芯片进行擦除，或者对存储器的子块进行擦除，所述单个晶体管的SONOS存储单元存在过擦除的缺点，需要周边电路进行复杂的擦除验证。
发明内容
本发明的目的是提供一种新型双晶体管SONOS闪存存储单元结构及其操作方法，以克服单晶体管SONOS存储单元的过擦除现象。
本发明的技术解决方案是一种新型双晶体管SONOS闪存存储单元结构，所述双晶体管SONOS存储单元结构包括：
P型导通沟道晶体管，即N型衬底；
在N型衬底中形成的三个P+型阱，所述三个P+型阱分别为源极区、漏极区和位于源极区、漏极区之间的中间阱区；
位于源极区和中间阱区之间的衬底上方的控制栅极，所述控制栅极包括第一栅极介质层和位于第一栅极介质层上的第一多晶硅栅极，其中，所述第一栅极介质层自下而上依次包括第一氧化层、氮化层、第二氧化层，即采用ONO材料为存储浮栅介质；
位于漏极区和中间阱区之间的衬底上方的选择栅极，所述选择栅极包括第二栅极介质层和第二多晶硅栅极，所述第二栅极介质层为第三氧化层。
作为优选：所述漏极区连接位线，所述控制栅极连接控制线，所述选择栅极连接选择线，所述源极区连接源线。
本发明还提供一种新型双晶体管SONOS存储单元的操作方法，在读写操作中由位线和选择线选中双晶体管SONOS闪存存储单元，在擦除操作中由控制线选中双晶体管SONOS闪存存储单元。
作为优选：在写操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为-4V～-10V，选择线电压为-4V～-10V，控制线电压为4V～10V，源线和N型衬底接地。
作为优选：在写操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为-6V，选择线电压为-6V，控制线电压为6V。
作为优选：在擦除操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为4V～10V，选择线电压为4V～10V，控制线电压为-4V～-10V，源线和N型衬底电压为4V～10V。
作为优选：在擦除操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为6V，选择线电压为6V，控制线电压为-6V，源线和N型衬底电压为6V。
作为优选：在读操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为-0.5V～-4V，选择线电压为-0.5V～-4V，控制线电压为-1V～-4V，源线和N型衬底接地。
作为优选：在读操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为-1.5V，选择线电压为-1.5V，控制线电压为-2V，源线和N型衬底接地。
与现有技术相比，本发明相比单个晶体管的SONOS存储单元，多了一个存储单元选择管，从而可以选中某个单元进行精确的擦除操作，从而不存在过擦除的问题。
附图说明
图1是本发明新型双晶体管SONOS闪存存储单元结构的剖面示意图。
图2是本发明新型双晶体管SONOS闪存存储单元阵列的版图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1为本发明双晶体管SONOS闪存存储单元结构的剖面图，所述单元结构包括N型衬底1、在N型衬底1中形成的3个P+型阱，所述3个P+型阱分别为源极区3、漏极区2和位于源极区3、漏极区2之间的中间阱区6，所述存储单元还包括位于源极区3和中间阱区6之间的衬底1上方的控制栅极4，位于漏极区2和中间阱区6之间的衬底1上方的选择栅极5，所述控制栅极4包括第一栅极介质层和位于第一栅极介质层上的第一多晶硅栅极44，其中，所述第一栅极介质层自下而上依次包括第一氧化层41、氮化层42、第二氧化层43，即所述第一栅极介质层为电荷捕获电介质ONO结构，所述选择栅极5包括第二栅极介质层和位于第二栅极介质层上的第二多晶硅栅极52，所述第二栅极介质层为第三氧化层51。上述结构组成了一个SONOS存储晶体管和一个存储单元选择管，SONOS存储晶体管为ONO介质层栅氧结构，存储单元选择管为氧化物介质层栅氧结构。所述存储单元选择管的选择栅极5对应为标准的MOS管的栅氧结构。所述存储单元选择管的选择栅极5作为字线端，SONOS存储晶体管的控制栅极4为控制端，靠近存储单元选择管的选择栅极5一侧的漏极区2为位线端，远离存储单元选择管的选择栅极5一侧的源极区3为源线端。
双晶体管SONOS闪存存储单元阵列的版图中，同一列上的单元的控制端、选择端分别共用控制线和选择线，相邻两列上的单元的源线端共用源线、同一行上的单元的位线端共用位线。在本实施例中，如图2所示，新型双晶体管SONOS闪存存储单元结构的版图中包括4个单元分别为cell A、cell B、cell C、cell D，每个单元都包括源线端、漏线端、控制端、选择端，其中cell A、cell B的控制端共用控制线CG1，cell A、cell B的选择端共用选择线SG1，cell C、cell D的控制端共用控制线CG2，cell C、cell D的选择端共用选择线SG2，4个单元cellA、cell B、cell C、cell D的源端共用源线SL，其中cell A、cell D的位线端共用位线BL1，cell B、cell C的位线端共用位线BL2。
选中某个存储管的时候，由选择线和位线确定其在阵列中的位置，本实施例中，双晶体管SONOS存储单元的读写操作由存储单元选择管的选择栅极5和漏极端2选中单元，即需同时选中选择线和位线，而擦除操作由SONOS控制栅极4选中单元，即选中控制线。
在写操作中，位线电压为-4V～-10V，选择线电压为-4V～-10V，控制线电压为4V～10V，源线和N型衬底接地。在本实施例中，所述位线电压为-6V，选择线电压为-6V，控制线电压为6V。
在擦除操作中，所述位线电压为4V～10V，选择线电压为4V～10V，控制线电压为-4V～-10V，源线和N型衬底电压为4V～10V。在本实施例中，所述位线电压为6V，选择线电压为6V，控制线电压为-6V，源线和N型衬底电压为6V。
在读操作中，所述位线电压为-0.5V～-4V，选择线电压为-0.5V～-4V，控制线电压为-1V～-4V，源线和N型衬底接地。在本实施例中，所述位线电压为-1.5V，选择线电压为-1.5V，控制线的电压为-2V，源线和N型衬底接地。
表1中的第一行数据为写操作过程中，位线、选择线同时选中，即选中某个单元，其中位线电压为-6V，选择线电压为-6V，控制线电压为6V，源线和N型衬底接地，在选择线的负电压下，存储单元选择管导通，所述SONOS存储晶体管的控制栅极4和所述存储单元选择管的选择栅极5之间的中间阱区6的电压与位线的电压相近等于-6V，从而使得控制栅极4与P+型中间阱区6之间有足够的电压产生强电场，进而在隧道氧化膜中产生价带间遂穿导通电流。然后价带间遂穿导通电流的电子从P+型中间阱区6注入氮化层42，由此将数据记录在SONOS存储器件上。
表1中的第二行数据为写操作过程中，位线选中，即同一位线上的单元，其中，位线电压为-6V，选择线电压为0V，控制线电压为6V，源线和N型衬底接地，由于选择线电压为0V，存储单元选择管不导通，所述SONOS存储晶体管的控制栅极4和所述存储单元选择管的选择栅极5之间的中间阱区6的电压为0V，从而使得控制栅极4与P+型中间阱区6之间没有足够的电场使电子注入到SONOS存储晶体管的控制栅极4中，从而避免了同一位线上的其他单元数据写操作干扰。
表1中的第三行数据为写操作过程中，字线端选中，即同一选择线的单元，其中位线电压为0V，选择线电压为-6V，控制线电压为6V，源线和N型衬底接地，由于选择线电压为-6V，存储单元选择管导通，但是位线电压为0V，从而所述SONOS存储晶体管的控制栅极4和所述存储单元选择管的选择栅极5之间的中间阱区6的电压与位线的电压相同等于0V，进而使得控制栅极4与P+型中间阱区6之间没有足够的电场使电子注入到SONOS的氮化层42中，从而避免了同一选择线上的其他单元数据写操作干扰。
表2中的第一行数据为擦除过程中，控制线选中，即共用控制线的单元选中，其中位线电压为6V，选择线电压为6V，控制线电压为-6V，源线和N型衬底1电压为6V，SONOS存储晶体管的控制栅极4与N型衬底1之间产生强电场和遂穿导通，将SONOS管的氮化层42中电子拉回衬底中。
表2中的第二行数据为擦除操作过程中，控制线未选中，即没选中单元，其中位线电压为6V，选择线电压为6V，控制线电压为6V，源线和N型衬底1电压也为6V，SONOS存储晶体管的控制栅极4与N型衬底1之间没有足够的电场，不能擦除。
表3中的第一行数据为读操作过程中，位线、选择线同时选中，即选中某个单元，其中位线电压为-1.5V，选择线电压为-1.5V，控制线电压为-2V，源线和N型衬底接地，在选择线的负电压下，存储单元选择管导通，所述SONOS存储晶体管的控制栅极4和所述存储单元选择管的选择栅极5之间的中间阱区6的电压与位线的电压相同等于-1.5V，此时SONOS存储晶体管中的氮化层42有无电子捕获，将区别SONOS存储晶体管的沟道里有电流大小。氮化层42有电子捕获，沟道里导通电流大，将其设置为逻辑“1”状态，氮化层42无电子捕获，沟道里导通电流小，将其设置为逻辑“0”状态，这样，该双晶体管SONOS闪存存储单元实现了存储数据的功能。
表3中的第二行数据为读操作过程中，位线选中，即选中同一位线上的单元，其中，位线电压为-1.5V，选择线电压为0V，控制线电压为-2V，源线和N型衬底接地，在选择线的0V电压下，存储单元选择管不导通，所述SONOS存储晶体管的控制栅极4和所述存储单元选择管的选择栅极5之间的中间阱区6的电压等于0V，此时SONOS存储晶体管的沟道内没有电流流过，从而避免了同一位线上的其他单元数据读出干扰。
表3中的第三行数据为读操作过程中，选择线选中，即选中同一选择线上的单元，其中位线电压为0V，选择线电压为-1.5V，控制线电压为-2V，源线和N型衬底接地，由于选择线电压为-1.5V，存储单元选择管导通，但是位线的电压为0V，所述SONOS存储晶体管的控制栅极4和所述存储单元选择管的选择栅极5之间的中间阱区6的电压与位线的相同约等于0V，此时SONOS存储晶体管的沟道内没有电流流过，从而避免了同一选择线上的其他单元数据读出干扰。
下面的表1、表2、表3分别对应本发明的写操作、擦除操作、读操作的各种状态。其中，VSG表示选择线电压，VBL表示位线电压，VSL表示源线电压，VCG表示控制线电压，VNW表示N型衬底电压。
表1
表2
表3
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
Claims (9)
1.一种新型双晶体管SONOS闪存存储单元结构，其特征在于：所述双晶体管SONOS闪存存储单元结构包括：
P型沟道晶体管；即衬底为N型；
在N型衬底中形成的三个P+型阱，所述三个P+型阱分别为源极区、漏极区和位于源极区、漏极区之间的中间阱区；
位于源极区和中间阱区之间的衬底上方的控制栅极，所述控制栅极包括第一栅极介质层和位于第一栅极介质层上的第一多晶硅栅极，其中，所述第一栅极介质层自下而上依次包括第一氧化层、氮化层、第二氧化层，即采用ONO材料为存储浮栅介质；
位于漏极区和中间阱区之间的衬底上方的选择栅极，所述选择栅极包括第二栅极介质层和第二多晶硅栅极，所述第二栅极介质层为第三氧化层。
2.根据权利要求1所述的新型双晶体管SONOS闪存存储单元结构，其特征在于：所述漏极区连接位线，所述控制栅极连接控制线，所述选择栅极连接选择线，所述源极区连接源线。
3.根据权利要求2所述的新型双晶体管SONOS闪存存储单元的操作方法，其特征在于：在读写操作中由位线和选择线选中双晶体管SONOS闪存存储单元，在擦除操作中由选择线和控制线选中双晶体管SONOS闪存存储单元。
4.根据权利要求3所述的新型双晶体管SONOS闪存存储单元的操作方法，其特征在于：在写操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为-4V～-10V，选择线电压为-4V～-10V，控制线电压为4V～10V，源线和N型衬底接地。
5.根据权利要求4所述的新型双晶体管SONOS闪存存储单元的操作方法，其特征在于：在写操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为-6V，选择线电压为-6V，控制线电压为6V。
6.根据权利要求3所述的新型双晶体管SONOS闪存存储单元的操作方法，其特征在于：在擦除操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为4V～10V，选择线电压为4V～10V，控制线电压为-4V～-10V，源线和N型衬底电压为4V～10V。
7.根据权利要求6所述的新型双晶体管SONOS闪存存储单元的操作方法，其特征在于：在擦除操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为6V，选择线电压为6V，控制线电压为-6V，源线和N型衬底电压为6V。
8.根据权利要求3所述的新型双晶体管SONOS存储单元的操作方法，其特征在于：在读操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为-0.5V～-4V，选择线电压为-0.5V～-4V，控制线电压为-1V～-4V，源线和N型衬底接地。
9.根据权利要求8所述的新型双晶体管SONOS闪存存储单元的操作方法，其特征在于：在读操作过程中，所述双晶体管SONOS闪存存储单元的位线电压为-1.5V，选择线电压为-1.5V，控制线电压为-2V，源线和N型衬底接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110294682.8A CN102324429B (zh) | 2011-09-29 | 2011-09-29 | 新型双晶体管sonos闪存存储单元结构及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110294682.8A CN102324429B (zh) | 2011-09-29 | 2011-09-29 | 新型双晶体管sonos闪存存储单元结构及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102324429A true CN102324429A (zh) | 2012-01-18 |
| CN102324429B CN102324429B (zh) | 2017-09-29 |
Family
ID=45452137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110294682.8A Active CN102324429B (zh) | 2011-09-29 | 2011-09-29 | 新型双晶体管sonos闪存存储单元结构及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102324429B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103514954A (zh) * | 2013-10-11 | 2014-01-15 | 芯成半导体（上海）有限公司 | 闪存的擦除方法、读取方法及编程方法 |
| CN104376872A (zh) * | 2013-08-16 | 2015-02-25 | 北京兆易创新科技股份有限公司 | 一种对快闪存储器擦除中断的处理方法 |
| CN104810371A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制作方法 |
| CN105070718A (zh) * | 2015-08-18 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 一种降低sonos存储器串联电阻的方法 |
| CN107836042A (zh) * | 2015-04-05 | 2018-03-23 | Neo半导体公司 | 2t sonos闪速存储器 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020089877A1 (en) * | 2001-01-11 | 2002-07-11 | Yi Sang Bae | Flash memory cell array and method for programming and erasing data using the same |
| US20050141266A1 (en) * | 2003-12-31 | 2005-06-30 | Dongbuanam Semiconductor Inc. | Semiconductor device |
| EP1729306A1 (en) * | 2005-06-01 | 2006-12-06 | STMicroelectronics S.r.l. | NAND flash memory device with compacted cell threshold voltage distribution |
| US20090279361A1 (en) * | 2008-05-06 | 2009-11-12 | Atmel Corporation | Addressable Memory Array |
| TW200951952A (en) * | 2008-03-24 | 2009-12-16 | S Aqua Semiconductor Llc | Random access memory with CMOS-compatible nonvolatile storage element |
| CN101740576A (zh) * | 2008-11-27 | 2010-06-16 | 上海华虹Nec电子有限公司 | 一种sonos闪存单元及其制造方法 |
| CN101836259A (zh) * | 2007-10-02 | 2010-09-15 | 赛普拉斯半导体公司 | 编程存储器单元数组的方法及装置 |
| CN101901811A (zh) * | 2009-04-21 | 2010-12-01 | 旺宏电子股份有限公司 | 于二晶体管nor结构中的能隙工程电荷捕捉存储器 |
| CN102097436A (zh) * | 2009-12-15 | 2011-06-15 | 上海华虹Nec电子有限公司 | Sonos的存储单元及其操作方法 |
-
2011
- 2011-09-29 CN CN201110294682.8A patent/CN102324429B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020089877A1 (en) * | 2001-01-11 | 2002-07-11 | Yi Sang Bae | Flash memory cell array and method for programming and erasing data using the same |
| US20050141266A1 (en) * | 2003-12-31 | 2005-06-30 | Dongbuanam Semiconductor Inc. | Semiconductor device |
| EP1729306A1 (en) * | 2005-06-01 | 2006-12-06 | STMicroelectronics S.r.l. | NAND flash memory device with compacted cell threshold voltage distribution |
| CN101836259A (zh) * | 2007-10-02 | 2010-09-15 | 赛普拉斯半导体公司 | 编程存储器单元数组的方法及装置 |
| TW200951952A (en) * | 2008-03-24 | 2009-12-16 | S Aqua Semiconductor Llc | Random access memory with CMOS-compatible nonvolatile storage element |
| US20090279361A1 (en) * | 2008-05-06 | 2009-11-12 | Atmel Corporation | Addressable Memory Array |
| CN101740576A (zh) * | 2008-11-27 | 2010-06-16 | 上海华虹Nec电子有限公司 | 一种sonos闪存单元及其制造方法 |
| CN101901811A (zh) * | 2009-04-21 | 2010-12-01 | 旺宏电子股份有限公司 | 于二晶体管nor结构中的能隙工程电荷捕捉存储器 |
| CN102097436A (zh) * | 2009-12-15 | 2011-06-15 | 上海华虹Nec电子有限公司 | Sonos的存储单元及其操作方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104376872A (zh) * | 2013-08-16 | 2015-02-25 | 北京兆易创新科技股份有限公司 | 一种对快闪存储器擦除中断的处理方法 |
| CN104376872B (zh) * | 2013-08-16 | 2018-07-06 | 北京兆易创新科技股份有限公司 | 一种对快闪存储器擦除中断的处理方法 |
| CN103514954A (zh) * | 2013-10-11 | 2014-01-15 | 芯成半导体（上海）有限公司 | 闪存的擦除方法、读取方法及编程方法 |
| CN103514954B (zh) * | 2013-10-11 | 2016-08-17 | 芯成半导体（上海）有限公司 | 闪存的擦除方法、读取方法及编程方法 |
| CN104810371A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制作方法 |
| CN104810371B (zh) * | 2014-01-28 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制作方法 |
| CN107836042A (zh) * | 2015-04-05 | 2018-03-23 | Neo半导体公司 | 2t sonos闪速存储器 |
| CN105070718A (zh) * | 2015-08-18 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 一种降低sonos存储器串联电阻的方法 |
| CN105070718B (zh) * | 2015-08-18 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 一种降低sonos存储器串联电阻的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102324429B (zh) | 2017-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5977003B2 (ja) | メモリストリングにダイオードを有する３次元アレイのメモリアーキテクチャ | |
| JP4562602B2 (ja) | メモリーセル及び関連操作方法 | |
| CN100452406C (zh) | 一种陷阱电荷俘获型的快闪存储器阵列的操作方法 | |
| US9818484B2 (en) | Systems, methods, and apparatus for memory cells with common source lines | |
| CN101290800B (zh) | 非易失性半导体存储器件 | |
| US7492636B2 (en) | Methods for conducting double-side-biasing operations of NAND memory arrays | |
| US20100091572A1 (en) | 2t nor-type non-volatile memoryt cell array and method of processing data of 2t nor-type non-volatile memory | |
| CN102509727B (zh) | 陷阱电荷俘获型快闪存储器阵列结构及其操作方法 | |
| US20090086548A1 (en) | Flash memory | |
| JP4902196B2 (ja) | 不揮発性半導体記憶装置 | |
| CN102324429A (zh) | 新型双晶体管sonos闪存存储单元结构及其操作方法 | |
| JP4522879B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2006252670A (ja) | 不揮発性メモリの駆動方法およびこれに用いられる不揮発性メモリ | |
| KR20100030452A (ko) | 공통 피웰을 이용하는 낸드 플래시 메모리 및 이의 동작방법 | |
| JP4679569B2 (ja) | 不揮発性半導体記憶装置 | |
| US7561470B2 (en) | Double-side-bias methods of programming and erasing a virtual ground array memory | |
| JP2011192346A (ja) | 半導体メモリ | |
| CN103745748A (zh) | 一种改进的差分架构SONOS Flash存储单元 | |
| CN113707205A (zh) | 闪存阵列的擦除方法 | |
| CN102610617B (zh) | 一种多比特sonos闪存单元、阵列及操作方法 | |
| KR20010072189A (ko) | 반도체 디바이스 | |
| US7554851B2 (en) | Reset method of non-volatile memory | |
| CN103745749A (zh) | 一种改进的差分架构ETOX flash存储单元 | |
| JP6232200B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100591122B1 (ko) | 플래시메모리, 그의 구동방법 및 그의 배치구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140509 |
|
| C10 | Entry into substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140509 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Grace Semiconductor Manufacturing Corp. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |