TWI534815B - 執行過抹除修正非揮發性記憶體之方法 - Google Patents

Description

執行過抹除修正非揮發性記憶體之方法

本發明係關於一種執行過抹除修正之方法，尤指一種利用FN穿隧以及熱載子軟程式化來縮小過抹除晶胞臨限電壓分佈的方法。

當快閃記憶體被抹除時，其臨限電壓值有可能變的過低。過抹除代表在快閃記憶體中，記憶體晶胞的位元線上有漏電流，若此晶胞再次被抹除，就可能會發生不可修復的損壞現象。一般來說，過抹除晶胞會於讀取操作時產生漏電流，將導致其資料”0”位於可讀取範圍之外，換句話說，過抹除晶胞將導致抹除不足之晶胞資料”1”位於可讀取範圍之外。第一圖為過抹除晶胞影響抹除不足之晶胞的示意圖，當進行程式化時，過抹除晶胞將導致大的位元線漏電流，將會降低位元線電壓，並降低程式化的效率。因此，在快閃記憶體的操作中，避免過抹除情況發生是一件很重要的議題。

傳統的過抹除修正方法係利用汲極雪崩熱載子(DAHC)注入記憶體晶胞中，但在高溫與低操作電壓的情況下，長時間的使用此方法效率以及其耗電量的表現都不甚理想，而另一種方法則於過抹除晶胞上施加正閘極應力來進行過抹除修正。然而，部份過抹除或較不穩定的晶胞對於正閘極應力具有不穩定性與無法預期性。因此，，此些不穩定的晶胞將造成被抹除晶胞過應力(過程式化)的現象，並使被抹除晶胞在進行讀取或抹除操作時失去其運算範圍。

美國專利公告第5400286號揭示一種利用位元線應力來進行過抹除修正的方法，如第二圖所示。該位元線應力係於記憶體晶 胞經過抹除後，用來縮小其臨限電壓的分佈。然，此方式會因為一些過抹除不穩定位元的關係時需要重複進行數次，因此會浪費時間。

美國專利公告第20050073886號揭示三種方法來解決過抹除修正的問題。在第三(a)圖中，施加正閘極應力並未在抹除驗證的迴路中，故過抹除現象仍然可能發生，並讓軟程式化操作變的非常沒有效率。此外，在最後的步驟施加正閘極應力可能會造成過應力的問題。對應富勒-諾得漢(FN)穿隧的正閘極應力包含同時對所有的字元線(閘極)施加一正閘極電壓(約8V~12V)，並將所有的位元線(汲極與源極)接地。正閘極應力的施加時間通常為1ms~5s。在進行軟程式化時，會對一般位元的閘極施加約4V~8V的電壓，對其汲極施加約3V~5V的電壓，並將其源極接地或浮接(floating)。在一實施例中，軟程式化的脈波寬度約於0.5μs~0.5s之間。在第三(b)圖中，施加正閘極應力的步驟與熱載子(HC)軟程式化的步驟次序互相對調。然，由於熱載子(HC)軟程式化的步驟係於施加正閘極應力的步驟之後，汲極電壓會因為過抹除晶胞造成的位元線漏電流而降低，使整體效能下降。此外，第三(b)圖中仍然包含一個不安全的抹除驗證迴路，很有可能會造成過應力的現象，導致讀與抹除驗證的邊界範圍不明確。在第三(c)圖中，其流程於驗證迴路中增加熱載子(HC)軟程式化以及施加正閘極應力的步驟，可改善第三(a)圖與第三(b)圖的缺失。然，利用此方式會造成如同第二圖需要執行多次的驗證迴路，相當的浪費時間。

第四圖為第二圖的詳細實施流程圖，如圖所示：在抹除操作執行後，會發現約4523條的位元線有漏電流，隨後施加富勒-諾得漢(FN)軟程式化40ms，以修正不良的過抹除晶胞。然，正閘極應力又可能過程式化的問題，因此，在發現記憶體晶胞中有140條位 元線有漏電流時，就必須進行第二次抹除操作，約持續10ms。如此，富勒-諾得漢(FN)軟程式化操作就會進行第二次，並持續約40ms來修正過抹除晶胞。同理，此些抹除與驗證操作以及富勒-諾得漢(FN)軟程式化操作會持續的被執行，難以收斂而停止。

由是，本發明之主要目的，即在於提供一種執行過抹除修正非揮發性記憶體之方法，可達到縮小過抹除晶胞臨限電壓分佈之功效者。

為達上述目的，本發明之技術實現如下：一種執行過抹除修正之方法，係包含下列步驟：進行一第一次抹除與驗證操作；若發現有漏電流時，則利用富勒-諾得漢(FN)軟程式化對過抹除之晶胞進行修正；進行一第二次抹除與驗證操作；以及若發現有漏電流時，則利用熱載子(HC)軟程式化對已利用FN軟程式化進行修正之過抹除之晶胞再次進行修正。

本發明之另一實施例，即揭露一種執行過抹除修正之方法，係包含下列步驟：重複進行一富勒-諾得漢(FN)軟程式化對過抹除之晶胞進行修正；以及重複進行一熱載子(HC)軟程式化對過抹除之晶胞進行修正。該富勒-諾得漢(FN)軟程式化與該熱載子(HC)軟程式化並不影響重複進行的一抹除驗證，使過抹除晶胞的臨限電壓分佈縮小。

第五圖為本發明之實施流程圖，如圖所示：在步驟S501中，會進行抹除與驗證操作，若驗證通過，則進行步驟S502。在步驟 S502中，會進行位元線漏電流檢測，即代表是否有過抹除的晶胞出現。若發現位元線漏電流，就會進入行步驟S503，進行一FN軟程式化來修正過抹除晶胞。一般來說，FN軟程式化可藉由一反抹除或一正閘極應力操作來完成。流程會在步驟S502與S503間重複執行，直到沒有漏電流被發現為止。步驟S504係為一第二抹除與驗證操作，若驗證通過，則進入步驟S505。在步驟S505中，會進行位元線漏電流檢測，即代表是否有過抹除的晶胞出現。若發現位元線漏電流，就會進入行步驟S506，進行一HC軟程式化來修正過抹除晶胞。一般來說，HC軟程式化可藉由汲極雪崩熱載子(DAHC)注入或一通道熱載子注入來完成。流程會在步驟S505與S506間重複執行，直到沒有漏電流被發現為止。

本發明揭露之執行過抹除修正方法，係先進行FN軟程式化後再進行位元線漏電流檢查。若發現部分位元線有漏電流，則進行HC軟程式化，以再次進行過抹除修正，使被抹除晶胞的臨限電壓分佈得以縮小。如第四圖所示，在FN程式化操作後，尤其是在低操作電壓與高溫的條件下，可以很輕易的利用一HC軟程式化來取代另一FN程式化來處理仍然存在的位元線漏電流。當HC軟程式化於第二部份執行時，本發明將集合正閘極硬利與熱載子後程式化的優點來縮小抹除晶胞的臨限電壓分佈，可避免抹除與驗證操作以及軟程式化一直重複執行，故可以節省很多時間。

第六圖揭示本發明富勒-諾得漢(FN)軟程式化的實施例圖，如圖所示：一約10V的高電壓係施加於記憶體晶胞之閘極端，一約為-3V的負電壓係施加於記憶體晶胞之P井，故電子獲得更多的動能去填補電洞所在的位置，以增加臨限電壓。

第七圖揭示本發明汲極雪崩熱載子(DAHC)軟程式化之實施例圖，如圖所示：一約為4.5V的中等電壓係施加於記憶體晶胞之汲 極端，故電洞會自汲極端移動至基底，以增加臨限電壓。

第八圖揭示本發明熱載子軟程式化之實施例圖，如圖所示：一約為4.5V的中等電壓係施加於記憶體晶胞之汲極端，一約為3.0V的中等電壓係施加於記憶體晶胞之閘極端，故會形成一通道，電子很顯然的會向上移動，以增加臨限電壓。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S501‧‧‧抹除與驗證操作

S502‧‧‧位元線漏電流檢測

S503‧‧‧FN軟程式化

S504‧‧‧第二抹除與驗證操作

S505‧‧‧位元線漏電流檢測

S506‧‧‧HC軟程式化

第一圖為過抹除晶胞影響抹除不足之晶胞的示意圖。

第二圖習知過抹除修正方法之流程圖。

第三(a)圖到第三(c)圖為另一習知過抹除修正方法之流程圖。

第四圖為又一習知過抹除修正方法之流程圖。

第五圖為本發明之實施流程圖。

第六圖為本發明FN軟程式化之實施流程圖。

第七圖為本發明DAHC軟程式化之實施流程圖。

第八圖為本發明HC軟程式化之實施流程圖。

S501‧‧‧抹除與驗證操作

S502‧‧‧位元線漏電流檢測

S503‧‧‧FN軟程式化

SS04‧‧‧第二抹除與驗證操作

S505‧‧‧位元線漏電流檢測

S506‧‧‧HC軟程式化

Claims (6)

1. 一種執行過抹除修正非揮發性記憶體之方法，係包含下列步驟：(a)進行一第一次抹除與驗證操作；(b)進行一第一次位元線檢查；(c)若發現有漏電流時，則利用富勒-諾得漢(FN)軟程式化對過抹除之晶胞進行修正；(d)進行一第二次抹除與驗證操作；(e)進行一第二次位元線檢查；以及(f)若發現有漏電流時，則利用熱載子(HC)軟程式化對已利用FN軟程式化進行修正之過抹除之晶胞再次進行修正。
2. 根據請求項1之執行過抹除修正非揮發性記憶體之方法，其中，該富勒-諾得漢(FN)軟程式化係藉由一反抹除或一正閘極應力操作來完成。
3. 根據請求項1之執行過抹除修正非揮發性記憶體之方法，其中，該熱載子(HC)軟程式化係藉由汲極雪崩熱載子(DAHC)注入或一通道熱載子注入來完成。
4. 根據請求項1之執行過抹除修正非揮發性記憶體之方法，其中，該富勒-諾得漢(FN)軟程式化係於記憶體晶胞之閘極端施加10V的電壓，並於憶體晶胞之P井施加-3V的電壓。
5. 根據請求項1之執行過抹除修正非揮發性記憶體之方法，其中，該熱載子(HC)軟程式化係於記憶體晶胞之汲極端施加4.5V的電壓。
6. 根據請求項1之執行過抹除修正非揮發性記憶體之方法，其中，該熱載子(HC)軟程式化係於記憶體晶胞之汲極端施加4.5V的電壓，並於記憶體晶胞之閘極端施加3V的電壓。