CN104616689A - 存储器的操作方法 - Google Patents

Abstract

一种存储器的操作方法，包括：对位于同一行的待擦除的存储单元执行一次擦除操作，所述执行一次擦除操作包括：施加第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V～9V；对已执行擦除操作的存储单元执行擦除验证；在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括：施加所述第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是1V～2V。

Description

存储器的操作方法

技术领域

本发明涉及半导体领域，尤其涉及一种存储器的操作方法。

背景技术

带电可擦写可编程只读存储器(EEPROM)是用户可更改的只读存储器(ROM)，其可通过高于普通电压的作用来擦除和重编程(重写)。不像EPROM芯片，EEPROM不需从计算机中取出即可修改。在一个EEPROM中，当计算机在使用的时候可频繁地反复编程，因此EEPROM的寿命是一个很重要的设计考虑参数。EEPROM是一种特殊形式的闪存，其应用通常是个人电脑中的电压来擦写和重编程。

对存储器执行擦除操作时，通常会在一次擦除操作选择位于同一行的至少2个存储单元作为待擦除的存储单元，例如8个、16个或32个存储单元。执行擦除操作时，施加较高的电压至与这些待擦除的存储单元连接的字线，而将源线和位线接地。在擦除过程中，存储单元的字线结构，尤其是字线结构中的氧化层承受较高的电压差。擦除操作结束后进行擦除验证，如果存在未通过验证的存储单元，即存在擦除失败的存储单元，则需要对这些待擦除的存储单元再次执行擦除验证。这使得存储单元在多次擦除过程中长时间承受高压，降低了存储单元的耐久性。

发明内容

本发明解决的问题是现有存储单元的耐久性较低。

为解决上述问题，本发明提供一种存储器的操作方法，所述存储器包括：位线、字线、源线、控制线和呈矩阵排布的存储单元，所述存储单元包括：衬底，位于所述衬底上的第一控制栅结构、第二控制栅结构、第一浮栅结构、第二浮栅结构和字线结构，以及位于所述衬底内的第一掺杂区和第二掺杂区；所述字线结构包括氧化层，所述氧化层与所述衬底接触；所述第一浮栅结构位于所述第一掺杂区和字线结构之间的衬底上，所述第二浮栅结构位于所述第二掺杂区和字线结构之间的衬底上，所述第一控制栅结构位于所述第一浮栅结构上，所述第二控制栅结构位于所述第二浮栅结构上；位于同一列的存储单元的第一掺杂区连接同一条源线，位于同一列的存储单元的第二掺杂区连接同一条位线；位于同一行的存储单元的字线结构连接同一条字线，位于同一行的存储单元的第一控制栅结构和第二控制栅结构连接同一条控制线；

所述存储器的操作方法包括：

对位于同一行的待擦除的存储单元执行一次擦除操作，所述待擦除的存储单元的数量为至少2个，所述执行一次擦除操作包括：施加第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V～9V；

对已执行擦除操作的存储单元执行擦除验证；

在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括：施加所述第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是1V～2V。

可选的，所述执行一次擦除操作还包括：

施加第三电压至与所述待擦除的存储单元连接的控制线，所述第三电压的范围是-7V～-9V。

可选的，所述执行再次擦除操作还包括：

施加所述第三电压至与所述通过擦除验证的存储单元连接的控制线。

可选的，所述对已执行擦除操作的存储单元执行擦除验证包括：

施加3V～5V的电压至与所述已执行擦除操作的存储单元连接的字线；

施加0V的电压至与所述已执行擦除操作的存储单元连接的控制线和源线；

根据与所述已执行擦除操作的存储单元连接的位线的电压判断是否通过验证。

可选的，所述第二电压为所述存储器的电源电压或所述存储器外部提供的电压。

本发明还提供一种存储器的操作方法，所述存储器包括：位线、字线、源线、控制线和呈矩阵排布的存储单元，所述存储单元包括：衬底，位于所述衬底上的第一控制栅结构、第二控制栅结构、第一浮栅结构、第二浮栅结构和字线结构，以及位于所述衬底内的第一掺杂区和第二掺杂区；所述字线结构包括氧化层，所述氧化层与所述衬底接触；所述第一浮栅结构位于所述第一掺杂区和字线结构之间的衬底上，所述第二浮栅结构位于所述第二掺杂区和字线结构之间的衬底上，所述第一控制栅结构位于所述第一浮栅结构上，所述第二控制栅结构位于所述第二浮栅结构上；位于同一列的存储单元的第一掺杂区连接同一条源线，位于同一列的存储单元的第二掺杂区连接同一条位线；位于同一行的存储单元的字线结构连接同一条字线，位于同一行的存储单元的第一控制栅结构和第二控制栅结构连接同一条控制线；

所述存储器的操作方法包括：

对位于同一行的待擦除的存储单元执行一次擦除操作，所述待擦除的存储单元的数量为至少2个，所述执行一次擦除操作包括：施加第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V～9V；

对已执行擦除操作的存储单元执行擦除验证；

在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括：施加所述第四电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是2V～3V，所述第四电压比所述第一电压高1V。

可选的，所述执行一次擦除操作还包括：

施加第三电压至与所述待擦除的存储单元连接的控制线，所述第三电压的范围是-7V～-9V。

可选的，所述执行再次擦除操作还包括：

施加所述第三电压至与所述通过擦除验证的存储单元连接的控制线。

可选的，所述对已执行擦除操作的存储单元执行擦除验证包括：

施加3V～5V的电压至与所述已执行擦除操作的存储单元连接的字线；

施加0V的电压至与所述已执行擦除操作的存储单元连接的控制线和源线；

根据与所述已执行擦除操作的存储单元连接的位线的电压判断是否通过验证。

可选的，所述第二电压为所述存储器的电源电压或所述存储器外部提供的电压。

与现有技术相比，本发明的技术方案对存储单元执行再次擦除操作时，依据不同的擦除验证结果施加不同的擦除电压在存储单元上，减小了通过擦除验证的存储单元所承受的电压，可以提高存储器的耐久性。

附图说明

图1是本发明实施例的存储器电路结构示意图；

图2是本发明实施例的存储单元结构示意图；

图3是本发明实施例的存储器的操作方法流程示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

如图1所示，本发明实施例涉及的存储器包括：位线、字线、源线、控制线和呈矩阵排布的存储单元。两行两列的存储单元为例，存储单元M11、存储单元M12、存储单元M21和存储单元M22呈矩阵排布。存储单元M11与源线SL0、位线BL0、字线WL0和控制线CG0连接。存储单元M12与源线SL1、位线BL1、字线WL0和控制线CG0连接。存储单元M21与源线SL0、位线BL0、字线WL1和控制线CG1连接。存储单元M22与源线SL1、位线BL1、字线WL1和控制线CG1连接。下面以存储单元M11为例对本实施例涉及的存储单元结构做以说明。

如图2所示，存储单元M11包括：衬底10，位于所述衬底10上的第一控制栅结构12、第二控制栅结构22、第一浮栅结构11、第二浮栅结构21和字线结构14，以及位于所述衬底10内的第一掺杂区13和第二掺杂区23。所述字线结构14包括氧化层141，所述氧化层141与所述衬底10接触。

所述第一浮栅结构11位于所述第一掺杂区13和字线结构14之间的衬底10上。所述第二浮栅结构21位于所述第二掺杂区23和字线结构14之间的衬底10上。所述第一控制栅结构12位于所述第一浮栅结构11上，所述第二控制栅结构22位于所述第二浮栅结构21上。

第一掺杂区13连接源线SL0，第二掺杂区连接位线BL0，字线结构14连接字线WL0，第一控制栅结构12和第二控制栅结构22连接同一条控制线CG0。

从图1中可以看出，位于同一列的存储单元的第一掺杂区连接同一条源线，位于同一列的存储单元的第二掺杂区连接同一条位线；位于同一行的存储单元的字线结构连接同一条字线，位于同一行的存储单元的第一控制栅结构和第二控制栅结构连接同一条控制线。

如图3所示，本实施例提供上述存储器的操作方法包括：

步骤S11，对位于同一行的待擦除的存储单元执行一次擦除操作，所述待擦除的存储单元的数量为至少2个，所述执行一次擦除操作包括：施加第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V～9V；

步骤S12，对已执行擦除操作的存储单元执行擦除验证；

步骤S13，在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括：施加所述第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是1V～2V。

具体的，所述步骤S11的执行一次擦除操作还包括：施加第三电压至与所述待擦除的存储单元连接的控制线，所述第三电压的范围是-7V～-9V。

所述步骤S12的对已执行擦除操作的存储单元执行擦除验证包括：

步骤S121，施加3V～5V的电压至与所述已执行擦除操作的存储单元连接的字线；步骤S122，施加0V的电压至与所述已执行擦除操作的存储单元连接的控制线和源线；步骤S123，根据与所述已执行擦除操作的存储单元连接的位线的电压判断是否通过验证。

所述步骤S13的执行再次擦除操作还包括：施加所述第三电压至与所述通过擦除验证的存储单元连接的控制线。

下面通过举例对上述步骤作进一步说明，结合图1和图3，假设待擦除的存储单元为位于同一行的存储单元M11和存储单元M12，第一电压为7V，第二电压为2V，第三电压为-7V。

执行步骤S11时，施加7V电压至与存储单元M11和存储单元M12连接的字线WL0，施加0V电压至与存储单元M11连接的源线SL0和位线BL0以及与存储单元M12连接的源线SL1和位线BL1，施加-7V的电压至与存储单元M11和存储单元M12连接的控制线CG0。对存储单元执行擦除操作后，实质将数据“1”写入了该存储单元。

步骤S11之后执行步骤S12，施加3V～5V的电压至与存储单元M11和存储单元M12连接的字线WL0，施加0V的电压至与存储单元M11和存储单元M12连接的控制线CG0，施加0V的电压至与存储单元M11连接的源线SL0和与存储单元M12连接的源线SL1，获取与存储单元M11连接的位线BL0的电压以及存储单元M12连接的位线BL1的电压，所述电压可以体现存储单元M11和存储单元M12中的数据情况。假设位线BL0的电压体现存储单元M11中的数据为“1”，而位线BL1的电压体现存储单元M11中的数据为“0”，则存储单元M11通过验证，而存储单元M12未通过验证。

由于在步骤S12中确认存储单元M12未通过验证，所以执行步骤S13，对存储单元M11和存储单元M12执行再次擦除操作。所述再次擦除操作过程中，施加7V电压至与存储单元M11和存储单元M12连接的字线WL0，施加-7V的电压至与存储单元M11和存储单元M12连接的控制线CG0。由于存储单元M12未通过验证，所以施加0V的电压至与存储单元M12连接的源线SL1和位线BL1，而存储单元M11通过验证，所以施加2V的电压至与存储单元M11连接的源线SL0和位线BL0。

继续参考图2，在步骤S13中，对通过验证的存储单元M11的字线结构施加7V电压，对源线SL1和位线BL1施加2V的电压，字线结构两端的电压差，尤其是氧化层141承受的电压，较对源线SL1和位线BL1施加0V电压有所减小。因此，本发明实施例依据不同的擦除验证结果施加不同的擦除电压在存储单元上，减小了通过擦除验证的存储单元所承受的电压，可以提高存储器的耐久性。

上述实施例中的第二电压可以直接使用存储器的电源电压，也可以采用存储器外部提供的电压。一次擦除操作对应的待擦除的存储单元也可以是8个、16个或32个存储单元。

本发明实施例还提供一种所述存储器的操作方法包括：

步骤S21，对位于同一行的待擦除的存储单元执行一次擦除操作，所述待擦除的存储单元的数量为至少2个，所述执行一次擦除操作包括：施加第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V～9V；

步骤S22，对已执行擦除操作的存储单元执行擦除验证；

步骤S23，在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括：施加所述第四电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是2V～3V，所述第四电压比所述第一电压高1V。

本实施例的步骤S21和S22与上一实施例的步骤S11和S12相同，请参照上述实施例对步骤S11和S12的说明。本实施例与上一实施例的区别在于，执行再次擦除操作时，对待擦除的存储单元的字线施加的电压不再与第一次擦除操作时相同，而是增加了1V，而对源线和位线施加的电压也相应的有所增加。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种存储器的操作方法，其特征在于，所述存储器包括：位线、字线、源线、控制线和呈矩阵排布的存储单元，所述存储单元包括：衬底，位于所述衬底上的第一控制栅结构、第二控制栅结构、第一浮栅结构、第二浮栅结构和字线结构，以及位于所述衬底内的第一掺杂区和第二掺杂区；所述字线结构包括氧化层，所述氧化层与所述衬底接触；所述第一浮栅结构位于所述第一掺杂区和字线结构之间的衬底上，所述第二浮栅结构位于所述第二掺杂区和字线结构之间的衬底上，所述第一控制栅结构位于所述第一浮栅结构上，所述第二控制栅结构位于所述第二浮栅结构上；位于同一列的存储单元的第一掺杂区连接同一条源线，位于同一列的存储单元的第二掺杂区连接同一条位线；位于同一行的存储单元的字线结构连接同一条字线，位于同一行的存储单元的第一控制栅结构和第二控制栅结构连接同一条控制线；

所述存储器的操作方法包括：

对位于同一行的待擦除的存储单元执行一次擦除操作，所述待擦除的存储单元的数量为至少2个，所述执行一次擦除操作包括：施加第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V～9V；

对已执行擦除操作的存储单元执行擦除验证；

在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括：施加所述第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是1V～2V。

2.如权利要求1所述的存储器的操作方法，其特征在于，所述执行一次擦除操作还包括：

施加第三电压至与所述待擦除的存储单元连接的控制线，所述第三电压的范围是-7V～-9V。

3.如权利要求2所述的存储器的操作方法，其特征在于，所述执行再次擦除操作还包括：

施加所述第三电压至与所述通过擦除验证的存储单元连接的控制线。

4.如权利要求1所述的存储器的操作方法，其特征在于，所述对已执行擦除操作的存储单元执行擦除验证包括：

施加3V～5V的电压至与所述已执行擦除操作的存储单元连接的字线；

施加0V的电压至与所述已执行擦除操作的存储单元连接的控制线和源线；

根据与所述已执行擦除操作的存储单元连接的位线的电压判断是否通过验证。

5.如权利要求1所述的存储器的操作方法，其特征在于，所述第二电压为所述存储器的电源电压或所述存储器外部提供的电压。

6.一种存储器的操作方法，其特征在于，所述存储器包括：位线、字线、源线、控制线和呈矩阵排布的存储单元，所述存储单元包括：衬底，位于所述衬底上的第一控制栅结构、第二控制栅结构、第一浮栅结构、第二浮栅结构和字线结构，以及位于所述衬底内的第一掺杂区和第二掺杂区；所述字线结构包括氧化层，所述氧化层与所述衬底接触；所述第一浮栅结构位于所述第一掺杂区和字线结构之间的衬底上，所述第二浮栅结构位于所述第二掺杂区和字线结构之间的衬底上，所述第一控制栅结构位于所述第一浮栅结构上，所述第二控制栅结构位于所述第二浮栅结构上；位于同一列的存储单元的第一掺杂区连接同一条源线，位于同一列的存储单元的第二掺杂区连接同一条位线；位于同一行的存储单元的字线结构连接同一条字线，位于同一行的存储单元的第一控制栅结构和第二控制栅结构连接同一条控制线；

所述存储器的操作方法包括：

对位于同一行的待擦除的存储单元执行一次擦除操作，所述待擦除的存储单元的数量为至少2个，所述执行一次擦除操作包括：施加第一电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V～9V；

对已执行擦除操作的存储单元执行擦除验证；

在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括：施加所述第四电压至与所述待擦除的存储单元连接的字线，施加0V的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是2V～3V，所述第四电压比所述第一电压高1V。

7.如权利要求6所述的存储器的操作方法，其特征在于，所述执行一次擦除操作还包括：

施加第三电压至与所述待擦除的存储单元连接的控制线，所述第三电压的范围是-7V～-9V。

8.如权利要求7所述的存储器的操作方法，其特征在于，所述执行再次擦除操作还包括：

施加所述第三电压至与所述通过擦除验证的存储单元连接的控制线。

9.如权利要求6所述的存储器的操作方法，其特征在于，所述对已执行擦除操作的存储单元执行擦除验证包括：

施加3V～5V的电压至与所述已执行擦除操作的存储单元连接的字线；

施加0V的电压至与所述已执行擦除操作的存储单元连接的控制线和源线；

根据与所述已执行擦除操作的存储单元连接的位线的电压判断是否通过验证。

10.如权利要求6所述的存储器的操作方法，其特征在于，所述第二电压为所述存储器的电源电压或所述存储器外部提供的电压。