CN1492446A - 非易失性半导体存储装置及重写方法 - Google Patents

非易失性半导体存储装置及重写方法 Download PDF

Info

Publication number
CN1492446A
CN1492446A CNA031566855A CN03156685A CN1492446A CN 1492446 A CN1492446 A CN 1492446A CN A031566855 A CNA031566855 A CN A031566855A CN 03156685 A CN03156685 A CN 03156685A CN 1492446 A CN1492446 A CN 1492446A
Authority
CN
China
Prior art keywords
value
storage unit
voltage
threshold voltage
voltage range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031566855A
Other languages
English (en)
Other versions
CN100380523C (zh
Inventor
田中嗣彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1492446A publication Critical patent/CN1492446A/zh
Application granted granted Critical
Publication of CN100380523C publication Critical patent/CN100380523C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

提供了一种非易失性半导体存储装置，包括：存储阵列，包括多个存储单元，其中所述多个存储单元中的每一个均能够存储与其电压相关的多个数据值，所述多个数据值包括与第一电压范围相对应的第一数据值和与第二电压范围相对应的第二数据值，并将所述第一数据写入所述多个存储单元的一个存储单元中；确定部分，用于确定所述一个存储单元的电压值是否高于或低于设置在所述第一电压范围的最大值和最小值之间的参考值；以及重写部分，根据所述确定部分的确定结果，将所述第一数据重新写入到所述一个存储单元中，从而扩大所述一个存储单元中的所述第一电压范围和所述第二电压范围之间的余量。

Description

非易失性半导体存储装置及重写方法
技术领域
本发明涉及一种非易失性半导体存储装置及一种将数据重新写入所述非易失性半导体存储装置的方法。更具体地，本发明涉及一种适用于如闪速EEPROM(电可擦可编程只读存储器)等多数值闪速存储器的非易失性半导体存储装置，以及一种将数据重新写入其中的方法。
背景技术
通常，如EEPROM、闪速EEPROM等电可重写非易失性半导体存储装置包括存储阵列，在该存储阵列中设置有多个存储单元晶体管，每个存储单元晶体管在控制栅极和半导体衬底之间具有电荷积累层，该电荷积累层包括浮置栅极和绝缘薄膜。
通过将电荷注入到电荷积累层中或对电荷积累层中的电荷进行放电，改变存储单元晶体管的阈值电压Vth。通过以这种方式改变存储单元晶体管的阈值电压Vth，将数据写入到存储单元晶体管中，并由存储单元晶体管存储写入的数据。
为了将数据写入到存储单元晶体管中，例如，在设置在半导体衬底中的源极扩散区域施加0V的电压，在漏极扩散区域施加大约5V的电压，并在控制栅极上施加大约12V的脉冲电压。在这种情况下，浮置栅极并不是电固定的，而是浮动的。
当在控制栅极上施加脉冲电压时，存储单元晶体管导通，使得电流在源极和漏极之间流动。电流产生热电子。热电子(即，电荷)被注入到浮置栅极中，并在其中进行积累。当电子被注入到浮置栅极中时，增加了由控制栅极控制的存储单元晶体管的阈值电压Vth。通过使阈值电压Vth与数据“1”或“0”相关联，可以将二值数据存储在存储单元晶体管中。
图9是示出了二值存储器中存储单元晶体管的阈值电压分布的曲线图。
图9示出了未将电子注入到存储单元晶体管的浮置栅极中时、该存储单元晶体管的阈值电压分布(对应于参考数字92所指示的左手分布)以及将电子注入到存储单元晶体管的浮置栅极中时，该存储单元晶体管的阈值电压分布(对应于参考数字94所指示的右手分布)。应当注意，在图9的曲线图中，水平轴代表存储单元晶体管的阈值电压Vth，而垂直轴代表指示阈值电压Vth的存储单元晶体管的数目(即，比特数)。
一个数据值对应于一个阈值电压分布。与一个数据值相对应的阈值电压分布在特定的范围内。正如这里所使用的那样，此范围被称为阈值电压范围。
当未将电荷注入到存储单元晶体管的浮置栅极中时，如参考数字92所示，存储单元晶体管的阈值电压相对较低。当将电荷注入到存储单元晶体管的浮置栅极中时，如参考数字94所示，存储单元晶体管的阈值电压相对较高。
因此，当将位于两个阈值范围之间的确定电压施加在控制栅极上时，其浮置栅极未接收到注入电荷的存储单元晶体管(即，具有参考数字92所示的分布的存储单元晶体管)导通，读取电流从中流过，而其浮置栅极接收到注入电荷的存储单元晶体管(即，具有参考数字94所示的分布的存储单元晶体管)关断，读取电流未从中流过。
通过利用读出电路检测读取电流是否出现，读出电路根据存储单元晶体管的阈值电压，能够读取出存储在存储单元晶体管中的数据，作为“0”或“1”。这样，存储单元晶体管的导通/关断状态依赖于由注入到存储单元晶体管的电荷积累层(更具体地，浮置栅极)中的电荷所引起的阈值电压的变化而变化，从而存储单元晶体管的阈值电压可以与数据相关联。
近年来，提出了一种所谓的多数值存储器技术，其中，通过控制(regulate)注入到浮置栅极中的电荷量，可以将多个数据值写入到一个存储单元晶体管中。
例如，在1996年11月的“IEEE Journal of Solid-StateCircuits”第31卷，第11号，1575～1583页中描述了这样一种多数值闪速存储器。例如，在四值存储器的情况下，存在四种阈值电压分布。将分别位于四个阈值电压分布中的两个相邻阈值电压分布之间的三个确定电压施加在与控制栅极相连的字线上。具体地，执行三次读取操作。在这种情况下，在改变施加在字线确定电压的数值的同时，执行三次与二值存储器的读出操作相类似的操作。
图10是示出了四值存储器中存储单元晶体管的阈值电压Vth的分布的曲线图。应当注意，在图10中，水平轴代表存储单元晶体管的阈值电压Vth，而垂直轴代表指示阈值电压Vth的存储单元晶体管的数目(即，比特数)。
如图10中最左手边的分布所示(参考数字102)，其浮置栅极未接收到注入电荷的存储单元晶体管的阈值电压相对较低。如图10中右手边的分布所示(参考数字104、106和108)，随着注入到浮置栅极中的电荷量的增加，其浮置栅极接收到注入电荷的存储单元晶体管的阈值电压相对增加。
现在假设在控制栅极上施加特定的确定电压。如果存储单元晶体管的阈值电压低于确定电压，则存储单元晶体管导通，读取电流从中流过。如果存储单元晶体管的阈值电压比确定电压高，则存储单元晶体管关断，读取电流未从中流过。分别施加三个确定电压，并利用读出电路检测是否出现读取电流。这样，可以读取存储在存储单元晶体管中的数据，即，可以确定数据具有四个数值中的哪个数值。
通常，以下的现象是公知的。将电子注入到存储单元晶体管的浮置栅极中，使得存储单元晶体管的阈值电压Vth升高到预定的数值。之后，允许存储单元晶体管空闲。随着空闲时间的增加，存储单元晶体管的阈值电压Vth向较低的数值漂移。
图11是示出了随着存储单元晶体管的空闲时间t的增加、存储单元晶体管的阈值电压Vth漂移的曲线图。应当注意，在图11中，水平轴代表空闲时间t，而垂直轴代表阈值电压Vth。
如图11所示，当存储单元晶体管的空闲时间达到t0时，存储单元晶体管的阈值电压Vth漂移到比写入阈值电压Vth低电压ΔVth的电平。
这种漂移现象的一个原因是已经注入到存储单元晶体管的浮置栅极中的电荷(电子)随着时间推移从浮置栅极中流出(泄漏)。通过改进存储单元晶体管的材料，可以将从浮置栅极的电荷泄漏抑制在一定的程度。但是，随着半导体存储器小型化的推进，电荷泄漏的可能性增加，漂移现象更有可能发生。
此后，将参照图9和图10，对由于存储单元晶体管的阈值电压Vth的漂移现象所引起的问题进行描述。
如上所述，当注入电荷的数量增加时，阈值电压Vth增加。随着时间的推移，电子从存储单元晶体管的浮置栅极中流出，使得存储单元晶体管的阈值电压Vth向下漂移，即，阈值电压Vth降低。
在能够在一个存储单元晶体管中存储三个或更多数据值的多数值存储器的情况下，如图10所示，相邻阈值电压范围之间的余量(margin)相当小，随着时间流逝，阈值电压Vth的漂移变得不能忽略。与特定数据值相对应的阈值电压Vth可能会漂移到与另一数据值相对应的阈值电压范围内。在这种情况下，如果读取出存储在存储单元晶体管中的数据，由于阈值电压Vth的漂移，此数据与存储单元晶体管的原始写入数据不同。
在二值存储器的情况下，如图9所示，由于相邻阈值电压范围之间的余量相对较大，即使相对较大的阈值电压Vth的漂移也是可容许的，并且对数据读取有较小的影响。
但是，当电源电压降低，而且相邻阈值电压范围之间的余量不足够时，与多数值存储器中一样，随着时间的流逝，阈值电压Vth朝向较低的电平漂移，使得与特定数据值相对应的阈值电压Vth可能会漂移到与另一数据值相对应的阈值电压范围内。同样，在这种情况下，如果读取出存储在存储单元晶体管中的数据，由于阈值电压Vth的漂移，此数据与存储单元晶体管的原始写入数据不同。
例如，在这些情况中，日本未审公开No.9-35488公开了一种防止数据由于阈值电压随着时间的漂移而改变的技术。按照此传统技术，将刷新功能块并入非易失性半导体存储装置中。刷新功能块测量从每个存储器芯片或存储器部分的最后一次写操作的时间开始过去的时间，并将过去的时间与电荷保持时间的预定限制相比较。如果过去的时间达到电荷保持时间的限制，则将数据重新写入到每个存储器芯片或存储器部分中。
日本未审公开No.9-306182公开了一种技术，当在特定的存储单元晶体管中检测到阈值电压的变化时，则将数据再次写入到存储单元晶体管中。具体地，使用检测装置来确定特定的存储单元晶体管是否具有位于一检测点的阈值电压，该检测点沿预定的方向距离刚刚写入操作之后的阈值电压的分布预定距离。以如下方式进行数据重写操作：(1)擦除数据，之后重新写入原始数据，或者(2)不擦除数据，而是补偿存储单元晶体管阈值电压的变化来恢复原始数据。
日本未审公开No.11-154394公开了以下技术。将存储单元晶体管适当的阈值电压分成与数据存储的允许状态相对应的范围和与指示错误数据的禁止区域相对应的范围。当阈值电压漂移到禁止区域中时，执行刷新操作，使阈值电压进入允许状态。在刷新操作中，将存储单元中的数据暂时保存在缓冲器中，擦除存储单元块中的数据，并将数据从缓冲器重新写入到存储单元块中。通过重复正常的数据写入操作和校验操作来执行这样的重写操作。
正如这里所使用的那样，术语“校验”意味着调查是否按照最初期望的那样将数据写入。
日本未审公开No.9-35488、9-306182和11-154394只是描述了通过重复正常的数据写入操作和校验操作来补偿阈值电压的变化(漂移)。并未描述特定的方法。
通常，校验操作花费较多的时间和操作。因而，上述重复操作需要相对较长的时间(大约10μs)。
上述公开并未描述用于重写数据的阈值电压的电平。
发明内容
按照本发明的一个方面，提供了一种非易失性半导体存储装置，包括：存储阵列，包括多个存储单元，其中所述多个存储单元中的每一个均能够存储与其电压相关的多个数据值，所述多个数据值包括与第一电压范围相对应的第一数据值和与第二电压范围相对应的第二数据值，并将所述第一数据写入所述多个存储单元的一个存储单元中；确定部分，用于确定所述一个存储单元的电压值是否高于或低于设置在所述第一电压范围的最大值和最小值之间的参考值；以及重写部分，根据所述确定部分的确定结果，将所述第一数据重新写入到所述一个存储单元中，从而扩大所述一个存储单元中的所述第一电压范围和所述第二电压范围之间的余量。
在本发明的一个实施例中，所述重写部分根据所述确定部分的确定结果，改变所述一个存储单元的电压值，从而缩小所述第一电压范围。
在本发明的一个实施例中，所述重写部分根据所述确定部分的确定结果，将所述一个存储单元的电压值改变预定值。
在本发明的一个实施例中，如果所述确定部分确定所述一个存储单元的电压值低于设置在所述第一电压范围的最大值和最小值之间的参考值，则重写部分将所述一个存储单元的电压值增加预定值。
在本发明的一个实施例中，如果所述确定部分确定所述一个存储单元的电压值高于设置在所述第一电压范围的最大值和最小值之间的参考值，则重写部分将所述一个存储单元的电压值减少预定值。
在本发明的一个实施例中，所述重写部分根据所述确定部分的确定结果，改变所述一个存储单元的电压值，使得所述一个存储单元的电压值被包括在相对于所述参考值一侧的所述第一电压范围的范围中。
在本发明的一个实施例中，所述多个存储单元中的每一个都是包括用于积累电荷的电荷积累层的存储单元晶体管；而且所述存储单元晶体管能够存储与积累在电荷积累层中的电荷量相关的多个数据值。
在本发明的一个实施例中，所述重写部分通过将具有预定脉冲宽度的写入信号施加在所述一个存储器单元上，来改变所述一个存储单元的电压值。
在本发明的一个实施例中，将所述参考值设置为所述第一电压范围的中间值。
在本发明的一个实施例中，将所述预定值设置为所述第一电压范围的最大值和所述参考值之间的差值。
在本发明的一个实施例中，将所述预定值设置为所述第一电压范围的最小值和所述参考值之间的差值。
在本发明的一个实施例中，所述第一电压范围的最小值高于所述第二电压范围的最大值；并且将所述预定值设置为所述第一电压范围的最小值和确定值之间的差值，所述确定值指示用于区分所述第一电压范围和所述第二电压范围的确定电压。
在本发明的一个实施例中，将所述确定值设置为所述第一电压范围和所述第二电压范围之间的中间值。
在本发明的一个实施例中，所述第一电压范围的最大值低于所述第二电压范围的最小值；并且将所述预定值设置为所述第一电压范围的最大值和确定值之间的差值，所述确定值指示用于区分所述第一电压范围和所述第二电压范围的确定电压。
在本发明的一个实施例中，将所述确定值设置为所述第一电压范围和所述第二电压范围之间的中间值。
按照本发明的另一方面，提供了一种非易失性半导体存储装置的重写方法，包括以下步骤：读取能够存储与其电压相关的多个数据值的存储单元的电压，其中所述多个数据值包括与第一电压范围相对应的第一数据值和与第二电压范围相对应的第二数据值，并将所述第一数据值写入所述存储单元中；确定所述存储单元的电压值是否高于或低于设置在所述第一电压范围的最大值和最小值之间的参考值；以及根据所述确定步骤的确定结果，将所述第一数据重新写入到所述存储单元中，从而扩大所述存储单元中所述第一电压范围和所述第二电压范围之间的余量。
在本发明的一个实施例中，所述重写步骤包括：如果所述确定步骤确定所述存储单元的电压值小于设置在所述第一电压范围的最大值和最小值之间的参考值，则改变所述存储单元的电压值，使所述存储单元的电压值高于所述参考值。
在本发明的一个实施例中，所述重写步骤包括：如果所述确定步骤确定所述存储单元的电压值高于设置在所述第一电压范围的最大值和最小值之间的参考值，则改变所述存储单元的电压值，使所述存储单元的电压值小于所述参考值。
在本发明的一个实施例中，所述存储单元是存储单元晶体管，其包括用于积累电荷的电荷积累层；而且所述重写步骤包括将电荷重新注入到所述电荷积累层中。
在本发明的一个实施例中，所述重写步骤包括：通过将具有预定脉冲宽度的写入信号施加在所述存储器单元上，改变所述存储单元的电压值。
下面，将对本发明的功能进行描述。
按照本发明，存储单元能够存储包括与第一电压范围相对应的第一数据值和与第二电压范围相对应的第二数据值的多个数据值。确定其中已经写入了所述第一数据值的存储单元的电压值是否高于或低于设置在所述第一电压范围的最大值和最小值之间的参考值。根据确定的结果，将所述第一数据重新写入到所述存储单元中，从而扩大所述第一电压范围和所述第二电压范围之间的余量。因此，通过根据所述存储单元的电压值高于或小于所述参考值的确定结果，扩大所述第一电压范围和所述第二电压范围之间的余量，可以延长存储单元的数据保持时间。
具有电荷积累层(浮置栅极和绝缘薄膜)的晶体管被用作存储单元，即，存储单元晶体管。通过将电荷注入到所述电荷积累层中，控制(regulate)所述存储单元晶体管的阈值电压，将一个数据值或两个或更多数据值写入到所述存储单元晶体管中。在这种情况下，与相同数据值相对应的阈值电压分布在所述最大值和所述最小值之间，由于存储单元晶体管或包括所述存储单元晶体管的芯片中的变化，最大频率位于中间值或中间值附近。由于随着时间的流逝，电荷从所述电荷积累层中流出，所述阈值电压分布沿特定方向漂移。这样，如果所述阈值电压漂移到与执行数据写入操作时的数据值不同的数据值相对应的阈值电压范围中，则读取出与写入数据值不同的数据值。
通常，由于空闲而引起的电荷泄漏使所述阈值电压漂移到较低的数值。本发明的实施例如下提供了一种避免此问题的解决方案。将阈值电压值与设置在阈值电压范围内的参考值进行比较。如果所述阈值电压值低于所述参考值，不执行重写操作。只有在所述阈值电压值高于所述参考值时，执行重写操作(电荷的重新注入)，使所述阈值电压值增加预定值，即，将所述阈值电压改变为较高电平。这样，即使随着时间的流逝，所述阈值电压随后降低了一定的程度，仍然可以延长所述阈值电压被保持在写入阈值电压内的时间周期。
代替地，存储单元的阈值电压可能漂移到较高的电平，例如，由于电荷从所述装置的其他部分泄漏到所述存储单元中。本发明同样提供了一种避免此问题的解决方案。将阈值电压值与设置在阈值电压范围内的参考值进行比较。如果所述阈值电压值低于所述参考值，不执行重写操作。只有在所述阈值电压值高于所述参考值时，执行重写操作(电荷的重新注入)，使所述阈值电压值减少预定值，即，将所述阈值电压改变为较低电平。这样，即使随着时间的流逝，所述阈值电压随后增加了一定的程度，仍然可以延长所述阈值电压被保持在写入阈值电压内的时间周期。
对于存储单元，阈值电压的较小(较窄)变化(分布)是优选的。在相邻阈值电压范围之间足够的余量是优选的，尤其是对于能够存储3个或更多数据值的多数值存储器。因而，需要相当小的阈值电压范围。换句话说，如果阈值电压范围较窄，可以在一个存储单元晶体管中存储大量的数据值(多数值)。通过将多个数据值存储在一个存储单元晶体管中，可以获得小尺寸、大容量的存储阵列。
因而，按照本发明，只有当阈值电压值低于或高于参考值时，将阈值电压值向一侧改变预定值(高电压侧或低电压侧)。因而，可以使所述阈值电压位于所述参考值的一侧(较高侧或较低侧)。因而，可以进一步缩小所述阈值电压范围，从而可以扩大相邻阈值电压范围之间的余量，并可以改进存储器的数据保持特性。
与阈值电压进行比较的参考值可以是阈值电压范围的最大值和最小值之间的任意数值。如果阈值电压分布横向对称，并在其中间具有峰值，最好将参考值设置为阈值电压范围的中间值(或其近似值)。这样，与特定数据值相对应的存储单元的阈值电压值可以被移动到阈值电压范围的中间值的一侧(较高侧或较低侧)，从而可以使阈值电压范围变窄。
阈值电压所改变的预定值可以是任何数值。例如，预定值可以设置为阈值电压范围的最大值和中间值(例如，等于阈值电压范围的最大值和最小值之间的差的1/2的电压值)之间的差值。代替地，预定值可以设置为与每个数据值(多数值存储器中的每个数值)相对应的阈值电压范围的最小值，和指示用于区分所述阈值电压范围和比所述阈值电压范围低(或高)的相邻阈值电压范围的确定电压的确定值(例如，等于两个相邻阈值电压范围的最大值和最小值之间的差的1/2的电压值)之间的差值。
可以将具有预定脉冲宽度的写入信号施加在需要改变的存储单元晶体管的控制电压接线端(控制栅极)上一次或所需的次数，以便将所述阈值电压值改变预定值，可以快速的执行刷新操作。
因而，与其中重复写入操作和校验操作的传统技术相比，可以减少重新(刷新)操作所需的操作时间。
这样，这里所描述的发明使其能够具有以下优点：提供一种非易失性半导体存储装置，其中执行快速重新操作，使得相邻阈值电压范围之间的余量增加，从而改进了数据保持特性；以及一种重写方法。
通过参照附图，阅读并理解以下详细的描述，本领域的技术人员将清楚本发明的这些和其他优点。
附图说明
图1是按照本发明示出了非易失性半导体存储装置的结构的主要部分的方框图。
图2是示出了存储单元晶体管的阈值电压分布的曲线图。
图3是按照本发明的实施例1示出了重写操作的过程的流程图。
图4是示出了用于获得写入信号的脉冲宽度的操作的过程的流程图。
图5是用于解释获得写入信号的脉冲宽度的过程的曲线图。
图6是按照本发明的实施例2示出了重写操作的过程的流程图。
图7是示出了存储单元晶体管的阈值电压分布的曲线图。
图8是按照本发明的实施例3示出了重写操作的过程的流程图。
图9是示出了二值存储器中存储单元晶体管的阈值电压分布的曲线图。
图10是示出了四值存储器中存储单元晶体管阈值电压Vth的分布的曲线图。
图11是示出了随着存储单元晶体管的空闲时间的增加、存储单元晶体管的阈值电压Vth漂移的曲线图。
具体实施方式
此后，将参照附图，作为描述性示例，对本发明进行描述。应当注意，这里只描述包含在重写操作中的步骤。
(实施例1)
图1是按照本发明示出了非易失性半导体存储装置10的结构的主要部分的方框图。
在图1中，非易失性半导体存储装置10包括：存储阵列1，具有多个存储单元，每个存储单元都可以存储两个或多个数据值；确定部分2，用于确定与特定数据值相对应的存储单元的电压值是否高于或低于预设在与该数据值相对应的电压范围的最大值和最小值之间的参考值；以及重写部分3，根据确定部分2的确定结果，将数据重新写入到存储单元中，使得相邻两电压范围之间的余量增加，从而改进数据保持特性。
这里，存储阵列1包括存储单元晶体管作为存储单元。应当注意的是，存储阵列1中的存储单元并不局限于本发明中的存储单元晶体管。
存储阵列1中的每个存储单元晶体管都包括具有浮置栅极和绝缘薄膜的电荷积累层。存储单元晶体管能够存储两个或更多数据值。通过改变积累在电荷积累层中的电荷量，控制(regulate)存储单元晶体管的阈值电压，将两个或更多数据值中的一个数据值写入到存储单元中。
现在，将对存储单元晶体管的阈值电压进行描述。
图2是示出了存储单元晶体管的阈值电压分布的曲线图。
图2示出了在将电荷注入到存储单元晶体管的浮置栅极，从而将存储单元晶体管的阈值电压Vth增加到预定电平时，与特定数据值相对应的阈值电压Vth的分布。在图2的曲线图中，水平轴代表存储单元晶体管的阈值电压Vth，而垂直轴代表指示阈值电压Vth的存储单元晶体管的数据(即，比特数)。
如图2所示，存储单元晶体管的阈值电压Vth在一定的范围内改变(即，分布)。阈值电压被认为是具有与特定数据值相对应的特定范围。此后，此范围被称为阈值电压范围。
这里，以Vth1表示阈值电压Vth分布范围的最大值(上限值)，以Vth2表示其最小值(下限值)，而以Vth3＝1/2×(Vth1+Vth2)表示最大值和最小值之间的中间值。
当在数据写入操作之后，允许存储单元晶体管空闲时，随着时间的流逝，存储单元晶体管的阈值电压Vth朝向特定的方向漂移(低电压方向或高电压方向)。如果阈值电压漂移到与另一数据值相对应的相邻阈值电压范围内，则作为与原始写入数据不同的数值，读取数据。因而，需要重新写入数据(数据刷新)。
通常，由于电荷的泄漏，存储单元晶体管的阈值电压向较低电平漂移。为了防止这种漂移，在以下实施例1的示例中，将数据重新写入到这种存储单元晶体管中。
确定部分2将存储阵列1中存储单元晶体管的阈值电压值与预定的参考值进行比较，确定阈值电压值是否高于或低于参考值。
参考值可以设置为与存储单元晶体管中的写入数据值相对应的阈值电压范围的最大值和最小值之间的任意数值。这里，作为示例，阈值电压范围的中间值被用作参考值。
重写部分3针对其阈值电压值低于参考值的存储单元晶体管的电荷积累层，执行电荷重新注入操作，将阈值电压增加预定值。
预定值可以设置为任意值。这里，作为示例，将预定值设置为阈值电压范围的最大值和中间值之间的差值。在电荷(电子)重新注入操作中，将具有预定脉冲宽度Tp的写入信号施加在存储单元晶体管的控制电压接线端(控制栅极)上。
此后，将对按照本发明实施例1的非易失性半导体存储装置10的重写操作进行描述。
图3是按照本发明的实施例1示出了重写操作的过程的流程图。
在步骤S1中，读取出存储单元(例如，存储单元晶体管)的阈值电压，其中，将与存储单元中的写入数据值相对应的阈值电压范围的中间值Vth3用作参考值。这里，表达“读取出存储单元”并不需要意味着存储单元的阈值电压值是特定的。
在步骤S2中，根据步骤S1中从存储单元读取出的阈值电压，确定存储单元是否处于非写入(unwritten)状态。具体地，如果读取阈值电压值低于阈值电压范围的中间值Vth3，确定部分2确定存储单元处于非写入状态。进行步骤S3。如果读取阈值电压值高于或等于阈值电压范围的中间值Vth3，确定部分2确定存储单元已经处于写入状态。此过程结束。
此外，在步骤S3中，将具有预定脉冲宽度Tp的写入信号施加在存储单元上，使阈值电压值上升(Vth1-Vth3)。从而，可以延长从数据写入的时间到存储单元的阈值电压下降和漂移到与另一数据值相对应的相邻(较低)阈值电压中的时间所过去的时间周期。因此，也延长了数据保持时间。
此后，处理返回到步骤S1，并再次读取出存储单元的阈值电压，其中阈值电压范围的中间值Vth3被用作参考。如果根据步骤2中读取出的阈值电压，确定存储单元仍然处于非写入状态，进行步骤S3，并再次将具有预定脉冲宽度Tp的写入信号施加在存储单元上，使阈值电压值再增加(Vth1-Vth3)。
重复此操作，直到根据步骤S2中读取出的阈值电压，确定存储单元处于写入状态(通常，一个或两个循环)。以这种方式，在包含在存储阵列1中的多个存储单元中，改变了具有比阈值电压范围中的中间值低的阈值电压的每个存储单元的阈值电压。这种存储单元大约为包含在存储阵列1中的所有存储单元的一半。这样，可以快速地结束重写操作。
从而，在数据重新操作结束之后，存储单元晶体管的阈值电压值落入高于或等于阈值电压范围的中间值Vth3而低于或等于最大值Vth1的范围内。从而，与最初写入数据时的阈值电压范围相比，重写操作之后的阈值电压范围大约缩小了一半。换句话说，增加了两个相邻阈值电压范围之间的余量。从而，改进了数据读取的余量。
数据重写操作结束之后，存储单元晶体管的阈值电压范围出现在最初写入数据时的阈值电压范围的高电压区域。因而，即使随后在电荷积累层中发生电荷泄漏，延长了阈值电压被保持在可容忍的范围(即，写入阈值电压范围)内的时间周期。结果，同样延长了数据保持时间。
应当注意，本发明人在日本未审公开No.2003-123487中公开的方法可以用于计算具有脉冲宽度Tp的写入信号，以便将阈值电压值增加(Vth3-Vth2)。
图4是示出了用于获得写入信号的脉冲宽度的操作的过程的流程图。
如图4所示，在步骤S11中，将多个存储单元(例如，存储单元晶体管)中的每一个的阈值电压设置为阈值电压范围的最小电压值Vth2。
在步骤S12中，将具有不同脉冲宽度的写入信号施加在多个存储单元上。
在步骤S13中，利用阈值电压范围的中间数值Vth3作为参考值，读取出多个存储单元的阈值电压。
在步骤S14中，在水平轴上绘出施加在每个存储单元上的写入信号的脉冲宽度，而在垂直轴上绘出确定部分2(图1)根据读取阈值电压确定的每个存储单元的状态，获得如图5所示的曲线图。
图5是用于解释获得写入信号的脉冲宽度的过程的曲线图。在图5所示最终获得的曲线图中，“非写入状态”转变为“写入状态”的脉冲宽度Tp是要获得的写入信号的脉冲宽度。
例如，在非易失性半导体存储装置出货之前进行产品检查时，在非易失性半导体存储装置出货之后进行初始化操作时，在非易失性半导体存储装置上电时等，可以通过上述过程，测量写入信号的脉冲宽度Tp。
通过在非易失性半导体存储装置出货之前测量写入信号的脉冲宽度Tp，可以按照与典型闪速存储器相类似的方式使用非易失性半导体存储装置。同样，通过在非易失性半导体存储装置出货之后测量写入信号的脉冲宽度Tp，可以获得对如电源电压、温度、存储单元的时间特性等实际条件最佳的写入时间周期。
在上述实施例1的示例中，为了防止存储单元晶体管随着时间向较低电压漂移，将数据重新写入到这种存储单元晶体管中。本发明的实施例1并不局限于此，还可以应用于其阈值电压随时间向较高电压漂移的存储单元晶体管。在这种情况下，只在存储单元晶体管的阈值电压值高于参考值(例如，中间值Vth3)时，可以执行数据重写操作，使存储单元晶体管的阈值电压值下降预定数值(例如，Vth3-Vth2)。
(实施例2)
在实施例1的重写操作中，在特定的条件下重复施加写入信号。因而，有时需要相对较长的时间来完成重写操作。在本发明的实施例2中，将对短时间内完成数据重写操作的示例进行描述。
在实施例2中，将对以下类型存储单元的重写操作进行描述。当刚好在实施例2中执行的重写操作之前，从存储单元读取出数据时，读取出与写入数据的数值相同的数据值。当在一定的时间周期之后，从存储单元读取出数据时，由于存储单元的阈值电压的漂移，可能会读取出与写入数据的数值不同的数据值。
图6是按照本发明的实施例2示出了重写操作的过程的流程图。
在步骤S21中，读取出存储单元(例如，存储单元晶体管)的阈值电压，其中，将与存储单元中的写入数据值相对应的阈值电压范围的中间值Vth3用作参考值。
在步骤S22中，根据步骤S21中从存储单元读取出的阈值电压，确定存储单元是否处于非写入状态。具体地，如果读取阈值电压值低于阈值电压范围的中间值Vth3，确定部分2(图1)确定存储单元处于非写入状态。进行步骤S23。如果读取阈值电压值高于或等于阈值电压范围的中间值Vth3，确定部分2确定存储单元已经处于写入状态。此过程结束。上述步骤分别与实施例1的步骤S1和S2(图3)相同。
在步骤S23中，将具有预定脉冲宽度Tp的写入信号施加在存储单元上，使阈值电压值上升预定值(Vth1-Vth3：阈值电压范围的一半数值)。
图7是示出了存储单元晶体管的阈值电压分布的曲线图。
通常，利用确定值Vthr读取出存储在特定存储单元中的数据，如图7所示，确定值Vthr实质上位于相邻阈值电压范围的余量的中间，作为参考。确定值Vthr表示确定电压，确定电压用于确定与存储单元的阈值电压相对应的数据值。在实施例2中，当恰好在重写操作之前，从存储单元读取出数据时，读取出与写入数据的数据相同的数据值。因而，每个存储单元的阈值电压值至少高于确定值Vthr。
这样，在实施例2中，通过施加一次写入信号，使存储单元的阈值电压值增加(Vth1-Vth3)，可以将存储单元的阈值电压值转变到写入阈值电压范围内。
具体地，在利用确定值Vthr作为参考，确定其具有高于或等于确定值Vthr的数值的存储单元中，存储单元的最低阈值电压值与确定值Vthr相同。通过将存储单元的阈值电压值增加(Vth1-Vth3)，存储单元的阈值电压值变得高于或等于数据写入阈值电压范围的最小值Vth2。结果，可以将存储单元的阈值电压值转变到数据写入阈值电压范围内。
下面将对原因进行描述。
这里，两个相邻阈值电压范围的余量低于一个阈值电压范围。特别地，对于多数值存储器是这样。这是因为在多数值存储器中，在预定的电源电压中，存在与多个数据值相对应的多个阈值电压分布。
因此，存储单元阈值电压范围的最大值和参考值之间的差高于存储单元阈值电压范围的最小值和确定值之间的差值。这是因为，尤其是在多数值存储器中，两个相邻阈值电压范围之间的余量通常低于一个阈值电压范围。这可以由表达式(1)表示。
Vth1-Vth3＞Vth2-Vthr                              (1)
如果在表达式(1)的两侧都加上(Vth1-Vth3)，表达式(1)变为下面的表达式(2)。
Vthr+(Vth1-Vth3)＞Vthr+(Vth2-Vthr)
Vthr+(Vth1-Vth3)＞Vth2                            (2)
这样，即使存储单元的阈值电压值与确定值Vthr相同，通过将存储单元的阈值电压值增加(Vth1-Vth3)，阈值电压值变得高于阈值电压范围的最小值Vth2。
因此，按照实施例2，不需要与实施例1一样地重复存储单元阈值电压的读取操作和写入信号施加操作(图3中的步骤S1到S3)，可以快速地完成刷新操作，利用此刷新操作，存储单元的阈值电压值可以增加到至少高于阈值电压范围的最小值的电平。在实施例2中，也可以与实施例1一样，获得写入信号脉冲宽度Tp。
在上述实施例2的示例中，为了防止存储单元晶体管随着时间向较低电压漂移，将数据重新写入到这种存储单元晶体管中。本发明的实施例2并不局限于此，还可以应用于其阈值电压随时间向较高电压漂移的存储单元晶体管。
(实施例3)
在实施例3中，将对甚至可以更快速地执行重写操作的示例进行描述。
与实施例2相同，在实施例3中，将对以下类型存储单元的重写操作进行描述。当刚好在实施例3中执行的重写操作之前，从存储单元读取出数据时，读取出与写入数据的数值相同的数据值。当在一定的时间周期之后，从存储单元读取出数据时，由于存储单元的阈值电压的漂移，可能会读取出与写入数据的数值不同的数据值。
图8是按照本发明的实施例3示出了重写操作的过程的流程图。
在步骤S31中，读取出存储单元(例如，存储单元晶体管)的阈值电压，其中，将与存储单元中的写入数据值相对应的阈值电压范围的中间值Vth3用作参考值。
在步骤S32中，根据步骤S31中从存储单元读取出的阈值电压，确定存储单元是否处于非写入状态。具体地，如果读取阈值电压值低于阈值电压范围的中间值Vth3，确定部分2(图1)确定存储单元处于非写入状态。进行步骤S33。如果读取阈值电压值高于或等于阈值电压范围的中间值Vth3，确定部分2确定存储单元已经处于写入状态。此过程结束。上述步骤分别与实施例1的步骤S1和S2(图3)相同。
在步骤S33中，将具有预定脉冲宽度Tp′的写入信号施加在存储单元上，使阈值电压值上升预定值(Vth2-Vthr)。
如实施例2所示，通常，利用确定值Vthr读取出存储在特定存储单元中的数据，如图7所示，确定值Vthr实质上位于相邻阈值电压范围的余量的中间，作为参考值。确定值Vthr表示确定电压，确定电压用于确定与存储单元的阈值电压相对应的数据值。在实施例3中，当恰好在重写操作之前，从存储单元读取出数据时，读取出与写入数据的值相同的数据值。因而，每个存储单元的阈值电压值至少高于确定值Vthr。
这样，在实施例3中，通过施加一次写入信号，使存储单元的阈值电压值增加(Vth2-Vthr)，可以将存储单元的阈值电压值转变到写入阈值电压范围内。
使阈值电压值增加(Vth2-Vthr)的写入信号的脉冲宽度Tp′通常低于实施例1和2中的写入脉冲宽度Tp。因而，甚至可以更快地完成刷新操作。可以按照与获得脉冲宽度Tp的方式相似的方式获得写入信号的脉冲宽度Tp′。
尽管在上述实施例3的示例中，将数据重新写入到其阈值电压随时间向较低电压漂移的存储单元晶体管中，本发明的实施例3并不局限于此。
按照实施例3，为了防止存储单元晶体管随着时间向较高电压漂移，可以将数据重新写入到这种存储单元晶体管中。在这种情况下，如果存储单元晶体管的阈值电压值高于参考值(例如，中间值Vth3)，可以执行数据重写操作，使存储单元晶体管的阈值电压值下降预定值。例如，预定值是确定值(实质上位于一个阈值电压范围和在高电压侧与之相邻的另一阈值电压范围之间的余量的中间)和一个阈值电压范围的最大值之间的差值。即，预定值为确定值Vthr-Vth1。
如上所述，在实施例1到3中，存储阵列1包括多个存储单元晶体管，每个存储单元晶体管均具有电荷积累层。通过改变积累在电荷积累层中的电荷量，控制存储单元晶体管的阈值电压，从而将两个或更多数据值中的一个写入到存储单元晶体管中。确定每个存储单元晶体管的阈值电压值是否高于或低于参考值，例如，与存储单元晶体管中的写入数据值相对应的阈值电压范围的中间值。如果阈值电压值低于中间值，再次将电荷重新注入到电荷积累层中，使得存储单元晶体管的阈值电压值增加阈值电压范围的最大值和中间值之间的差值(预定值)。这样，在较短的时间内，可以对阈值电压的变化进行补偿。同样，通过相对于阈值电压范围内的参考值，向上移动阈值电压分布，可以扩大相邻阈值电压范围之间的余量，从而可以改进数据保持特性。
应当注意，尽管在实施例1到3中，均将参考值设置为阈值范围的中间值，但本发明并不局限于此。在本发明中，可以将参考值设置为阈值电压范围的最大值和最小值之间的任何数值。例如，参考值可以是阈值电压范围的1/3、1/4、…、1/n加上电压范围的最小值得到的数值，其中n是大于等于3的自然数。
在实施例1到3中，将用于改变存储单元晶体管已偏移了的阈值电压的预定值设置为：(1)阈值电压范围的最大值和参考值之间的差值；(2)阈值电压范围的最小值和参考值之间的差值；(3)阈值电压范围的最小值和用于区分阈值电压范围和与该阈值电压范围相邻的较低阈值电压范围的确定电压之间的差值；以及(4)阈值电压范围的最大值和用于区分阈值电压范围和与该阈值电压范围相邻的较高阈值电压范围的确定电压之间的差值。本发明并不局限于此。
在本发明中，预定值可以是任何数值，只要该预定值能够扩大与两个数据值相对应的两个阈值电压范围之间的余量。即使在空闲周期期间阈值电压的变化相对较小，而且一个存储单元的阈值电压值接近参考值，重新操作之后，存储单元的阈值电压仍需要位于数据写入阈值电压范围内。在这种情况下，可以读取出与写入数据相同的数据。
应当注意，尽管在上述存储单元中，与每个存储单元的阈值电压相关地存储数据，但本发明并不局限于这种存储单元。本发明可以应用于能够存储与电压相关的多个数据值的存储单元。
如上所述，按照本发明，提供了一种存储阵列，其中，通过将电荷注入到电荷积累层，控制(regulate)存储单元晶体管的阈值电压，从而将两个或更多可存储数据值中的一个数值写入到存储单元晶体管中。在此存储阵列中，只要已经随着时间漂移了的阈值电压低(或高)于预定的参考值，就重写数据(电荷的重新注入或电荷的重新放电)，使阈值电压值增加(或减少)预定值，从而改变阈值电压，以补偿阈值电压的变化。由于将阈值电压转变到高(或低)于参考值的电平，可以使阈值电压范围变窄，从而能够改进存储器的数据保持特性。此外，由于将具有预定脉冲宽度的写入信号施加在需要改变的存储单元晶体管上一次或所需的次数，以便将阈值电压值改变预定值，可以快速地执行刷新操作。
在不偏离本发明的范围和精神的前提下，本领域的技术人员将清楚并可以容易地做出多种其他修改。因此，并不倾向于将所附权利要求的范围局限于这里所进行的描述，而是较广泛地诠释了权利要求。

Claims (20)

1、一种非易失性半导体存储装置，包括：
存储阵列，包括多个存储单元，其中所述多个存储单元中的每一个均能够存储与其电压相关的多个数据值，所述多个数据值包括与第一电压范围相对应的第一数据值和与第二电压范围相对应的第二数据值，并将所述第一数据写入所述多个存储单元的一个存储单元中；
确定部分，用于确定所述一个存储单元的电压值是否高于或低于设置在所述第一电压范围的最大值和最小值之间的参考值；以及
重写部分，根据所述确定部分的确定结果，将所述第一数据重新写入到所述一个存储单元中，从而扩大所述一个存储单元中的所述第一电压范围和所述第二电压范围之间的余量(margin)。
2、按照权利要求1所述的非易失性半导体存储装置，其特征在于所述重写部分根据所述确定部分的确定结果，改变所述一个存储单元的电压值，从而使所述第一电压范围变窄。
3、按照权利要求2所述的非易失性半导体存储装置，其特征在于所述重写部分根据所述确定部分的确定结果，将所述一个存储单元的电压值改变预定值。
4、按照权利要求3所述的非易失性半导体存储装置，其特征在于如果所述确定部分确定所述一个存储单元的电压值低于设置在所述第一电压范围的最大值和最小值之间的参考值，则重写部分将所述一个存储单元的电压值增加预定值。
5、按照权利要求3所述的非易失性半导体存储装置，其特征在于如果所述确定部分确定所述一个存储单元的电压值高于设置在所述第一电压范围的最大值和最小值之间的参考值，则重写部分将所述一个存储单元的电压值减少预定值。
6、按照权利要求1所述的非易失性半导体存储装置，其特征在于所述重写部分根据所述确定部分的确定结果，改变所述一个存储单元的电压值，使所述一个存储单元的电压值被包括在相对于所述参考值一侧的所述第一电压范围的范围中。
7、按照权利要求1所述的非易失性半导体存储装置，其特征在于
所述多个存储单元中的每一个都是包括用于积累电荷的电荷积累层的存储单元晶体管；而且
所述存储单元晶体管能够存储与积累在电荷积累层中的电荷量相关的多个数据值。
8、按照权利要求1所述的非易失性半导体存储装置，其特征在于所述重写部分通过将具有预定脉冲宽度的写脉冲信号施加在所述一个存储器单元上，来改变所述一个存储单元的电压值。
9、按照权利要求1所述的非易失性半导体存储装置，其特征在于将所述参考值设置为所述第一电压范围的中间值。
10、按照权利要求3所述的非易失性半导体存储装置，其特征在于将所述预定值设置为所述第一电压范围的最大值和所述参考值之间的差值。
11、按照权利要求3所述的非易失性半导体存储装置，其特征在于将所述预定值设置为所述第一电压范围的最小值和所述参考值之间的差值。
12、按照权利要求3所述的非易失性半导体存储装置，其特征在于：
所述第一电压范围的最小值高于所述第二电压范围的最大值；并且
将所述预定值设置为所述第一电压范围的最小值和确定值之间的差值，所述确定值指示用于区分所述第一电压范围和所述第二电压范围的确定电压。
13、按照权利要求12所述的非易失性半导体存储装置，其特征在于将所述确定值设置为所述第一电压范围和所述第二电压范围之间的中间值。
14、按照权利要求3所述的非易失性半导体存储装置，其特征在于：
所述第一电压范围的最大值低于所述第二电压范围的最小值；并且
将所述预定值设置为所述第一电压范围的最大值和确定值之间的差值，所述确定值指示用于区分所述第一电压范围和所述第二电压范围的确定电压。
15、按照权利要求14所述的非易失性半导体存储装置，其特征在于将所述确定值设置为所述第一电压范围和所述第二电压范围之间的中间值。
16、一种非易失性半导体存储装置的重写方法，包括以下步骤：
读取能够存储与其电压相关的多个数据值的存储单元的电压，其中所述多个数据值包括与第一电压范围相对应的第一数据值和与第二电压范围相对应的第二数据值，并将所述第一数据值写入所述存储单元中；
确定所述存储单元的电压值是否高于或低于设置在所述第一电压范围的最大值和最小值之间的参考值；以及
根据所述确定步骤的确定结果，将所述第一数据重新写入到所述存储单元中，从而扩大所述存储单元中所述第一电压范围和所述第二电压范围之间的余量。
17、按照权利要求16所述的重写方法，其特征在于所述重写步骤包括：如果所述确定步骤确定所述存储单元的电压值小于设置在所述第一电压范围的最大值和最小值之间的参考值，则改变所述存储单元的电压值，使所述存储单元的电压值高于所述参考值。
18、按照权利要求16所述的重写方法，其特征在于所述重写步骤包括：如果所述确定步骤确定所述存储单元的电压值高于设置在所述第一电压范围的最大值和最小值之间的参考值，则改变所述存储单元的电压值，使所述存储单元的电压值小于所述参考值。
19、按照权利要求16所述的重写方法，其特征在于：
所述存储单元是包括用于积累电荷的电荷积累层的存储单元晶体管；而且
所述重写步骤包括将电荷重新注入到所述电荷积累层中。
20、按照权利要求16所述的重写方法，其特征在于所述重写步骤包括：通过将具有预定脉冲宽度的写入信号施加在所述存储器单元上，改变所述存储单元的电压值。
CNB031566855A 2002-09-06 2003-09-05 非易失性半导体存储装置及重写方法 Expired - Fee Related CN100380523C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002261921A JP2004103089A (ja) 2002-09-06 2002-09-06 不揮発性半導体記憶装置およびその再書き込み方法
JP2002261921 2002-09-06

Publications (2)

Publication Number Publication Date
CN1492446A true CN1492446A (zh) 2004-04-28
CN100380523C CN100380523C (zh) 2008-04-09

Family

ID=31712349

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031566855A Expired - Fee Related CN100380523C (zh) 2002-09-06 2003-09-05 非易失性半导体存储装置及重写方法

Country Status (7)

Country Link
US (1) US6816409B2 (zh)
EP (1) EP1396862B1 (zh)
JP (1) JP2004103089A (zh)
KR (1) KR100632791B1 (zh)
CN (1) CN100380523C (zh)
DE (1) DE60318659T2 (zh)
TW (1) TWI297498B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101095199B (zh) * 2004-11-16 2012-01-11 桑迪士克股份有限公司 非易失性存储系统和用于编程非易失性存储器的方法
CN101667452B (zh) * 2008-09-01 2012-10-31 瑞萨电子株式会社 半导体器件
CN104681089A (zh) * 2013-11-26 2015-06-03 旺宏电子股份有限公司 复原多个存储单元的阵列的方法、电子装置及控制器
CN104751898A (zh) * 2013-12-30 2015-07-01 北京兆易创新科技股份有限公司 Nor型flash数据恢复的方法
CN104751893A (zh) * 2013-12-30 2015-07-01 北京兆易创新科技股份有限公司 增强nor型flash可靠性的方法
CN106920567A (zh) * 2015-12-24 2017-07-04 北京兆易创新科技股份有限公司 一种存储器的刷新方法和装置
CN107818810A (zh) * 2016-09-13 2018-03-20 瑞萨电子株式会社 存储装置和用于管理存储装置的方法
CN109767802A (zh) * 2017-11-09 2019-05-17 瑞萨电子株式会社 半导体存储器器件和半导体存储器器件中定义数据的方法
CN111712877A (zh) * 2020-05-06 2020-09-25 长江存储科技有限责任公司 非易失性存储器件及其控制方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751766B2 (en) 2002-05-20 2004-06-15 Sandisk Corporation Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data
JP4124692B2 (ja) * 2003-04-25 2008-07-23 シャープ株式会社 不揮発性半導体記憶装置
US7372731B2 (en) * 2003-06-17 2008-05-13 Sandisk Il Ltd. Flash memories with adaptive reference voltages
WO2007043133A1 (ja) * 2005-10-04 2007-04-19 Spansion Llc 半導体装置およびその制御方法
JP2007149241A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
JP2007193867A (ja) * 2006-01-17 2007-08-02 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその書き換え方法
KR100888695B1 (ko) 2007-02-27 2009-03-16 삼성전자주식회사 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 데이터 독출 방법
US7577036B2 (en) 2007-05-02 2009-08-18 Micron Technology, Inc. Non-volatile multilevel memory cells with data read of reference cells
KR100888842B1 (ko) * 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법
US8938655B2 (en) * 2007-12-20 2015-01-20 Spansion Llc Extending flash memory data retension via rewrite refresh
KR101572830B1 (ko) 2009-06-22 2015-11-30 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템
US7944744B2 (en) * 2009-06-30 2011-05-17 Sandisk Il Ltd. Estimating values related to discharge of charge-storing memory cells
KR20110050923A (ko) * 2009-11-09 2011-05-17 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 이를 구비하는 반도체 메모리 시스템
KR101618311B1 (ko) * 2010-02-08 2016-05-04 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
JP2013137848A (ja) * 2011-12-28 2013-07-11 Univ Of Tokyo メモリコントローラ，フラッシュメモリシステムおよびフラッシュメモリの制御方法
US8645770B2 (en) * 2012-01-18 2014-02-04 Apple Inc. Systems and methods for proactively refreshing nonvolatile memory
US9183940B2 (en) 2013-05-21 2015-11-10 Aplus Flash Technology, Inc. Low disturbance, power-consumption, and latency in NAND read and program-verify operations
WO2014210424A2 (en) 2013-06-27 2014-12-31 Aplus Flash Technology, Inc. Novel nand array architecture for multiple simultaneous program and read
WO2015013689A2 (en) 2013-07-25 2015-01-29 Aplus Flash Technology, Inc. Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations
US9293205B2 (en) 2013-09-14 2016-03-22 Aplus Flash Technology, Inc Multi-task concurrent/pipeline NAND operations on all planes
US9613704B2 (en) 2013-12-25 2017-04-04 Aplus Flash Technology, Inc 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify
US9659636B2 (en) 2014-07-22 2017-05-23 Peter Wung Lee NAND memory array with BL-hierarchical structure for concurrent all-BL, all-threshold-state program, and alternative-WL program, odd/even read and verify operations
KR102190241B1 (ko) * 2014-07-31 2020-12-14 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
US9728278B2 (en) 2014-10-24 2017-08-08 Micron Technology, Inc. Threshold voltage margin analysis

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562043B2 (ja) 1995-07-19 2004-09-08 ソニー株式会社 不揮発性記憶装置
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
JP3584607B2 (ja) 1996-05-10 2004-11-04 ソニー株式会社 不揮発性記憶装置
US5738193A (en) 1996-07-19 1998-04-14 General Motors Corporation Roller clutch with snap fit roller control cars
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
US6018477A (en) * 1998-10-08 2000-01-25 Information Storage Devices, Inc. Intelligent refreshing method and apparatus for increasing multi-level non-volatile memory charge retention reliability
JP3410036B2 (ja) 1999-02-03 2003-05-26 シャープ株式会社 不揮発性半導体記憶装置への情報の書き込み方法
KR100388179B1 (ko) * 1999-02-08 2003-06-19 가부시끼가이샤 도시바 불휘발성 반도체 메모리
JP3569185B2 (ja) * 1999-12-24 2004-09-22 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置
US6343033B1 (en) * 2000-02-25 2002-01-29 Advanced Micro Devices, Inc. Variable pulse width memory programming
JP2002074999A (ja) 2000-08-23 2002-03-15 Sharp Corp 不揮発性半導体記憶装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101095199B (zh) * 2004-11-16 2012-01-11 桑迪士克股份有限公司 非易失性存储系统和用于编程非易失性存储器的方法
CN101667452B (zh) * 2008-09-01 2012-10-31 瑞萨电子株式会社 半导体器件
CN104681089A (zh) * 2013-11-26 2015-06-03 旺宏电子股份有限公司 复原多个存储单元的阵列的方法、电子装置及控制器
CN104751893B (zh) * 2013-12-30 2018-09-07 北京兆易创新科技股份有限公司 增强nor型flash可靠性的方法
CN104751893A (zh) * 2013-12-30 2015-07-01 北京兆易创新科技股份有限公司 增强nor型flash可靠性的方法
CN104751898B (zh) * 2013-12-30 2018-04-24 北京兆易创新科技股份有限公司 Nor型flash数据恢复的方法
CN104751898A (zh) * 2013-12-30 2015-07-01 北京兆易创新科技股份有限公司 Nor型flash数据恢复的方法
CN106920567A (zh) * 2015-12-24 2017-07-04 北京兆易创新科技股份有限公司 一种存储器的刷新方法和装置
CN107818810A (zh) * 2016-09-13 2018-03-20 瑞萨电子株式会社 存储装置和用于管理存储装置的方法
CN107818810B (zh) * 2016-09-13 2023-10-31 瑞萨电子株式会社 存储装置和用于管理存储装置的方法
CN109767802A (zh) * 2017-11-09 2019-05-17 瑞萨电子株式会社 半导体存储器器件和半导体存储器器件中定义数据的方法
CN109767802B (zh) * 2017-11-09 2023-10-20 瑞萨电子株式会社 半导体存储器器件和半导体存储器器件中定义数据的方法
CN111712877A (zh) * 2020-05-06 2020-09-25 长江存储科技有限责任公司 非易失性存储器件及其控制方法
CN111712877B (zh) * 2020-05-06 2021-06-08 长江存储科技有限责任公司 非易失性存储器件及其控制方法
WO2021223075A1 (en) * 2020-05-06 2021-11-11 Yangtze Memory Technologies Co., Ltd. Non-volatile memory device and control method thereof
US11417397B2 (en) 2020-05-06 2022-08-16 Yangtze Memory Technologies Co., Ltd. Non-volatile memory device and control method for mitigating memory cell overwritten

Also Published As

Publication number Publication date
JP2004103089A (ja) 2004-04-02
DE60318659T2 (de) 2009-01-15
KR20040022409A (ko) 2004-03-12
US6816409B2 (en) 2004-11-09
CN100380523C (zh) 2008-04-09
EP1396862A1 (en) 2004-03-10
TW200414200A (en) 2004-08-01
KR100632791B1 (ko) 2006-10-11
TWI297498B (en) 2008-06-01
US20040071023A1 (en) 2004-04-15
EP1396862B1 (en) 2008-01-16
DE60318659D1 (de) 2008-03-06

Similar Documents

Publication Publication Date Title
CN1492446A (zh) 非易失性半导体存储装置及重写方法
CN100338775C (zh) 在单个存储单元中存储多值数据的非易失性半导体存储器
CN1892911A (zh) 设有以不同阈值电压存数据的存储单元的半导体存储装置
CN1078960C (zh) 非易失性半导体存储装置
CN1128450C (zh) 非易失性存贮单元及其编程方法
CN1848297A (zh) 防止热电子程序扰动现象的非易失性存储器装置及方法
CN1126256C (zh) 用于多数字位的稳定电路
CN1841559A (zh) 具有阈值电压控制功能的非易失性存储器
CN1124618C (zh) 非易失性半导体存储器件及其中使用的数据擦除控制方法
CN1039608C (zh) 非易失型半导体存贮器
US7518931B2 (en) Method of monitoring an erase threshold voltage distribution in a NAND flash memory device
CN1875429A (zh) 具有依赖邻近工作模式位线补偿的非易失性存储器及方法
CN1228786C (zh) 非易失性半导体存储器的编程方法
CN1538449A (zh) 非易失性半导体存储装置、电子卡及电子装置
CN1119835C (zh) 对非易失性存贮器编程的方法
CN1856841A (zh) 对每个存储块具有保护功能的非易失性半导体存储器件
CN101055764A (zh) 编程存储单元块的方法、非易失性存储器件和存储卡器件
CN1819061A (zh) 存储器元件以及正确读取操作窗控制的方法
CN1992082A (zh) 用于存储多值数据的非易失性半导体存储器
CN1040706C (zh) 半导体存储装置
CN1879175A (zh) 基于非易失性存储器单元的行为的编程方法
CN101060013A (zh) 高速可写半导体存储器装置
CN1467752A (zh) 非易失性半导体存储装置和它的数据写入方法
CN1848299A (zh) 非易失性半导体存储装置的基准电流生成电路
CN1883009A (zh) 具有位线至位线耦合补偿的非易失性存储器及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20130905