CN104681089A - 复原多个存储单元的阵列的方法、电子装置及控制器 - Google Patents

Abstract

本发明公开了一种复原多个存储单元的阵列的方法、电子装置及控制器。复原多个存储单元的阵列的方法包括以下步骤。判断一复原控制信号是否已被接收。若复原控制信号已被接收，则执行一保持检查程序以识别位于高阈值状态的存储单元的至少一位的一阈值电压分布是否已飘移。若位于高阈值状态的存储单元未通过保持检查程序，则执行一保持写入程序于此些存储单元。

Description

复原多个存储单元的阵列的方法、电子装置及控制器

技术领域

本发明是有关于一种方法、电子装置及控制器，且特别是有关于一种复原多个存储单元的阵列的方法、电子装置及控制器。

背景技术

在闪存中，数据通过捕获电荷所建立的存储单元的阈值状态来进行储存。通过感测存储单元的阈值状态，数据可以被读取。然而，随着存储单元的尺寸缩小，电荷保持(charge retention)及其数据保持可能会受到影响。长时间储存数据的非易失性存储器中，在电源经常开启/关闭的情况下，数据保存成为相当重要的效能因素。

目前急需提供适当的技术来改善非易失存储器的效能，以改善集成电路存储器的数据保存能力。

发明内容

本发明是有关于一种复原多个存储单元的阵列的方法、电子装置及控制器，其利用输入一复原控制信号(recovery control signal)来执行一保持写入程序(retention writing procedure)，使得储存于存储单元的数据可以长时间储存。

根据本发明的第一方面，提出一种复原多个存储单元的阵列的方法(method for recovering an array of memory cells)。复原存储单元的阵列的方法包括以下步骤。判断一复原控制信号(recovery control signal)是否已被接收。若复原控制信号已被接收，则执行一保持检查程序(retentionchecking procedure)以识别位于高阈值状态的存储单元的至少一位的一阈值电压分布(threshold voltage distribution)是否已飘移(shift)。若位于高阈值状态的存储单元未通过保持检查程序，则执行一保持写入程序(retention writing procedure)于此些存储单元。

根据本发明的一第二方面，提出一种电子装置。电子装置包括多个存储单元的阵列(array of memory cells)及一控制器。控制器包括一保持检查电路(retention checking circuit)及一保持写入电路(retention writingcircuit)。若一复原控制信号(recovery control signal)已被接收，则保持检查电路执行一保持检查程序(retention checking procedure)以识别位于高阈值状态的存储单元的至少一位的一阈值电压分布(threshold voltagedistribution)是否已飘移(shift)。若位于高阈值状态的存储单元未通过保持检查程序，则保持写入电路执行一保持写入程序(retention writingprocedure)于此些存储单元。

根据本发明的一第三方面，提供一种控制器。控制器设置于一电子装置中。电子装置包括多个存储单元的阵列(array of memory cells)及一控制器。控制器包括一保持检查电路(retention checking circuit)及一保持写入电路(retention writing circuit)。若一复原控制信号(recovery control signal)已被接收，则保持检查电路执行一保持检查程序(retention checkingprocedure)以识别位于高阈值状态的存储单元的至少一位的一阈值电压分布(threshold voltage distribution)是否已飘移(shift)。若位于高阈值状态的存储单元未通过保持检查程序，则保持写入电路执行一保持写入程序(retention writing procedure)于此些存储单元。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示一电子装置的示意图。

图2绘示存储单元的阈值电压分布图。

图3绘示一复原存储单元的阵列的方法的流程图。

图4绘示存储单元的数种操作模式。

【符号说明】

1000：电子装置

110：存储单元

120：控制器

121：保持检查电路

122：保持写入电路

123：地址标识电路

C1、C1’：高阈值分布

C2：低阈值分布

M1：电力开启状态

M2：待命状态

M3：写入状态

M4：读取状态

PV0、PV1、PV2：电压电平

S101～S105：流程步骤

W：箭号

具体实施方式

以下是提出各种实施例进行详细说明，其利用输入一复原控制信号(recovery control signal)来执行一保持写入程序(retention writingprocedure)，使得储存于存储单元的数据可以长时间储存。然而，实施例仅用以作为范例说明，并不会限缩本发明欲保护的范围。此外，实施例中的图式系省略部份元件，以清楚显示本发明的技术特点。

现将详细的撰写本发明中较佳实施例的参考，也将于伴随图式中说明其例子。于图式与实施方式中，相同或相似的参考号码会被用来指向相同或类似的部份。应被注意的是，图式为一简化形式，且于所有实施例中，图式不是自动地被假设成依照精确的尺寸所绘制。也就是说，它们意指本发明中不同方面的实施例的例子，且根据一些但不是全部的实施例，为按比例缩放。当根据一些特定的实施例，这些图式中的结构被解释成有缩放的话，于其他实施例中相同的架构则不应解释成有缩放。于本发明中一些方面，图式与实施方式中，相同的指定号码的使用系企图意指相似或类似但不一定相同的部件或元件。根据其它方面，图式与实施方式中，相同的指定号码的使用系企图被解释成指向相同、实质相同、或功能相同的部件和元件。关于实施方式，只为了方便和清楚的目的，方向性用语，例如是顶、底、左、右、上、下、在上面、在上方、下、在下面、在下方、后面，以及前面，将伴随图式使用。这些方向性用语于任一方面都不应该被解释为限制发明范围。

虽然于此实施方式与一些所描述的实施例有关，该明了的是这些实施例是以例子的方式呈现，而不是以构成限制的方式存在。该伴随此说明书的目的为通过以下的实施方式的说明来讨论示范性的实施例，实施方式可解释为包含为由专利范围所定义的本发明的精神和范围的范围内的所有的润饰、改变或等效实施例。该明了的是，于此描述的方法步骤和结构不包含为了非易失性存储器的操作的一完整方法流程。本发明可与不同的操作方法与其它被使用于此领域是已知技术一起使用，且只有共同实施的步骤会包含于此实施方式中，以理解本发明。本发明于此半导体装置和一般操作领域有可应用性。然而为了说明目的，下述描述是针对一非易失性存储器装置和相关方法。

请参照图1，其绘示电子装置1000的示意图。电子装置1000包括多个存储单元110的阵列(array of memory cells)及一控制器120。存储单元110用以储存数据数据，例如是「0」、或「1」。计算机可以读取这些数据来执行一个程序或进行一演算程序。举例来说，存储单元110可以是一种非易失存储单元(non-volatile memory cells)。

控制器120用以执行各种控制程序或计算程序。举例来说，控制器120可以是一芯片、芯片内的一电路区块、含有多个电子元件及导线的电路板或储存程序代码的计算机可读取媒体。在本实施例中，控制器120包括一保持检查电路(retention checking circuit)121、一保持写入电路(retentionwriting circuit)122及一地址标识电路(address flag circuit)123。保持检查电路121用以执行一保持检查程序(retention checking procedure)。保持写入电路122用以执行一保持写入程序(retention writing procedure)。地址标识电路123用以记录一地址标识(address flag)。

在一实施例中，控制器120及存储单元110的阵列可以整合于一半导体装置中。在一实施例中，存储单元110的阵列可以是一存储器芯片，而控制器120则是含有硬盘的一设备，多个程序代码储存于硬盘中。

请参照图2，其绘示存储单元110的阈值电压分布图。纵轴表示具有特定阈值电压(足以启动的字线的电压)的存储单元的数量，横轴表示对应的字线电压。存储单元110通过一高阈值状态(high threshold state)及一低阈值状态(low threshold state)来储存数据数据。以存储单元110而言，高阈值分布C1对应于位于高阈值状态的存储单元110，低阈值分布C2对应于位于低阈值状态的存储单元110。在一读取模式中，控制器120施加电压电平PV0的一读取电压。电压电平PV0位于高阈值分布C1及低阈值分布C2之间。介于低阈值分布C2的最大阈值电压与高阈值分布C1的最小阈值电压之间的范围代表能够成功读取存储单元110的边际。

在浮动栅极及电荷捕获闪存中，随着尺寸逐渐降低，漏电的问题可能使数据保存遭遇困难。此外，数据保存的问题也同样发生在其他种类的存储器中。在存储单元110的使用过程中，若存储单元110的阈值电压有所偏移，将会遭遇到数据保存的问题。采用捕获的电荷来设定阈值电压的存储单元110可能会随着时间流失电荷。这种现象表示于图2的已偏移高阈值分布C1’。这样的偏移现象将会缩小读取的边际且造成可靠度的问题。

如上所述，控制器120用以执行存储单元110的保持检查程序。保持检查程序包括施加一读取电压(例如是于电压电平PV1)，来检测出因电荷损失或其他情形而导致阈值电压降低的存储单元110。

接着，保持写入程序(以箭号W表示)可以增加存储单元110的阈值电压。保持写入程序可以是一编程控制信号的正常的一编程程序。或者，保持写入程序也可以不同于正常的编程程序。举例来说，保持写入程序可以施加不同于正常编程程序的电压及/或脉波宽度。并且，保持写入程序可以省略正常编程程序所使用的一些步骤。

请参照图3，其绘示复原存储单元100的阵列的方法的流程图。在步骤S101中，控制器120判断是否接收到一复原控制信号。若已接收到一复原控制信号，则进入步骤S102；若未接收到复原控制信号，则回至步骤S101。在步骤S101中，复原控制信号是由一用户所输入。

在步骤S102中，控制器120的保持检查电路121执行保持检查程序以识别位于高阈值状态的存储单元110的一位、一字符、一字组或一页的一阈值电压分布是否已飘移(shift)。若未通过保持检查程序，则进入步骤S103；若已通过保持检查程序，则进入步骤S104。

在一实施例中，保持检查程序包括判断位于高阈值状态的存储单元110的阈值电压分布是否位于一预定范围内，例如是图2的电压电平PV1至电压电平PV2之间的范围。

在步骤S103中，控制器120的保持写入电路122执行保持写入程序于此些存储单元110。保持写入程序可以平移已偏移的高阈值分布C1’(绘示于图2)至高阈值分布C1(绘示于图2)。

在步骤S104中，判断已识别的存储单元110是否对应于一最后地址。若已识别的存储单元110对应于最后地址，则结束本流程；若已识别的存储单元110不是对应于最后地址，则进入步骤S105。已识别的存储单元110的地址是通过地址标识电路123自地址标识读取而来。

在步骤S105中，地址标识被指向于下一地址。接着，步骤S102的保持检查程序将会执行于存储单元110的下一地址。

请参照图4，其绘示存储单元110的各种状态的示意图。存储单元110包括一电力开启模式(power-up mode)M1、一待命模式(stand-by mode)M2、一写入模式(writing mode)M3及一读取模式(reading mode)M4。在一实施例中，步骤S102的保持检查程序及步骤S103的保持写入程序可以被执行于电力开启模式M1、待命模式M2或写入模式M3。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (19)

1.一种复原多个存储单元的阵列的方法(method for recovering anarray of memory cells)，包括：

判断一复原控制信号(recovery control signal)是否已被接收；

若该复原控制信号已被接收，则执行一保持检查程序(retentionchecking procedure)以识别位于高阈值状态的这些存储单元的至少一位的一阈值电压分布(threshold voltage distribution)是否已飘移(shift)；以及

若位于高阈值状态的这些存储单元未通过保持检查程序，则执行一保持写入程序(retention writing procedure)于该些存储单元。

2.根据权利要求1所述的方法，其中保持检查程序包括：

判断位于高阈值状态的这些存储单元的阈值电压分布是否位于一预定范围内。

3.根据权利要求1所述的方法，其中执行该保持检查程序的步骤及执行该保持写入程序的步骤是进行于一电力开启模式(power-up mode)中。

4.根据权利要求1所述的方法，其中执行该保持检查程序的步骤及执行该保持写入程序的步骤是进行于一待命模式(stand-by mode)中。

5.根据权利要求1所述的方法，其中执行该保持检查程序的步骤及执行该保持写入程序的步骤是进行于一写入模式(writing mode)中。

6.一种电子装置，包括：

多个存储单元的阵列(array of memory cells)以及

一控制器，包括：

一保持检查电路(retention checking circuit)，若一复原控制信号(recovery control signal)已被接收，则该保持检查电路执行一保持检查程序(retention checking procedure)以识别位于高阈值状态的这些存储单元的至少一位的一阈值电压分布(threshold voltage distribution)是否已飘移(shift)；及

一保持写入电路(retention writing circuit)，若位于高阈值状态的这些存储单元未通过保持检查程序，则该保持写入电路执行一保持写入程序(retention writing procedure)于该些存储单元。

7.根据权利要求6所述的电子装置，其中该保持检查电路判断位于高阈值状态的这些存储单元的阈值电压分布是否位于一预定范围内。

8.根据权利要求6所述的电子装置，其中该控制器更包括：

一地址标识电路(address flag circuit)，用以判断已识别的这些存储单元是否对应于一最后地址，若已识别的这些存储单元不是对应于该最后地址，则该地址标识电路进入下一地址。

9.根据权利要求6所述的电子装置，其中该复原控制信号是由一用户输入。

10.根据权利要求6所述的电子装置，其中该保持检查电路及该保持写入电路是于一电力开启模式(power-up mode)中执行该保持检查程序及该保持写入程序。

11.根据权利要求6所述的电子装置，其中该保持检查电路及该保持写入电路是于一待命模式(stand-by mode)中执行该保持检查程序及该保持写入程序。

12.根据权利要求6所述的电子装置，其中该保持检查电路及该保持写入电路是于一写入模式(writing mode)中执行该保持检查程序及该保持写入程序。

13.一种控制器，设置于一电子装置中，该电子装置包括多个存储单元的阵列(array of memory cells)，该控制器包括：

一保持检查电路(retention checking circuit)，若一复原控制信号(recovery control signal)已被接收，则该保持检查电路执行一保持检查程序(retention checking procedure)以识别位于高阈值状态的这些存储单元的至少一位的一阈值电压分布(threshold voltage distribution)是否已飘移(shift)；以及

一保持写入电路(retention writing circuit)，若位于高阈值状态的这些存储单元未通过保持检查程序，则该保持写入电路执行一保持写入程序(retention writing procedure)于该些存储单元。

14.根据权利要求13所述的控制器，其中该保持检查电路判断位于高阈值状态的这些存储单元的阈值电压分布是否位于一预定范围内。

15.根据权利要求13所述的控制器，更包括：

一地址标识电路(address flag circuit)，用以判断已识别的这些存储单元是否对应于一最后地址，若已识别的这些存储单元不是对应于该最后地址，则该地址标识电路进入下一地址。

16.根据权利要求13所述的控制器，其中该复原控制信号是由一用户输入。

17.根据权利要求13所述的控制器，其中该保持检查电路及该保持写入电路是于一电力开启模式(power-up mode)中执行该保持检查程序及该保持写入程序。

18.根据权利要求13所述的控制器，其中该保持检查电路及该保持写入电路是于一待命模式(stand-by mode)中执行该保持检查程序及该保持写入程序。

19.根据权利要求13所述的控制器，其中该保持检查电路及该保持写入电路是于一写入模式(writing mode)中执行该保持检查程序及该保持写入程序。