CN103578540A - 半导体存储器件及其操作方法 - Google Patents

半导体存储器件及其操作方法 Download PDF

Info

Publication number
CN103578540A
CN103578540A CN201310043468.4A CN201310043468A CN103578540A CN 103578540 A CN103578540 A CN 103578540A CN 201310043468 A CN201310043468 A CN 201310043468A CN 103578540 A CN103578540 A CN 103578540A
Authority
CN
China
Prior art keywords
program
erase operations
erase
described program
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310043468.4A
Other languages
English (en)
Inventor
林锺淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103578540A publication Critical patent/CN103578540A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种半导体存储器件及其操作方法，所述方法包括以下步骤：读取储存在编程/擦除次数储存单元中的编程/擦除操作的次数；基于读取的编程/擦除操作的次数来设定编程电压的脉冲宽度；以及利用具有设定的脉冲宽度的编程电压来对存储器单元执行编程操作。设定编程电压的脉冲宽度的步骤包括：随着编程/擦除操作的次数的增加来减小编程电压的脉冲宽度。

Description

半导体存储器件及其操作方法
相关申请的交叉引用
本申请基于并要求2012年8月10日向韩国知识产权局提交的申请号为10-2012-0087775的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体存储器件及其操作方法，更具体而言，涉及一种能够改善数据可靠性的半导体存储器件及其操作方法。
背景技术
半导体存储器件可以包括利用诸如硅Si、锗Ge、砷化镓GaAs、磷化铟InP等半导体实现的存储器件。半导体存储器可以分成易失性存储器件和非易失性存储器件。
易失性存储器件可以包括如果不供应电源就会丢失储存的数据的存储器件。易失性存储器件可以包括静态RAM SRAM、动态RAM DRAM、同步DRAM SDRAM等。非易失性存储器件可以包括即使不供应电源也保留储存的数据的存储器件。非易失性存储器件可以包括只读存储器ROM、可编程ROM PROM、电可编程ROM EPROM、电可擦除可编程ROM EEPROM、快闪存储器、相变RAM PRAM、磁性RAM MRAM、阻变RAM RRAM、铁电RAM FRAM等。快闪存储器件可以包括NOR型存储器件和NAND型存储器件。
具有更高数据可靠性的改善的半导体存储器件是有利的。
发明内容
根据一些实施例，一种能够改善数据可靠性的半导体存储器件及其操作方法包括：基于半导体存储器件的编程/擦除操作的次数来执行改变编程电压的脉冲宽度的编程操作。
本发明的一个实施例提供了一种操作半导体存储器件的方法，所述方法包括以下步骤：读取储存在编程/擦除次数储存单元中的编程/擦除操作的次数；基于读取的编程/擦除操作的次数来设定编程电压的脉冲宽度；以及利用具有设定的脉冲宽度的编程电压来对存储器单元执行编程操作。设定编程电压的脉冲宽度包括以下步骤：随着编程/擦除操作的次数的增加来减小编程电压的脉冲宽度。
本发明的另一个实施例提供了一种操作半导体存储器件的方法，所述方法包括以下步骤：读取储存在编程/擦除次数储存单元中的编程/擦除操作的次数；基于编程/擦除操作的次数来设定施加编程电压的时间；以及通过以设定的时间将编程电压施加到选中的字线来对存储器单元执行编程操作。设定施加编程电压的时间包括以下步骤：随着编程/擦除操作的次数的增加来减小施加编程电压的时间。
本发明的另一个实施例提供了一种半导体存储器件，所述半导体存储器件包括：存储器单元，所述存储器单元与字线连接；编程/擦除次数储存单元，所述编程/擦除次数储存单元被配置成储存存储器单元的编程/擦除操作的次数；以及控制器，所述控制器被配置成：当执行编程操作时，基于编程/擦除操作的次数将编程电压施加到字线。编程电压的脉冲宽度随着编程/擦除操作的次数的增加而减小。
本发明的另一个实施例提供了一种半导体存储器件，所述半导体存储器件包括：存储器单元，所述存储器单元与字线连接；编程/擦除次数储存单元，所述编程/擦除次数储存单元被配置成储存存储器单元的编程/擦除操作的次数；以及控制器，所述控制器被配置成：当执行编程操作时，基于编程/擦除操作的次数将编程电压施加到字线。施加编程电压的时间随着编程/擦除操作的次数的增加而减小。
根据本发明的一些实施例，通过利用脉冲宽度基于对半导体存储器件执行编程/擦除操作的次数而改变的编程电压执行编程操作，可以改善储存的数据的可靠性。
前述的总结仅是说明性的，并非意图以任何方式进行限制。除了说明性的方面、实施例以及上述特点以外，通过参照附图和以下详细描述，进一步的方面、实施例以及特点将变得明显。
附图说明
通过结合附图考虑以下的详细描述，本发明的以上和其它的特点和优点将变得显而易见。
图1是根据一些实施例的半导体存储器件的框图。
图2是根据一些实施例的半导体存储器件的操作方法的流程图。
图3是说明根据一些实施例的在图2的半导体存储器件的操作方法期间施加的电压的图。
图4是示意性地说明根据一些实施例的存储系统的框图。
图5是示意性地说明根据一些实施例的融合式存储器件的框图。
图6是示意性地说明根据一些实施例的包括快闪存储器件的计算系统的框图。
具体实施方式
在下文中，将参照附图更加详细地解释本发明的实施例。尽管已经参照本发明的一些说明性的实施例描述了实施例，但是应当理解的是，本领域技术人员可以设计出的大量其它的变型和实施例将落入本公开原理的精神和范围内。
根据一些实施例，为了将数据储存在半导体存储器件的存储器单元中，执行编程操作以增加存储器单元的阈值电压。如果在编程操作期间将高压施加到控制栅，则可以通过场发射和/或福勒-诺德海姆（FN）隧穿来产生流动到浮栅的电子。电子流动可以增加存储器单元的阈值电压。
对存储器单元重复施加编程/擦除操作的结果是，已经流动到浮栅的电子可以被捕获在隧道氧化物层中等等。在一些实施例中，随着编程/擦除操作的次数增加，存储器单元的编程操作的速度也可以提高。
即使由于编程/擦除操作的次数的缘故使存储器单元的编程操作速度提高，但是当以相同的编程电压来执行编程操作时，可能存在数据可靠性的恶化。
图1是根据一些实施例的半导体存储器件的框图。
如图1中所示，半导体存储器件可以包括存储器阵列110、编程/擦除次数储存单元120以及控制器130。
存储器阵列110可以包括多个存储块。每个存储块可以包括与字线连接的多个存储器单元。数据可以储存在每个存储器单元中。
编程/擦除次数储存单元120可以被配置成储存对存储器单元执行编程/擦除操作的次数。在一些实施例中，编程/擦除次数储存单元120可以包括半导体存储器件的操作所需的各种参数，和/或可以包括可储存操作数据的标志单元（flag cell）的操作所需的各种参数。
控制器130可以控制半导体存储器件的各种操作。控制器130包括编程电压控制器132和编程电压供应器134。编程电压控制器132可以被配置成输出第一控制信号，所述第一控制信号用于基于编程/擦除操作的次数来改变编程电压的脉冲宽度和/或编程脉冲的长度。编程电压供应器134可以被配置成供应编程电压，所述编程电压的脉冲宽度基于从编程电压控制器132输出的第一控制信号来改变。
在一些实施例中，编程电压控制器132可以输出第一控制信号，使得编程电压的脉冲宽度可以随着编程/擦除操作的次数的增加而减小。
在一些实施例中，编程电压控制器132可以被配置成输出第二控制信号，所述第二控制信号用于基于编程/擦除操作的次数来调节施加编程电压的持续时间。在一些实施例中，编程电压供应器134可以基于从编程电压控制器132输出的第二控制信号来调节施加编程电压的持续时间。
在一些实施例中，编程电压控制器132可以输出第二控制信号，使得施加编程电压的持续时间的长度可以随着编程/擦除操作的次数的增加而减小。
编程电压控制器132可以读取与储存在编程/擦除次数储存单元120中的编程/擦除操作的次数相关的信息。在执行擦除操作之前，编程电压控制器132可以额外地储存编程/擦除操作的次数的临时副本。在一些实施例中，擦除操作可以是块擦除操作。在一些实施例中，擦除操作可以擦除标志单元。在一些实施例中，可以储存副本以防止编程/擦除操作的次数被擦除操作擦除。在一些实施例中，可以对存储器单元和/或编程/擦除次数储存单元120中的标志单元执行读取操作。
在一些实施例中，当完成了用于选中的存储块的所有页的编程操作和/或完成了对选中的存储块的擦除操作时，编程电压控制器132可以将编程/擦除操作的次数的临时副本增加“1”，并且将结果储存在编程/擦除次数储存单元120中。在一些实施例中，在完成了用于选中的存储块的所有页的编程操作之后，编程电压控制器132可以将用于选中的存储块的编程/擦除操作的次数增加“1”。在一些实施例中，在完成了用于选中的存储块的擦除操作之后，编程电压控制器132可以将用于选中的存储块的编程/擦除操作的次数增加“1”。在一些实施例中，可以对编程/擦除次数储存单元120的标志单元执行编程操作。
图2是根据一些实施例的半导体存储器件的操作方法的流程图。
如图2中所示，在步骤210中，半导体存储器件可以从主机接收编程命令。在步骤220中，控制器可以读取储存在编程/擦除次数储存单元120中的编程/擦除操作的次数。在一些实施例中，编程/擦除次数储存单元120可以包括标志单元，使得编程/擦除次数储存单元120可以从标志单元中读取编程/擦除操作的次数。在一些实施例中，可以通过对存储器单元执行读取操作来读取编程/擦除次数储存单元120。
在步骤230中，可以基于编程/擦除操作的次数来设定编程电压。
根据某些实施例，可以在编程/擦除操作的次数少时在初始操作将编程电压的脉冲宽度设定成宽的值，并且可以随着编程/擦除操作的次数的增加将编程电压的脉冲宽度设定成更窄的值。在一些实施例中，当编程/擦除操作的次数超过复位参考值Ref（n）中的若干阈值之一时，可以将脉冲宽度设定成更窄的值。
在一些实施例中，复位参考值可以包括如下若干阈值：
Ref(n)={1,100,500,1000,…}，
Ref(n)={1,1K,5K,10K,15K,20K,…}，
Ref(n)={1,1K,10K,20K,30K，…}，或
Ref(n)={1,1K,10K,100K,1000K,…}。
在一些实施例中，复位参考值可以由设计者根据半导体存储器件的特性来改变。在一些实施例中，复位参考值可以被设定成使得每当超过复位参考值的若干阈值中的每个时就可将编程电压的脉冲宽度变窄。
根据一些实施例，可以在执行任何编程/擦除循环之前将编程电压的脉冲宽度初始地设定成Vw(0)。当编程/擦除操作的次数达到所述若干阈值之中的下一复位参考值时，可以将编程电压的脉冲宽度变窄。
在一些实例中。可以将脉冲宽度初始地设定成Vw(0)。
在一些实例中，当编程/擦除操作的次数达到Ref(1)时，将脉冲宽度设定成Vw(1)，Vw(1)比Vw(0)窄。
在一些实例中，当编程/擦除操作的次数达到Ref(N)时，将脉冲宽度设定成Vw(N)，Vw(N)比Vw(N-1)窄。
在步骤240中，可以将编程电压施加到选中的字线以执行编程操作。在一些实施例中，可以经由编程电压供应器134将编程电压施加到与存储器阵列110中的存储器单元连接的选中的字线。
在步骤250中，可以在验证操作期间判断存储器单元的阈值电压是否等于或大于验证电压。当存储器单元的阈值电压比验证电压低时，可以在步骤270中将编程电压的脉冲高度增加一值Vstep，然后可以重复编程操作240。
当所有的存储器单元的阈值电压都等于或大于验证电压时，在步骤260中更新编程/擦除操作的次数。在一些实施例中，可以通过将编程/擦除操作的次数增加“1”而将编程/擦除操作的次数重新储存在编程/擦除操作次数储存单元120的标志单元中。
在一些实施例中，可以基于编程/擦除操作的次数的增加而减小编程电压的脉冲宽度。在一些实施例中，可以基于编程/擦除操作的次数的增加而减少施加编程操作的时间。
图3是说明根据一些实施例的在图2的半导体存储器件的操作方法期间施加的电压的图。
如图3中所示，当编程/擦除操作的次数小于Ref（1）时，可以利用脉冲宽度A来执行编程操作。
当编程/擦除操作的次数达到Ref（1）时，可以将脉冲宽度设定成脉冲宽度B。在编程/擦除操作的次数达到Ref（2）之前，可以利用比脉冲宽度A更窄的脉冲宽度B来执行编程操作。
当编程/擦除操作的次数达到Ref（2）时，可以将脉冲宽度设定成脉冲宽度C。在编程/擦除操作的次数达到Ref（3）之前，可以利用比脉冲宽度B更窄的脉冲宽度C来执行编程操作。
根据一些实施例，可以利用基于编程/擦除操作的次数的增加而减小的编程电压的脉冲宽度来执行编程操作。
根据一些实施例，即使编程/擦除循环的次数可能增加，也可以改善数据可靠性。
图4是示意性地说明根据一些实施例的存储系统的框图。
如图4所示，存储系统600可以包括非易失性存储器件620和存储器控制器610。
非易失性存储器件620可以包括图1的半导体存储器件。存储器控制器610可以被配置成控制非易失性存储器件620。可以通过非易失性存储器件620和存储器控制器610的结合来提供存储卡或半导体盘器件（固态盘：SSD）。静态RAM（SRAM）611可以用作处理单元（CPU）612的操作存储器。主机接口613可以利用数据交换协议与主机通信，主机与存储系统600连接。纠错块614可以检测并校正从非易失性存储器件620读取的数据中包括的错误。存储器接口615可以将存储器控制器610与非易失性存储器件620接口。处理单元612可以执行用于存储器控制器610所进行的数据交换的控制操作。
尽管未在图4中示出，但是可以使用ROM来储存通过处理单元612运行时的执行码，并且ROM可以使处理单元612执行存储器控制器610的控制操作。非易失性存储器件620可以是包括多个快闪存储芯片的多芯片封装。存储系统600可以被提供作为具有高可靠性和低错误发生可能性的存储媒介的一部分。在一些实施例中，存储系统600可以被包括在诸如SSD的存储系统中。在一些实施例中，存储器控制器610可以被配置成利用诸如USB、MMC、PCI-E、SATA、PATA、SCSI、ESDI和/或IDE等中的一种或更多种接口协议来与外部设备（例如，主机）通信。
图5是示意性地说明根据一些实施例的融合式（fusion）存储器件的框图。在一些实施例中，图1的半导体存储器件可以应用于一体式NAND（One NAND）快闪存储器件700作为融合式存储器件。
One NAND快闪存储器件700可以包括：主机接口710，所述主机接口710用于与主机交换各种信息；缓冲器RAM720，所述缓冲器RAM720包括用于操作存储器件700或暂时储存数据的执行码；控制器730，所述控制器730用于响应于从主机接收的控制信号和命令来控制存储器件700的读取、编程、擦除以及全部其它的状态；寄存器740，所述寄存器740用于储存在存储器件700内部限定系统操作环境的命令、地址、数据以及配置信息；以及NAND快闪单元阵列750。在一些实施例中，One NAND快闪存储器件可以利用图2的方法响应于来自主机的写入请求而将数据编程。
图6是示意性地说明根据一些实施例的包括快闪存储器件812的计算系统800的框图。
计算系统800可以包括与系统总线860电连接的微处理器820、RAM830、用户接口840、诸如基带芯片组的调制解调器850、以及存储系统810。在一些实施例中，计算系统800可以是移动设备，并且可以额外地提供用于供应计算系统800的操作电压的电池（未示出）。尽管未在图6中示出，但是计算系统800还可以包括应用芯片组、照相机图像处理器（CIS）和/或移动DRAM等。在一些实施例中，存储系统810可以包括利用非易失性存储器来储存数据的SSD。在一些实施例中，存储系统810可以是融合式快闪存储器（例如，图5的One NAND快闪存储器）。
另外，一些实施例可以包括非瞬态的、有形机器可读的媒介，所述媒介包括通过一个或更多个处理器运行时的执行码，可以使一个或更多个处理器执行本文描述的方法步骤。机器可读媒介的一些常见形式包括例如软盘、硬盘、磁带、任何其它的磁性媒介、CD-ROM、任何其它的光学媒介、穿孔卡、纸带、任何其它的具有孔图案的物理媒介、RAM、PROM、EPROM、FLASH-EPROM、任何其它的存储器芯片或盒式存储器、和/或任何其它的适于处理器或计算机读取的媒介。
尽管已经参照本发明的一些说明性的实施例描述了实施例，但是应当理解的是，本领域技术人员可以设计出的大量其它的变型和实施例将落入本公开原理的精神和范围内。

Claims (20)

1.一种操作半导体存储器件的方法，所述方法包括以下步骤：
读取储存在编程/擦除次数储存单元中的编程/擦除操作的次数；
基于读取的编程/擦除操作的次数来设定编程电压的脉冲宽度；以及
利用具有设定的脉冲宽度的编程电压来对存储器单元执行编程操作；
其中，设定所述编程电压的脉冲宽度的步骤包括：随着所述编程/擦除操作的次数的增加来减小所述编程电压的脉冲宽度。
2.如权利要求1所述的方法，其中，设定所述编程电压的脉冲宽度的步骤包括以下步骤：
当所述编程/擦除操作的次数在第一范围时，将所述脉冲宽度设定成第一宽度；以及
当所述编程/擦除操作的次数在第二范围时，将所述脉冲宽度设定成比所述第一宽度更窄的第二宽度；
其中，所述第一范围的上界比所述第二范围的下界小。
3.如权利要求1所述的方法，还包括以下步骤：
在执行所述编程操作之后，更新所述编程/擦除操作的次数；以及
将更新的编程/擦除操作的次数储存在所述编程/擦除次数储存单元中。
4.如权利要求1所述的方法，其中，所述编程/擦除次数储存单元包括标志单元。
5.如权利要求4所述的方法，还包括以下步骤：
当所述编程/擦除操作的次数储存在所述标志单元中时，读取储存在所述标志单元中的所述编程/擦除操作的次数，并且在对包括所述标志单元的存储块执行擦除操作之前暂时储存读取的所述编程/擦除操作的次数。
6.一种操作半导体存储器件的方法，所述方法包括以下步骤：
读取储存在编程/擦除次数储存单元中的编程/擦除操作的次数；
基于所述编程/擦除操作的次数来设定施加编程电压的时间；以及
通过以设定的时间将所述编程电压施加到选中的字线来对存储器单元执行编程操作，
其中，设定施加所述编程电压的时间的步骤包括：随着所述编程/擦除操作的次数的增加来减少施加所述编程电压的时间。
7.如权利要求6所述的方法，其中，设定施加所述编程电压的时间的步骤包括以下步骤：
当所述编程/擦除操作的次数在第一范围时，将施加所述编程电压的时间设定成第一长度；以及
当所述编程/擦除操作的次数在第二范围时，将施加所述编程电压的时间设定成比所述第一长度更短的第二长度；
其中，所述第一范围的上界比所述第二范围的下界小。
8.如权利要求6所述的方法，还包括以下步骤：
在执行所述编程操作之后，更新所述编程/擦除操作的次数；以及
将更新的编程/擦除操作的次数储存在所述编程/擦除次数储存单元中。
9.如权利要求6所述的方法，其中，所述编程/擦除次数储存单元包括标志单元。
10.如权利要求9所述的方法，还包括以下步骤：
当所述编程/擦除操作的次数储存在所述标志单元中时，读取储存在所述标志单元中的所述编程/擦除操作的次数，并且在对包括所述标志单元的存储块执行擦除操作之前暂时储存读取的所述编程/擦除操作的次数。
11.一种半导体存储器件，包括：
存储器单元，所述存储器单元与字线连接；
编程/擦除次数储存单元，所述编程/擦除次数储存单元被配置成储存所述存储器单元的编程/擦除操作的次数；以及
控制器，所述控制器被配置成：当执行编程操作时，基于所述编程/擦除操作的次数将编程电压施加到所述字线；
其中，所述编程电压的脉冲宽度随着所述编程/擦除操作的次数的增加而减小。
12.如权利要求11所述的半导体存储器件，其中：
当所述编程/擦除操作的次数在第一范围时，所述脉冲宽度设定成第一宽度；
当所述编程/擦除操作的次数在第二范围时，所述脉冲宽度设定成比所述第一宽度更窄的第二宽度；以及
所述第一范围的上界比所述第二范围的下界小。
13.如权利要求11所述的半导体存储器件，其中，所述控制器还被配置成：在所述编程操作完成之后，更新所述编程/擦除操作的次数，并且将更新的编程/擦除操作的次数储存在所述编程/擦除次数储存单元中。
14.如权利要求11所述的半导体存储器件，其中，所述编程/擦除次数储存单元包括标志单元。
15.如权利要求14所述的半导体存储器件，其中，所述控制器还被配置成：当所述编程/擦除操作的次数储存在所述标志单元时，读取储存在所述标志单元中的所述编程/擦除操作的次数，并且在对包括所述标志单元的存储块执行擦除操作之前暂时储存读取的所述编程/擦除操作的次数。
16.一种半导体存储器件，包括：
存储器单元，所述存储器单元与字线连接；
编程/擦除次数储存单元，所述编程/擦除次数储存单元被配置成储存所述存储器单元的编程/擦除操作的次数；以及
控制器，所述控制器被配置成：当执行编程操作时，基于所述编程/擦除操作的次数将编程电压供应到所述字线；
其中，供应所述编程电压的时间随着所述编程/擦除操作的次数的增加而减小。
17.如权利要求16所述的半导体存储器件，其中：
当所述编程/擦除操作的次数在第一范围时，施加所述编程电压的时间设定成第一长度；
当所述编程/擦除操作的次数在第二范围时，施加所述编程电压的时间设定成比所述第一长度更短的第二长度；以及
所述第一范围的上界比所述第二范围的下界小。
18.如权利要求16所述的半导体存储器件，其中，所述控制器还被配置成：在所述编程操作完成之后，更新所述编程/擦除操作的次数，并且将更新的编程/擦除操作的次数储存在所述编程/擦除次数储存单元中。
19.如权利要求16所述的半导体存储器件，其中，所述编程/擦除次数储存单元包括标志单元。
20.如权利要求19所述的半导体存储器件，其中，所述控制器还被配置成：当所述编程/擦除操作的次数储存在所述标志单元中时，读取储存在所述标志单元中的所述编程/擦除操作的次数，并且在对包括所述标志单元的存储块执行擦除操作之前暂时储存读取的所述编程/擦除操作的次数。
CN201310043468.4A 2012-08-10 2013-02-04 半导体存储器件及其操作方法 Pending CN103578540A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120087775A KR20140020634A (ko) 2012-08-10 2012-08-10 반도체 메모리 장치 및 그의 동작 방법
KR10-2012-0087775 2012-08-10

Publications (1)

Publication Number Publication Date
CN103578540A true CN103578540A (zh) 2014-02-12

Family

ID=50050154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310043468.4A Pending CN103578540A (zh) 2012-08-10 2013-02-04 半导体存储器件及其操作方法

Country Status (3)

Country Link
US (1) US8848448B2 (zh)
KR (1) KR20140020634A (zh)
CN (1) CN103578540A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886908A (zh) * 2014-03-17 2014-06-25 上海华虹宏力半导体制造有限公司 电可擦除可编程只读存储器的控制方法
CN105302474A (zh) * 2014-07-31 2016-02-03 华为技术有限公司 控制闪存的写操作的方法和闪存的控制器
CN105513637A (zh) * 2014-09-26 2016-04-20 北京兆易创新科技股份有限公司 一种编程监控的方法
CN105513636A (zh) * 2014-09-26 2016-04-20 北京兆易创新科技股份有限公司 一种编程监控的装置
CN107305785A (zh) * 2016-04-25 2017-10-31 爱思开海力士有限公司 半导体存储器件及其操作方法
CN109935267A (zh) * 2017-12-19 2019-06-25 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN111292793A (zh) * 2018-12-10 2020-06-16 美光科技公司 基于电平宽度的动态编程步阶特性调整

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102559549B1 (ko) 2018-09-12 2023-07-26 에스케이하이닉스 주식회사 메모리 시스템에서의 블록 상태를 관리하는 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040057288A1 (en) * 2002-09-20 2004-03-25 Fujitsu Limited Control method of non-volatile semiconductor memory cell and non-volatile semiconductor memory device
US20090296467A1 (en) * 2008-06-03 2009-12-03 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of driving the same
US20120201082A1 (en) * 2011-02-09 2012-08-09 Freescale Semiconductor, Inc. Erase ramp pulse width control for non-volatile memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US6259627B1 (en) * 2000-01-27 2001-07-10 Multi Level Memory Technology Read and write operations using constant row line voltage and variable column line load
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
KR20090118384A (ko) 2008-05-13 2009-11-18 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소거 방법 및 프로그램 방법
KR101099982B1 (ko) 2008-11-14 2011-12-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
KR101845509B1 (ko) * 2011-10-05 2018-04-05 삼성전자주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040057288A1 (en) * 2002-09-20 2004-03-25 Fujitsu Limited Control method of non-volatile semiconductor memory cell and non-volatile semiconductor memory device
US20090296467A1 (en) * 2008-06-03 2009-12-03 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of driving the same
US20120201082A1 (en) * 2011-02-09 2012-08-09 Freescale Semiconductor, Inc. Erase ramp pulse width control for non-volatile memory

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886908A (zh) * 2014-03-17 2014-06-25 上海华虹宏力半导体制造有限公司 电可擦除可编程只读存储器的控制方法
CN105302474A (zh) * 2014-07-31 2016-02-03 华为技术有限公司 控制闪存的写操作的方法和闪存的控制器
CN105302474B (zh) * 2014-07-31 2018-03-16 华为技术有限公司 控制闪存的写操作的方法和闪存的控制器
CN105513637A (zh) * 2014-09-26 2016-04-20 北京兆易创新科技股份有限公司 一种编程监控的方法
CN105513636A (zh) * 2014-09-26 2016-04-20 北京兆易创新科技股份有限公司 一种编程监控的装置
CN105513636B (zh) * 2014-09-26 2019-11-12 北京兆易创新科技股份有限公司 一种编程监控的装置
CN107305785A (zh) * 2016-04-25 2017-10-31 爱思开海力士有限公司 半导体存储器件及其操作方法
CN109935267A (zh) * 2017-12-19 2019-06-25 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN109935267B (zh) * 2017-12-19 2023-07-25 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN111292793A (zh) * 2018-12-10 2020-06-16 美光科技公司 基于电平宽度的动态编程步阶特性调整
CN111292793B (zh) * 2018-12-10 2021-09-24 美光科技公司 基于电平宽度的动态编程步阶特性调整

Also Published As

Publication number Publication date
US20140043910A1 (en) 2014-02-13
US8848448B2 (en) 2014-09-30
KR20140020634A (ko) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103578540A (zh) 半导体存储器件及其操作方法
US8769232B2 (en) Non-volatile semiconductor memory module enabling out of order host command chunk media access
KR101970450B1 (ko) 솔리드 스테이트 드라이브에서 하위 페이지 데이터 복구를 위한 시스템 및 방법
US10606521B2 (en) Memory system and operating method thereof
CN109671459B (zh) 存储器系统及其操作方法
KR20150017599A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US9837167B2 (en) Method for operating storage device changing operation condition depending on data reliability
US8331151B2 (en) Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block
KR20190073768A (ko) 메모리 시스템과 메모리 시스템의 동작방법 및 메모리 시스템을 포함하는 데이터 처리 시스템
TWI608350B (zh) 儲存裝置及其控制單元、可用於儲存裝置的資料搬移方 法
CN108536622B (zh) 存储装置、数据处理系统以及操作存储装置的方法
US10127984B2 (en) Method for operating storage device determining wordlines for writing user data depending on reuse period
US11294767B2 (en) Deferred error-correction parity calculations
CN107066201B (zh) 数据存储装置及其方法
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
CN113342566A (zh) 存储器控制器及其操作方法
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
CN111258918A (zh) 数据存储装置及其操作方法、存储系统
KR20200120159A (ko) 데이터 저장 장치 및 이의 동작 방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
TWI633551B (zh) 半導體記憶體裝置、具有其之記憶體系統及其之操作方法
KR20200015247A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190110242A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN109918315B (zh) 存储器系统及存储器系统的操作方法
CN102591738B (zh) 数据管理方法、存储器控制器与嵌入式存储器储存装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140212