CN105989888B - 非易失性存储器件及其操作方法和具有其的测试系统 - Google Patents

非易失性存储器件及其操作方法和具有其的测试系统 Download PDF

Info

Publication number
CN105989888B
CN105989888B CN201510661887.3A CN201510661887A CN105989888B CN 105989888 B CN105989888 B CN 105989888B CN 201510661887 A CN201510661887 A CN 201510661887A CN 105989888 B CN105989888 B CN 105989888B
Authority
CN
China
Prior art keywords
erase
level
value
pass
erase cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510661887.3A
Other languages
English (en)
Other versions
CN105989888A (zh
Inventor
严基杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105989888A publication Critical patent/CN105989888A/zh
Application granted granted Critical
Publication of CN105989888B publication Critical patent/CN105989888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种非易失性存储器件可以包括：多个存储块。所述非易失性存储器件可以包括控制器，被配置为通过重复擦除循环来执行擦除操作，并且可以响应于结果处理命令而基于擦除操作的通过擦除循环计数来产生并储存测试结果。擦除循环可以包括响应于擦除命令来将擦除电压施加至存储块之中的目标存储块。

Description

非易失性存储器件及其操作方法和具有其的测试系统
相关申请的交叉引用
本申请要求2015年3月19日提交给韩国知识产权局的申请号为10-2015-0038209的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体涉及一种存储器件，更具体地，涉及一种用于设置用于非易失性存储器件的擦除操作的擦除电压的电平的方法。
背景技术
半导体存储器件可以用于储存数据。半导体存储器件可以被划分为非易失性存储器件和易失性存储器件。
即使非易失性存储器件的电源被切断，非易失性存储器件也维持储存在其中的数据。非易失性存储器件包括快闪存储器件(诸如，与非(NAND)快闪存储器或或非(NOR)快闪存储器)、铁电随机存取存储器(FeRAM)或相变随机存取存储器(PCRAM)。非易失性存储器件可以包括磁阻随机存取存储器(MRAM)或电阻型随机存取存储器(ReRAM)。
当易失性存储器件的电源被切断时，易失性存储器件不维持储存在其中的数据。易失性存储器件包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。易失性存储器件由于其相对高的处理速度而通常被用作数据处理系统中的缓冲存储器件、高速缓冲存储器件或工作存储器件。
发明内容
在实施例中，可以提供一种非易失性存储器件。所述非易失性存储器件可以包括多个存储块。所述非易失性存储器件可以包括控制器，被配置为通过重复擦除循环来执行擦除操作，并且可以响应于结果处理命令基于擦除操作的通过擦除循环计数(pass eraseloop count)来产生并储存测试结果。擦除循环可以包括响应于擦除命令来将擦除电压施加至存储块之中的目标存储块。
在实施例中，可以提供一种非易失性存储器件的操作方法。所述非易失性存储器件的操作方法可以包括：响应于擦除命令通过对多个存储块之中的目标存储块重复擦除循环来执行擦除操作。所述非易失性存储器件的操作方法可以包括响应于结果处理命令基于擦除操作的通过擦除循环计数来产生测试结果。所述非易失性存储器件的操作方法可以包括响应于启动电平设置命令基于测试结果来设置被施加至目标存储块的擦除电压的启动电平。
在实施例中，可以提供一种测试系统。所述测试系统可以包括测试器件，被配置为产生擦除命令和结果处理命令。所述测试系统可以包括非易失性存储器件。所述非易失性存储器件可以包括多个存储块。所述非易失性存储器件可以包括控制器，被配置为通过重复擦除循环来执行擦除操作，并且可以响应于结果处理命令基于擦除操作的通过擦除循环计数来产生并储存测试结果。擦除循环可以包括响应于擦除命令来将擦除电压施加至存储块之中的目标存储块。
附图说明
图1是图示根据实施例的测试系统的示例的代表的框图。
图2是图示在执行擦除操作之前和之后，包括在目标存储块中的存储单元的阈值电压分布的偏移的示例的代表的示图。
图3是图示在图1的擦除操作执行单元执行擦除操作时施加至目标存储块的擦除电压的示例的代表的示图。
图4是图示包括在目标存储块(根据增量步进脉冲擦除(ISPE)方法对该目标存储块执行擦除操作)中的存储单元的阈值电压分布的偏移的示例的代表的示图。
图5是用于描述图1的数据系统的操作方法的示例的代表的流程图。
图6是图示根据实施例的测试系统的示例的代表的框图。图7是用于描述图6的测试系统的操作方法的示例的代表的流程图。
图8是图示根据实施例的包括非易失性存储器件的数据储存设备的示例的代表的框图。
具体实施方式
在下文中，将参照附图通过各种实施例的示例来描述数据储存设备及其操作方法。然而，实施例可以以各种形式实施并且不应当解释为局限于本文所阐述的各种实施例。
要理解的是，实施例不局限于附图中图示的细节，附图不一定按比例绘制，以及在一些情况下，比例可以已经被夸大以便更清楚地描述特定特征。虽然使用了特定术语，但是要认识到，所用术语仅是用于描述特定实施例而非意在限制范围。
图1是图示根据实施例的测试系统10的示例的代表的框图。
测试系统10可以包括测试器件100和非易失性存储器件200。
测试器件100可以产生擦除命令CMD_ERS。测试器件100可以将产生的擦除命令CMD_ERS传输至非易失性存储器件200。擦除命令CMD_ERS可以指示非易失性存储器件200擦除包括在非易失性存储器件200中的多个存储块BLK0至BLKj之中的目标存储块。例如，图1图示了目标存储块是第一存储块BLK0的示例。当针对目标存储块的擦除操作完成时，测试器件100可以将结果处理命令CMD_RS传输至非易失性存储器件200。结果处理命令CMD_RS可以指示非易失性存储器件200基于擦除操作的结果来产生并储存测试结果。测试器件100可以将擦除命令CMD_ERS和结果处理命令CMD_RS传输至包括在非易失性存储器件200中的多个样本存储块BLK_SP中的每个。例如，为了通过扩大测试样本来改善测试结果的可靠性，可以选择包括在非易失性存储器件200中的多个存储块BLK0至BLKj之中的存储块BLK0至BLKi作为测试样本，然后测试。
当在针对样本存储块BLK_SP中的每个的测试通过测试器件100的擦除命令CMD_ERS和结果处理命令CMD_RS而完成之后，目标测试结果被收集到非易失性存储器件200的测试结果储存单元214中时，测试器件100可以传输启动电平设置命令CMD_SET。由测试器件100发送的启动电平设置命令CMD_SET可以指示非易失性存储器件200设置擦除电压Vers的启动电平。当非易失性存储器件200执行擦除操作时可以使用擦除电压Vers。
非易失性存储器件200可以包括控制器210和存储单元阵列220。
存储单元阵列220可以实现为例如三维(3D)结构，并且包括多个存储单元。当对浮栅充电时，存储单元中的每个可以储存数据。当正擦除电压Vers被施加至阱以对浮栅放电时，存储单元可以被擦除。
存储单元阵列220可以包括多个存储块BLK0至BLKj。存储块可以表示由非易失性存储器件200执行的擦除操作的单元。例如，当对特定目标存储块(例如，BLK0)执行擦除操作时，可以将正擦除电压Vers施加至耦接至包括在目标存储块BLK0中的存储单元的阱，以便同时擦除包括在目标存储块BLK0中的存储单元。
控制器210可以包括擦除操作执行单元211、结果处理单元213和启动电平设置单元215。擦除操作执行单元211、结果处理单元213和启动电平设置单元215可以单独以硬件实现或实现在相同硬件之内。例如，硬件可以包括数字电路、模拟电路或数字电路和模拟电路的组合。例如，下面单元：擦除操作执行单元211、结果处理单元213和启动电平设置单元215中的每个可以以软件(诸如，固件)来实现。例如，擦除操作执行单元211、每个结果处理单元213和启动电平设置单元215可以实现为硬件和软件的组合。
擦除操作执行单元211可以通过重复擦除循环来执行擦除操作。在擦除循环中，擦除电压Vers响应于从测试器件100传输来的擦除命令CMD_ERS而施加至目标存储块BLK0。擦除操作执行单元211可以根据增量步进脉冲擦除(ISPE)方法对目标存储块BLK0执行擦除操作。以下将参照图2来描述ISPE。擦除操作执行单元211可以包括用于产生擦除电压Vers的电压发生单元212。擦除操作执行单元211可以将擦除操作的完成报告给测试器件100。
结果处理单元213可以响应于结果处理命令CMD_RS基于擦除操作的擦除循环数量来产生并储存测试结果。结果处理单元213可以包括用于储存测试结果的测试结果储存单元214。
响应于启动电平设置命令CMD_SET，启动电平设置单元215可以基于储存在测试结果储存单元214中的测试结果来设置擦除电压Vers的启动电平。当在擦除操作期间根据ISPE方法重复擦除循环时，擦除电压Vers的启动电平可以对应于在初始擦除循环处施加的擦除电压Vers的电平。
在启动电平设置单元215响应于启动电平设置命令CMD_SET来最终设置擦除电压Vers的启动电平之前，特定初始电平可以已经被设置为擦除电压Vers的启动电平。例如，当在测试的擦除操作期间执行初始擦除循环时，擦除操作执行单元211可以将具有初始电平的擦除电压Vers施加至目标存储块。在启动电平设置单元215最终设置擦除电压Vers的启动电平之后，擦除操作执行单元211可以当在擦除操作期间执行初始擦除循环时将具有设置启动电平的擦除电压Vers施加至目标存储块。
在传统测试系统中，当执行非易失性存储器件的擦除操作时，测试器件必须直接设置要使用的擦除电压的启动电平。对于传统测试系统的擦除操作，测试器件必须将大量命令传输至非易失性存储器件，以便指示非易失性存储器件对相应的样本存储块执行测试操作。然而，根据实施例且返回到图1，测试器件100可以仅将擦除命令CMD_ERS、结果处理命令CMD_RS和启动电平设置命令CMD_SET传输至非易失性存储器件200。例如，非易失性存储器件200可以通过预设擦除算法来执行测试并且响应于命令来产生测试结果。非易失性存储器件200可以通过简单算法来自主地设置擦除电压Vers的启动电平。例如，测试器件100的负载能够被大大减小。
图2是图示在执行擦除操作之前和之后包括在目标存储块中的存储单元的阈值电压分布的偏移的示例的代表的示图。参照图2的图表，横轴表示阈值电压Vth，以及纵轴表示存储单元的数量。
包括在目标存储块中的存储单元可以根据储存在其中的数据来形成预定阈值电压分布。例如，当一位数据储存在每个存储单元中时，储存数据“0”的存储单元可以形成阈值电压分布S11，而储存数据“1”的存储单元可以形成阈值电压分布S10。
当目标存储块被完全擦除时，已经形成阈值电压分布S11的存储单元的阈值电压Vth可以被改变。然后，存储单元可以形成阈值电压分布S10。因此，可以通过判断存储单元的阈值电压Vth是否对应于阈值电压分布S10来执行擦除验证(即，对目标存储块是否被完全擦除的验证)。对于其它示例，由于当目标存储块被完全擦除时“1”作为擦除数据储存在所有存储单元中，因此可以通过读取储存在存储单元中的数据并且判断“1”是否储存在存储单元中来执行擦除验证。
图3是图示在图1的擦除操作执行单元211执行擦除操作时施加至目标存储块的擦除电压Vers的示例的代表的示图。
擦除操作执行单元211可以通过根据ISPE方法重复擦除循环来执行擦除操作。一个擦除循环可以包括将擦除电压Vers施加至目标存储块的操作以及擦除验证操作。擦除循环数量可以指示重复执行的擦除循环的数量。每当重复擦除循环时，擦除操作执行单元211可以将擦除电压Vers的电平从在紧接的先前擦除循环处施加的电平增大预定步进电平(step level)Vst。
例如，参照图3，擦除操作执行单元211可以在第一擦除循环处(即，当擦除循环数量是1时)将具有预定初始电平Vint的擦除电压Vers施加至目标存储块。然后，擦除操作执行单元211可以对目标存储块执行擦除验证操作。
例如，当目标存储块在第一擦除循环处未被完全擦除时，擦除操作执行单元211可以开始第二擦除循环。在第二擦除循环处(即，当擦除循环数量是2时)，擦除操作执行单元211可以将擦除电压Vers的电平从初始电平Vint增大步进电平Vst，并且将具有增大的电平Vint+Vst的擦除电压Vers施加至目标存储块。然后，擦除操作执行单元211可以对目标存储块执行擦除验证操作。
例如，当目标存储块在第二擦除循环处未被完全擦除时，擦除操作执行单元211可以开始第三擦除循环。在第三擦除循环处(即，当擦除循环数量是3时)，擦除循环执行单元211可以将擦除电压Vers的电平从第二擦除循环处施加的擦除电压Vers的电平Vint+Vst增大步进电平Vst，并且将具有增大的电平Vint+2*Vst的擦除电压Vers施加至目标存储块。然后，擦除操作执行单元211可以对目标存储块执行擦除验证操作。
例如，当目标存储块在第三擦除循环处被完全擦除时，擦除操作执行单元211可以结束擦除操作。此时，通过擦除循环计数可以表示直到擦除验证结果是通过时被重复执行的擦除循环的总数。通过擦除循环计数可以表示直到目标存储块被完全擦除时要执行的擦除循环的最小数量。此外，与通过擦除循环计数对应的通过电平(pass level)可以表示在擦除循环被重复通过擦除循环计数时施加的擦除电压Vers的电平。例如，在图3中，目标存储块的通过擦除循环计数可以被设置为3，并且擦除电压Vers的通过电平可以被设置为Vint+2*Vst。
图4是图示包括在目标存储块(根据ISPE方法对该目标存储块执行擦除操作)中的存储单元的阈值电压分布的偏移的示例的代表的示图。参照图4的图表，横轴表示阈值电压Vth，而纵轴表示存储单元的数量。参照图4，假设当擦除循环重复三次时，目标存储块被完全擦除。
每当重复执行擦除循环时，包括在目标存储块中的存储单元的阈值电压分布可以从阈值电压分布S11向阈值电压分布S10逐渐偏移。
例如，当执行第一擦除循环时，形成阈值电压分布S11的存储单元之中的快存储单元C1可以仅通过具有初始电平Vint的擦除电压Vers而被完全擦除，并且形成阈值电压分布S10。然而，形成阈值电压分布S11的存储单元之中的慢存储单元C2的阈值电压Vth仅通过具有初始电平Vint的擦除电压Vers不会改变为用于形成阈值电压分布S10的电平。在该示例中，慢存储单元C2不会被完全擦除，而是形成阈值电压分布S12。
例如，当执行第二擦除循环时，可以以从在第一擦除循环处施加的擦除电压Vers的初始电平Vint增大步进电平Vst的电平Vint+Vst来施加擦除电压Vers。因此，形成阈值电压分布S12的存储单元之中的快存储单元C3可以被完全擦除，并且形成阈值电压分布S10。然而，形成阈值电压分布S11的存储单元之中的慢存储单元C4不会被完全擦除，而是形成阈值电压分布S13。
例如，当执行第三擦除循环时，可以以从在第二擦除循环处施加的擦除电压Vers的电平Vint+Vst增大步进电平Vst的电平Vint+2*Vst来施加擦除电压Vers。因此，形成阈值电压分布S13的存储单元可以被完全擦除，并且形成阈值电压分布S10。
根据实施例，当执行擦除操作时，非易失性存储器件200可以具有对擦除循环数量的限制。例如，当擦除循环数量在重复执行擦除循环之后达到临界数量时，即使目标存储块未被完全擦除，非易失性存储器件200也可以结束擦除操作，并且可以确定目标存储块的擦除操作失败。
图5是用于描述图1的测试系统10的操作方法的示例的代表的流程图。
在步骤S110处(即，传输擦除命令)，测试器件100可以将擦除命令CMD_ERS传输至非易失性存储器件200，擦除命令CMD_ERS指示非易失性存储器件200擦除样本存储块BLK_SP之中的目标存储块。
在步骤S120处(即，执行擦除操作)，擦除操作执行单元211可以响应于从测试器件100传输来的擦除命令CMD_ERS来对目标存储块执行擦除操作。
例如，在步骤S121处(即，施加擦除电压)，擦除操作执行单元211可以将擦除电压Vers施加至目标存储块。擦除操作执行单元211可以在第一擦除循环处(即，当擦除循环数量是1时)将具有预定初始电平Vint的擦除电压Vers施加至目标存储块。
在步骤S122处(即，执行擦除验证操作)，擦除操作执行单元211可以对目标存储块执行擦除验证操作。
在步骤S123处(即，通过/失败)，可以根据擦除验证结果是通过或失败来执行该过程。当擦除操作执行单元211的验证结果是通过时(即，当目标存储块被完全擦除时)，该过程可以进入步骤S130。当擦除操作执行单元211的验证结果是失败时(即，当目标存储块未被完全擦除时)，该过程可以进入步骤S124。
在步骤S124处(即，增大擦除电压的电平)，擦除操作执行单元211可以将擦除电压Vers的电平从先前施加的擦除电压Vers的电平(即，初始电平Vint)增大步进电平Vst。然后，在步骤S121处，擦除操作执行单元211可以将具有增大的电平Vint+Vst的擦除电压Vers施加至目标存储块。例如，当在步骤S123处擦除操作执行单元211的验证结果是失败时，可以重复包括增大擦除电压Vers的步骤S124、施加增大的擦除电压Vers的步骤S121和执行擦除验证的步骤S122的擦除循环，直到擦除操作执行单元211的验证结果是通过。
在步骤S130处(即，传输结果处理命令)，测试器件100可以将结果处理命令CMD_RS传输至非易失性存储器件200，以便指示非易失性存储器件200产生测试结果。
在步骤S140处(即，基于通过擦除循环计数来储存测试结果)，结果处理单元213可以响应于从测试器件100传输来的结果处理命令CMD_RS基于在步骤S120处执行的擦除操作的通过擦除循环计数来产生测试结果，并且将产生的测试结果储存在测试结果储存单元214中。此时，通过擦除循环计数可以表示直到擦除验证结果是通过时被重复执行的擦除循环的总数。通过擦除循环计数可以表示完全擦除目标存储块所要执行的擦除循环的最小数量。以下将描述用于产生测试结果的方法。
在步骤S150处(即，所有样本存储块被擦除？)，可以根据所有样本存储块BLK_SP是否被擦除来执行该过程。测试器件100可以判断所有样本存储块BLK_SP是否被擦除。当所有样本存储块未被擦除时，该过程可以返回至步骤S110。例如，在步骤S110处，测试器件100可以将擦除命令CMD_ERS传输至非易失性存储器件200，擦除命令CMD_ERS指示非易失性存储器件200擦除样本存储块BLK_SP之中的未被擦除的目标存储块。当所有样本存储块BLK_SP被擦除时，该过程可以进入步骤S160，因为所有目标测试结果被收集。
在步骤S160处(即，传输启动电平设置命令)，测试器件100可以将启动电平设置命令CMD_SET传输至非易失性存储器件200，以便指示非易失性存储器件200设置擦除电压Vers的启动电平。
在步骤S170处(即，设置擦除电压的启动电平)，启动电平设置单元215可以响应于从测试器件100传输来的启动电平设置命令CMD_SET基于测试结果来设置擦除电压Vers的启动电平。以下将描述用于设置擦除电压Vers的启动电平的方法。
如以下将描述的，控制器210可以基于通过擦除循环计数来以各种方式产生测试结果(图5的S140)，以及基于测试结果来设置擦除电压Vers的启动电平(图5的S170)。
使用最小计数的方法
如上所述，每当针对样本存储块BLK_SP中的每个的擦除操作完成时，控制器210可以从测试器件100接收结果处理命令CMD_RS。响应于结果处理命令CMD_RS，结果处理单元213可以在当前通过擦除循环计数(即，先前执行的擦除操作的通过擦除循环计数)小于测试结果时重新储存当前通过擦除循环计数作为测试结果。例如，结果处理单元213可以储存用于样本存储块BLK_SP的通过擦除循环计数之中的最小计数作为测试结果。
然后，当所有样本存储块BLK_SP被擦除时，控制器210可以从测试器件100接收启动电平设置命令CMD_SET。启动电平设置单元215可以响应于启动电平设置命令CMD_SET来将与被储存作为测试结果的通过擦除循环计数对应的通过电平设置为擦除电压Vers的启动电平。与通过擦除循环计数对应的通过电平可以表示在擦除循环被重复通过擦除循环计数时施加的擦除电压Vers的电平。例如，启动电平设置单元215可以将通过电平(在该通过电平处样本存储块BLK_SP中的一个或更多个能够仅通过一个擦除循环被完全擦除)设置为擦除电压Vers的启动电平，而不是将已经用于测试样本存储块BLK_SP的初始电平Vint设置为擦除电压Vers的启动电平。
测试结果(最小计数) 擦除电压的启动电平
2 Vint+Vst
K Vint+(k-1)*Vst
上述表格图示当非易失性存储器件200接收启动电平设置命令CMD_SET时根据测试结果设置的擦除电压Vers的启动电平。测试结果可以表示用于多个样本存储块BLK_SP的通过擦除循环计数之中的最小计数。例如，当测试结果是2时，结果处理单元213可以将在第二擦除循环处产生的擦除电压Vers的通过电平Vint+Vst设置为擦除电压Vers的启动电平。这可以被概括如下。当测结果是k时，控制器210可以将在第k擦除循环处产生的擦除电压Vers的电平Vint+(k-1)*Vst设置为擦除电压Vers的启动电平。
使用总数和最小计数的方法
每当针对样本存储块BLK_SP中的每个的擦除操作完成时，控制器210可以从测试器件100接收结果处理命令CMD_RS。结果处理单元213可以响应于结果处理命令CMD_RS来将当前通过擦除循环计数累积为先前储存的测试结果的第一值，并且在当前通过擦除循环计数小于先前储存的测试结果的第二值时，重新储存当前通过擦除循环计数作为先前储存的测试结果的第二值。例如，结果处理单元213可以储存用于样本存储块BLK_SP的通过擦除循环计数的总数作为测试结果的第一值，并且储存用于样本存储块BLK_SP的通过擦除循环计数之中的最小计数作为测试结果的第二值。
然后，当所有样本存储块BLK_SP被擦除时，控制器210可以从测试器件100接收启动电平设置命令CMD_SET。控制器210可以响应于启动电平设置命令CMD_SET基于第一值和第二值来计算补偿电平，并且将从与第二值对应的通过电平增大补偿电平的电平设置为擦除电压Vers的启动电平。
当测试结果的第一值与第二值之间的差相对大时，其可以表示用于样本存储块BLK_SP的通过擦除循环计数的方差相对高。在该示例中，当与第二值(即，最小计数)对应的擦除电压Vers的电平被紧接地设置为擦除电压Vers的启动电平时，擦除电压Vers的启动电平可以被设置为过低电平。当擦除电压Vers的启动电平过低时，即使擦除循环被重复擦除循环数量的预设临界数量，也可以存在未被完全擦除但被确定为擦除失败的存储块。因此，为了抑制这样的示例，从与最小计数对应的通过电平增大补偿电平的电平可以被设置为擦除电压Vers的启动电平。
测试电平设置单元可以根据预设补偿电平计算算法、基于第一值和第二值来计算方差，并且计算与方差对应的补偿电平。
Figure BDA0000821014290000101
上述表格图示当非易失性存储器件200接收启动电平设置命令CMD_SET时根据测试结果设置的擦除电压Vers的启动电平。例如，测试结果的第一值可以表示用于五个样本存储块的通过擦除循环计数的总数，而测试结果的第二值可以表示用于五个样本存储块BLK_SP的通过擦除循环计数之中的最小计数。
在上述表格中，当测试结果的第一值是10且第二值是2时，用于五个样本存储块BLK_SP的通过擦除循环计数的方差可以被设置为0，并且启动电平设置单元215可以将在第二擦除循环处产生的擦除电压Vers的通过电平Vint+Vst设置为擦除电压Vers的启动电平，而不使用补充电平。
在上述表格中，当测试结果的第一值是15且第二值是2时，用于五个样本存储块BLK_SP的通过擦除循环计数的方差可以大于0，并且启动电平设置单元215可以将从擦除电压Vers(其在第二擦除循环处产生)的通过电平Vint+Vst增大补偿电平x的电平Vint+Vst+x设置为擦除电压Vers的启动电平。此外，随着第一值和第二值之间的差逐渐增大，启动电平设置单元215可以使用较大补偿电平来设置擦除电压Vers的启动电平，使得擦除电压Vers的启动电平不被设置为过低电平。例如，补偿电平y可以大于补偿电平x。
根据实施例，当执行针对样本存储块BLK_SP的擦除操作时，结果处理单元213可以储存用于样本存储块BLK_SP中的每个的通过擦除循环计数作为测试结果。在该示例中，启动电平设置单元215可以基于储存的通过擦除循环计数来仅计算最小计数或者计算最小计数和通过擦除循环计数的总数，并且根据上述方法来设置擦除电压Vers的启动电平。
图6是图示根据实施例的测试系统20的示例的代表的框图。
测试系统20可以包括测试器件300和非易失性存储器件400。
在测试系统20中，不同于图1的测试系统10，测试器件300可以设置擦除电压Vers的启动电平。测试器件300可以包括启动电平设置单元315。当所有样本存储块BLK_SP被擦除时，启动电平设置单元315可以读取储存在非易失性存储器件400中的测试结果，并且基于读取的测试结果来设置擦除电压Vers的启动电平。启动电平设置单元315可以将测试结果读取命令CMD_READ传输至非易失性存储器件400，以便从非易失性存储器件400读取测试结果。除上述配置以外，测试系统20可以以与图1的测试系统10基本上相同的方式来配置和操作。元件410是控制器，以及元件420是存储单元阵列。因此，本文省略其详细描述。
图7是用于描述图6的测试系统20的操作方法的示例的代表的流程图。
在图7中，步骤S210至步骤S250可以分别以与图5的步骤S110至步骤S150基本上相同的方式来执行。因此，下面的描述将集中在图7的操作方法与图5的操作方法之间的差异上。
在步骤S260处(即，传输测试结果读取命令)，测试器件300可以将测试结果读取命令CMD_READ传输至非易失性存储器件400。
在步骤S270处(即，计算擦除电压的启动电平)，测试器件300可以基于从非易失性存储器件400读取的测试结果来计算擦除电压Vers的启动电平。然后，计算出的擦除电压Vers的启动电平可以被储存在非易失性存储器件400中。
图8是图示根据实施例的包括非易失性存储器件的数据储存设备50的示例的代表的框图。非易失性存储器件520可以以与图1的非易失性存储器件(即，200)或图6的非易失性存储器件(即，400)基本上相同的方式来配置和操作。
数据储存设备50可以被配置为响应于主机设备的写入请求来储存从主机设备(未示出)提供的数据。数据储存设备50可以被配置为响应于主机设备的读取请求来将储存在其中的数据提供给主机设备。主机设备是能够处理数据的电子设备，并且可以包括计算机、数字相机或手机。数据储存设备50可以被嵌入在主机设备中并且操作。在实施例中，数据储存设备50可以被单独地制造并且耦接至主机设备。
数据储存设备50可以包括PCMCIA(个人计算机存储卡国际协会)卡、CF(紧凑型闪存)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC、MMC-微型)、SD(安全数字)卡(SD、迷你-SD和微型-SD)、UFS(通用快闪储存设备)或SSD(固态驱动器)。
数据储存设备50可以包括控制器510和非易失性存储器件520。
控制器510可以控制数据储存设备50的全部操作。控制器510可以响应于主机设备的写入请求或读取请求来控制非易失性存储器件520的写入操作或读取操作。控制器510可以产生用于控制非易失性存储器件520的操作的命令，并且将产生的命令提供给非易失性存储器件520。控制器510可以驱动用于控制数据储存设备50的操作的软件程序。
虽然以上已经描述各种实施例，但是对于本领域技术人员来说将理解的是，所描述的实施例仅是示例。因此，本文所描述的非易失性存储器件不应当基于所述实施例而受到限制。更确切地说，当结合以上描述和附图时，本文所描述的非易失性存储器件仅应当根据所附权利要求而受到限制。
通过以上实施例可以看出，本发明提供以下技术方案。
技术方案1.一种非易失性存储器件，包括：
多个存储块；以及
控制器，被配置为通过重复擦除循环来执行擦除操作，并且被配置为响应于结果处理命令基于擦除操作的通过擦除循环计数来产生并储存测试结果，
其中，擦除循环包括响应于擦除命令来将擦除电压施加至存储块之中的目标存储块。
技术方案2.根据技术方案1所述的非易失性存储器件，其中，控制器基于测试结果来设置擦除电压的启动电平。
技术方案3.根据技术方案1所述的非易失性存储器件，其中，控制器响应于结果处理命令来在通过擦除循环计数小于先前储存的测试结果时，储存通过擦除循环计数作为测试结果。
技术方案4.根据技术方案3所述的非易失性存储器件，其中，控制器响应于启动电平设置命令来将与被储存作为测试结果的通过擦除循环计数对应的通过电平设置为擦除电压的启动电平。
技术方案5.根据技术方案1所述的非易失性存储器件，其中，控制器响应于结果处理命令来将通过擦除循环计数累积为先前储存的测试结果的第一值，并且在通过擦除循环计数小于先前储存的测试结果的第二值时储存通过擦除循环计数作为测试结果的第二值。
技术方案6.根据技术方案5所述的非易失性存储器件，其中，控制器响应于启动电平设置命令来基于第一值和第二值计算补偿电平并且将从与第二值对应的通过电平增大补偿电平的电平设置为擦除电压的启动电平。
技术方案7.根据技术方案1所述的非易失性存储器件，其中，每当重复擦除循环时，控制器将擦除电压的电平从在紧接的先前擦除循环处施加的电平增大步进电平。
技术方案8.根据技术方案1所述的非易失性存储器件，其中，通过擦除循环计数表示完全擦除目标存储块所执行的擦除循环的最小数量。
技术方案9.一种非易失性存储器件的操作方法，包括：
响应于擦除命令，通过对多个存储块之中的目标存储块重复擦除循环来执行擦除操作；
响应于结果处理命令，基于擦除操作的通过擦除循环计数来产生测试结果；以及
响应于启动电平设置命令，基于测试结果来设置被施加至目标存储块的擦除电压的启动电平。
技术方案10.根据技术方案9所述的操作方法，其中，执行擦除操作包括：
将擦除电压施加至目标存储块；
对目标存储块执行擦除验证操作；以及
根据验证结果来将擦除电压的电平从被紧接先前施加的擦除电压的电平增大步进电平。
技术方案11.根据技术方案9所述的操作方法，其中，产生测试结果包括：
比较通过擦除循环计数与先前储存的测试结果；以及
根据比较结果来储存通过擦除循环计数作为测试结果。
技术方案12.根据技术方案11所述的操作方法，其中，设置启动电平包括：将与通过擦除循环计数对应的通过电平设置为启动电平。
技术方案13.根据技术方案9所述的操作方法，其中，产生测试结果包括：
将通过擦除循环计数累积为先前储存的测试结果的第一值；
比较通过擦除循环计数与先前储存的测试结果的第二值；以及
根据比较结果来储存通过擦除循环计数作为测试结果的第二值。
技术方案14.根据技术方案13所述的操作方法，其中，设置启动电平包括：
基于第一值和第二值来计算补偿电平；以及
将从与第二值对应的通过电平增大补偿电平的电平设置为启动电平。
技术方案15.根据技术方案9所述的操作方法，其中，通过擦除循环计数表示完全擦除目标存储块所执行的擦除循环的最小数量。
技术方案16.一种测试系统，包括：
测试器件，被配置为产生擦除命令和结果处理命令；以及
非易失性存储器件，
其中，非易失性存储器件包括：
多个存储块；以及
控制器，被配置为通过重复擦除循环来执行擦除操作，并且被配置为响应于结果处理命令基于擦除操作的通过擦除循环计数来产生并储存测试结果，
其中，擦除循环包括响应于擦除命令来将擦除电压施加至存储块之中的目标存储块。
技术方案17.根据技术方案16所述的测试系统，其中，测试器件为存储块中的每个产生擦除命令和结果处理命令。
技术方案18.根据技术方案16所述的测试系统，其中，当所有存储块被擦除时，测试器件将启动电平设置命令传输至非易失性存储器件，以及
控制器基于测试结果来设置擦除电压的启动电平。
技术方案19.根据技术方案16所述的测试系统，其中，当所有存储块被擦除时，测试器件从非易失性存储器件读取测试结果，并且基于读取的测试结果来设置擦除电压的启动电平。
技术方案20.根据技术方案16所述的测试系统，其中，每当重复擦除循环时，控制器将擦除电压的电平从在紧接的先前擦除循环处施加的电平增大步进电平。

Claims (18)

1.一种非易失性存储器件，包括：
多个存储块；以及
控制器，被配置为通过重复擦除循环来执行擦除操作，并且被配置为响应于结果处理命令基于擦除操作的通过擦除循环计数来产生并储存测试结果，
其中，擦除循环包括响应于擦除命令来将擦除电压施加至存储块之中的目标存储块，
其中，控制器将通过擦除循环计数累积为先前储存的测试结果的第一值，并且在通过擦除循环计数小于先前储存的测试结果的第二值时储存通过擦除循环计数作为测试结果的第二值，
其中，控制器响应于启动电平设置命令来基于测试结果的第一值和第二值调节擦除电压的启动电平并且在初始擦除循环处将具有调节的启动电平的擦除电压施加到目标存储块。
2.根据权利要求1所述的非易失性存储器件，其中，控制器响应于启动电平设置命令来将与被储存作为第二值的通过擦除循环计数对应的通过电平设置为擦除电压的启动电平。
3.根据权利要求1所述的非易失性存储器件，其中，控制器响应于启动电平设置命令来基于第一值和第二值计算补偿电平并且将从与第二值对应的通过电平增大补偿电平的电平设置为擦除电压的启动电平。
4.根据权利要求1所述的非易失性存储器件，其中，每当重复擦除循环时，控制器将擦除电压的电平从在紧接的先前擦除循环处施加的电平增大步进电平。
5.根据权利要求1所述的非易失性存储器件，其中，通过擦除循环计数表示完全擦除目标存储块所执行的擦除循环的最小数量。
6.根据权利要求1所述的非易失性存储器件，其中，在擦除操作期间，控制器在调节启动电平之前通过使用被设置为启动电平的初始电平来执行初始擦除循环，而在调节启动电平之后通过使用调节的启动电平来执行初始擦除循环。
7.一种非易失性存储器件的操作方法，包括：
响应于擦除命令，通过对多个存储块之中的目标存储块重复擦除循环来执行擦除操作；
通过将通过擦除循环计数累积为先前储存的测试结果的第一值、以及在通过擦除循环计数小于先前储存的测试结果的第二值时储存通过擦除循环计数作为测试结果的第二值，来响应于结果处理命令、基于擦除操作的通过擦除循环计数产生测试结果；
响应于启动电平设置命令，基于测试结果的第一值和第二值来调节被施加至目标存储块的擦除电压的启动电平；以及
在初始擦除循环处将具有调节的启动电平的擦除电压施加到目标存储块。
8.根据权利要求7所述的操作方法，其中，执行擦除操作包括：
将擦除电压施加至目标存储块；
对目标存储块执行擦除验证操作；以及
根据验证结果来将擦除电压的电平从紧接先前被施加的擦除电压的电平增大步进电平。
9.根据权利要求7所述的操作方法，其中，设置启动电平包括：将与被储存作为第二值的通过擦除循环计数对应的通过电平设置为启动电平。
10.根据权利要求7所述的操作方法，其中，设置启动电平包括：
基于第一值和第二值来计算补偿电平；以及
将从与第二值对应的通过电平增大补偿电平的电平设置为启动电平。
11.根据权利要求7所述的操作方法，其中，通过擦除循环计数表示完全擦除目标存储块所执行的擦除循环的最小数量。
12.一种测试系统，包括：
测试器件，被配置为产生擦除命令、结果处理命令和启动电平设置命令；以及
非易失性存储器件，
其中，非易失性存储器件包括：
多个存储块；以及
控制器，被配置为通过重复擦除循环来执行擦除操作，并且被配置为响应于结果处理命令基于擦除操作的通过擦除循环计数来产生并储存测试结果，
其中，擦除循环包括响应于擦除命令来将擦除电压施加至存储块之中的目标存储块，
其中，控制器将通过擦除循环计数累积为先前储存的测试结果的第一值，并且在通过擦除循环计数小于先前储存的测试结果的第二值时储存通过擦除循环计数作为测试结果的第二值，
其中，控制器响应于启动电平设置命令来基于测试结果的第一值和第二值调节擦除电压的启动电平并且在初始擦除循环处将具有调节的启动电平的擦除电压施加到目标存储块。
13.根据权利要求12所述的测试系统，其中，测试器件为存储块中的每个产生擦除命令和结果处理命令。
14.根据权利要求12所述的测试系统，其中，当所有存储块被擦除时，测试器件将启动电平设置命令传输至非易失性存储器件。
15.根据权利要求12所述的测试系统，其中，当所有存储块被擦除时，测试器件从非易失性存储器件读取测试结果，并且基于读取的测试结果来调节擦除电压的启动电平。
16.根据权利要求12所述的测试系统，其中，每当重复擦除循环时，控制器将擦除电压的电平从在紧接的先前擦除循环处施加的电平增大步进电平。
17.根据权利要求12所述的测试系统，其中，控制器响应于启动电平设置命令来将与被储存作为第二值的通过擦除循环计数对应的通过电平设置为擦除电压的启动电平。
18.根据权利要求12所述的测试系统，其中，控制器响应于启动电平设置命令来基于第一值和第二值计算补偿电平并且将从与第二值对应的通过电平增大补偿电平的电平设置为擦除电压的启动电平。
CN201510661887.3A 2015-03-19 2015-10-14 非易失性存储器件及其操作方法和具有其的测试系统 Active CN105989888B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0038209 2015-03-19
KR1020150038209A KR20160112450A (ko) 2015-03-19 2015-03-19 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 테스트 시스템

Publications (2)

Publication Number Publication Date
CN105989888A CN105989888A (zh) 2016-10-05
CN105989888B true CN105989888B (zh) 2020-07-17

Family

ID=56925805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510661887.3A Active CN105989888B (zh) 2015-03-19 2015-10-14 非易失性存储器件及其操作方法和具有其的测试系统

Country Status (3)

Country Link
US (1) US9786374B2 (zh)
KR (1) KR20160112450A (zh)
CN (1) CN105989888B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108228529B (zh) * 2017-09-28 2019-07-26 清华大学无锡应用技术研究院 用于配置可重构计算阵列的方法及其系统
KR102442219B1 (ko) * 2018-10-08 2022-09-08 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
CN111897682A (zh) * 2019-05-05 2020-11-06 北京兆易创新科技股份有限公司 一种测试结果记录方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428520A (zh) * 2009-04-09 2012-04-25 桑迪士克技术有限公司 非易失性存储器的两遍擦除
CN102646447A (zh) * 2011-02-22 2012-08-22 三星电子株式会社 非易失性存储器件、存储控制器及其方法
CN103137195A (zh) * 2011-11-25 2013-06-05 爱思开海力士有限公司 半导体存储装置及其设定编程控制电路和编程方法
CN103337257A (zh) * 2013-06-20 2013-10-02 深圳市瑞耐斯技术有限公司 一种nand闪存设备及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778088B2 (en) * 2006-12-19 2010-08-17 Spansion Llc Erasing flash memory using adaptive drain and/or gate bias
KR100843037B1 (ko) * 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
US7817478B2 (en) * 2008-03-31 2010-10-19 Micron Technology, Inc. Erase degradation reduction in non-volatile memory
US8305812B2 (en) * 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
KR101222063B1 (ko) 2011-02-28 2013-01-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작방법
KR20140020155A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9070481B1 (en) * 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428520A (zh) * 2009-04-09 2012-04-25 桑迪士克技术有限公司 非易失性存储器的两遍擦除
CN102646447A (zh) * 2011-02-22 2012-08-22 三星电子株式会社 非易失性存储器件、存储控制器及其方法
JP2012174331A (ja) * 2011-02-22 2012-09-10 Samsung Electronics Co Ltd 不揮発性メモリ装置及びメモリコントローラとこれらの動作方法、メモリシステムの動作方法、並びにウェアレベリング方法
CN103137195A (zh) * 2011-11-25 2013-06-05 爱思开海力士有限公司 半导体存储装置及其设定编程控制电路和编程方法
CN103337257A (zh) * 2013-06-20 2013-10-02 深圳市瑞耐斯技术有限公司 一种nand闪存设备及其操作方法

Also Published As

Publication number Publication date
US20160276033A1 (en) 2016-09-22
US9786374B2 (en) 2017-10-10
KR20160112450A (ko) 2016-09-28
CN105989888A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
US9298608B2 (en) Biasing for wear leveling in storage systems
US9575839B2 (en) Data storage device and operating method thereof
KR102031742B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR20100031893A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
US9646696B2 (en) Semiconductor memory device, erasing methods thereof, and data storage device including the same
KR20160117713A (ko) 반도체 장치 및 그것의 동작 방법
US9927987B2 (en) Adaptive multi-phase erase
KR20170011324A (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN105989888B (zh) 非易失性存储器件及其操作方法和具有其的测试系统
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN111833949A (zh) 存储器控制器、存储器系统及其操作方法
US9570187B2 (en) Data storage device and operating method thereof
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US11216208B1 (en) Memory system, memory controller, and operation method of memory system
KR20220032268A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN112634963A (zh) 存储器系统、存储器控制器及其操作方法
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11775221B2 (en) Memory system, memory controller, and method for operating same
US11182108B2 (en) Memory system, memory controller, and operation method
US20160322087A1 (en) Data storage device and operating method thereof
KR20220138961A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US9373367B1 (en) Data storage device and operating method thereof
US11561853B2 (en) Memory system and memory controller determining a magnitude of a power supplied to the memory controller when error has occurred in target data
US20240135996A1 (en) Apparatus with multi-bit cell read mechanism and methods for operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant