CN108228529B - 用于配置可重构计算阵列的方法及其系统 - Google Patents

用于配置可重构计算阵列的方法及其系统 Download PDF

Info

Publication number
CN108228529B
CN108228529B CN201810072695.2A CN201810072695A CN108228529B CN 108228529 B CN108228529 B CN 108228529B CN 201810072695 A CN201810072695 A CN 201810072695A CN 108228529 B CN108228529 B CN 108228529B
Authority
CN
China
Prior art keywords
memory bank
configuration order
computing array
loop body
reconfigureable computing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810072695.2A
Other languages
English (en)
Other versions
CN108228529A (zh
Inventor
刘雷波
朱敏
魏少军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Research Institute of Applied Technologies of Tsinghua University
Original Assignee
Wuxi Research Institute of Applied Technologies of Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Research Institute of Applied Technologies of Tsinghua University filed Critical Wuxi Research Institute of Applied Technologies of Tsinghua University
Publication of CN108228529A publication Critical patent/CN108228529A/zh
Application granted granted Critical
Publication of CN108228529B publication Critical patent/CN108228529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

本公开提供了一种用于配置可重构计算阵列的方法,该方法包括:确定存储体中的第一命令地址,其中,存储体为可重构计算阵列的专用存储设备,存储体存储有用于对可重构计算阵列进行配置的配置命令集合;以及控制存储体将第一命令地址处的第一配置命令发送给可重构计算阵列,其中,第一配置命令属于配置命令集合。本公开还提供了一种用于配置可重构计算阵列的系统。

Description

用于配置可重构计算阵列的方法及其系统
技术领域
本公开涉及一种用于配置可重构计算阵列的方法及其系统。
背景技术
可重构计算阵列,又称为可重构计算电路,以其优越的可动态配置的灵活性在实际电路中应用越来越广泛。随着可重构计算阵列执行的计算任务越来越复杂,对其进行动态配置的数据也越来越多。那么,在将这些数据配置到可重构计算阵列时,需要较长的配置时间,这样不仅配置效率降低,而且也会严重影响可重构计算阵列的执行效率。
发明内容
本公开的一个方面提供了一种用于配置可重构计算阵列的方法,包括:确定存储体中的第一命令地址,其中,上述存储体为可重构计算阵列的专用存储设备,上述存储体存储有用于对上述可重构计算阵列进行配置的配置命令集合;以及控制上述存储体将上述第一命令地址处的第一配置命令发送给上述可重构计算阵列,其中,上述第一配置命令属于上述配置命令集合。
可选地,上述配置命令集合用于实现对上述可重构计算阵列的一次完整配置;以及上述存储体的位宽使得上述配置命令集合能够在一个时钟周期中被发送给上述可重构计算阵列,以实现在上述一个时钟周期中完成对上述可重构计算阵列的一次完整配置。
可选地,确定存储体中的第一命令地址,包括:读取由总线主设备配置的循环信息,其中,上述循环信息包括关于预先设定的至少一层循环体进行计数的信息;基于上述循环信息,利用上述至少一层循环体进行计数,以得到第一计数值;以及根据上述第一计数值,确定上述第一命令地址。
可选地,上述配置命令集合中的配置命令是按照执行顺序存储在上述存储体中的;以及根据上述第一计数值,确定上述第一命令地址,包括:将上述第一计数值作为上述第一命令地址。
可选地,上述配置命令集合中的配置命令是按照与执行顺序不同的顺序存储在上述存储体中的;以及根据上述第一计数值,确定上述第一命令地址,包括:在查找表中查找与上述第一计数值对应的上述第一命令地址,上述查找表用于存储计数值与上述存储体中的地址之间的对应关系。
可选地,上述至少一层循环体包括:内层循环体和外层循环体,其中,上述内层循环体嵌套在上述外层循环体内;以及上述循环信息包括:上述内层循环体的起始点、结束点和循环次数,以及上述外层循环体的起始点、结束点和循环次数。
可选地,对上述存储体的写入或者修改操作是在第三方认证机构的授权下进行的。
本公开的另一个方面提供了一种用于配置可重构计算阵列的系统,包括:确定模块,用于确定存储体中的第一命令地址,其中,上述存储体为可重构计算阵列的专用存储设备,上述存储体存储有用于对上述可重构计算阵列进行配置的配置命令集合;以及控制模块,用于控制上述存储体将上述第一命令地址处的第一配置命令发送给上述可重构计算阵列,其中,上述第一配置命令属于上述配置命令集合。
可选地,上述配置命令集合用于实现对上述可重构计算阵列的一次完整配置;以及上述存储体的位宽使得上述配置命令集合能够在一个时钟周期中被发送给上述可重构计算阵列,以实现在上述一个时钟周期中完成对上述可重构计算阵列的一次完整配置。
可选地,上述确定模块包括:读取单元,用于读取由总线主设备配置的循环信息,其中,上述循环信息包括关于预先设定的至少一层循环体进行计数的信息;计算单元,用于基于上述循环信息,利用上述至少一层循环体进行计数,以得到第一计数值;以及确定单元,用于根据上述第一计数值,确定上述第一命令地址。
可选地,上述配置命令集合中的配置命令是按照执行顺序存储在上述存储体中的;以及上述确定单元还用于:将上述第一计数值作为上述第一命令地址。
可选地,上述配置命令集合中的配置命令是按照与执行顺序不同的顺序存储在上述存储体中的;以及上述确定单元还用于:在查找表中查找与上述第一计数值对应的上述第一命令地址,上述查找表用于存储计数值与上述存储体中的地址之间的对应关系。
可选地,上述至少一层循环体包括:内层循环体和外层循环体,其中,上述内层循环体嵌套在上述外层循环体内;以及上述循环信息包括:上述内层循环体的起始点、结束点和循环次数,以及上述外层循环体的起始点、结束点和循环次数。
可选地,对上述存储体的写入或者修改操作是在第三方认证机构的授权下进行的。
本公开的另一方面提供了一种非易失性计算机可读存储介质,存储有计算机可执行指令,上述指令在被执行时用于实现如所述的方法。
本公开的另一方面提供了一种计算机程序,上述计算机程序包括计算机可执行指令,上述指令在被执行时用于实现如上所述的方法。
附图说明
为了更完整地理解本公开及其优势,现在将参考结合附图的以下描述,其中:
图1示意性示出了根据本公开实施例的适于用于配置可重构计算阵列的方法及其系统的场景图;
图2示意性示出了根据本公开实施例的用于配置可重构计算阵列的方法的流程图;
图3示意性示出了根据本公开实施例的确定存储体中的第一命令地址的流程图;
图4示意性示出了根据本公开实施例的具有两层循环体的循环控制方法的流程图;
图5示意性示出了根据本公开实施例的用于配置可重构计算阵列的系统的框图;
图6示意性示出了根据本公开实施例的确定模块的框图;以及
图7示意性示出了根据本公开实施例的适用于配置可重构计算阵列的方法的系统的框图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例,在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
附图中示出了一些方框图和/或流程图。应理解,方框图和/或流程图中的一些方框或其组合可以由计算机程序指令来实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器,从而这些指令在由该处理器执行时可以创建用于实现这些方框图和/或流程图中所说明的功能/操作的装置。
因此,本公开的技术可以硬件和/或软件(包括固件、微代码等)的形式来实现。另外,本公开的技术可以采取存储有指令的计算机可读介质上的计算机程序产品的形式,该计算机程序产品可供指令执行系统使用或者结合指令执行系统使用。在本公开的上下文中,计算机可读介质可以是能够包含、存储、传送、传播或传输指令的任意介质。例如,计算机可读介质可以包括但不限于电、磁、光、电磁、红外或半导体系统、装置、器件或传播介质。计算机可读介质的具体示例包括:磁存储装置,如磁带或硬盘(HDD);光存储装置,如光盘(CD-ROM);存储器,如随机存取存储器(RAM)或闪存;和/或有线/无线通信链路。
在本公开实施例中,可重构计算阵列可以包括多个算子,即能够执行各种算术逻辑等运算的基本单元。例如,可重构计算阵列可以包括用于实现数学运算、查表运算、比特置换运算等的多个算子。可以理解的是,在本公开实施例中,在对可重构计算阵列进行配置时,实际上是对可重构计算阵列中的相应算子进行配置,以使得其完成期望的计算任务。
本公开的实施例提供了一种用于配置可重构计算阵列的方法以及能够应用该方法的用于配置可重构计算阵列的系统。该方法包括确定存储体中的第一命令地址,其中,存储体为可重构计算阵列的专用存储设备,存储体存储有用于对可重构计算阵列进行配置的配置命令集合;以及控制存储体将第一命令地址处的第一配置命令发送给可重构计算阵列,其中,第一配置命令属于配置命令集合。
图1示意性示出了本公开实施例的适于用于配置可重构计算阵列的方法及其系统的场景图。
如图1所示,该应用场景包括总线主设备110和可重构处理系统120。可重构处理系统120可以包括可重构计算阵列的控制单元121、可重构计算阵列122以及存储体123。
总线主设备110可以通过总线与可重构处理系统120相连接。在一个实施例中,总线主设备110可以利用本领域已知的各种通用或者专用处理器来实现,例如,中央处理单元(Central Processing Unit,CPU)。
总线主设备110可以对可重构处理系统120进行控制,例如,调度分配需要可重构处理系统120执行的计算任务等。
控制单元121可以对可重构计算阵列122进行配置以及其它相关的控制功能,以使得其执行相应的计算任务。例如,控制单元121可以获取总线主设备110的指示信息,例如,该指示信息可以指示可重构计算阵列需要执行的计算任务等。然后,控制单元121可以对可重构计算阵列122进行相应的配置。
如下文将详细描述的,在本公开实施例中,存储体123可以是可重构计算阵列122专用的存储设备,其可以存储用于对可重构计算阵列122进行配置的配置命令。这样,控制单元121可以利用存储体123中存储的配置命令来对可重构计算阵列122进行配置。
在一个实施例中,控制单元121可以是微控制单元(Microcontroller Unit,MCU),其可以利用本领域已知的各种处理器来实现。
图2示意性示出了根据本公开实施例的用于配置可重构计算阵列的方法的流程图。例如,图2所示的方法可以由可重构计算阵列的控制单元来实现,比如,图1所示的总线主设备110或者控制单元121。如图2所示,该方法包括操作S210和S220:
在操作S210,确定存储体中的第一命令地址,其中,存储体为可重构计算阵列的专用存储设备,存储体存储有用于对可重构计算阵列进行配置的配置命令集合。
在操作S220,控制存储体将第一命令地址处的第一配置命令发送给可重构计算阵列,其中,第一配置命令属于配置命令集合。
需要说明的是,此处的存储体不同于现有的内存(例如,在图1中的总线主设备为CPU的情况下,与CPU相连接的内存)。该存储体是专门设置的由可重构计算阵列专用的存储设备。例如,可以通过高速专线(比如通过硬连接的方式)将存储体和可重构计算阵列两者连接在一起。存储体可以存储有用于对可重构计算阵列进行配置的配置命令。例如,可以根据实际需要,预先将相应的配置命令存储在该存储体中。
例如,对可重构计算阵列进行配置的配置流程如下:控制单元可以确定当前所需要的配置命令的存储地址,即第一命令地址,进一步,控制单元可以将确定的第一命令地址发送给存储体,使得存储体能够基于该地址,通过前述的专线将相应的配置命令发送给可重构计算阵列,以对可重构计算阵列进行配置。例如,第一命令地址可以作为存储体的输入,而存储体可以基于该输入,将该地址处的配置命令输出给可重构计算阵列。
可以理解的是,上述存储体实际上是命令池,该存储体可以利用所已知的各种合适的存储器来实现。
如前所述,可重构计算阵列(又称为可重构计算电路)以其优越的灵活性在实际电路中应用越来越广泛,然而,随着可重构计算阵列需要执行的计算任务的复杂度增加,在对可重构计算阵列进行配置时可能会有大量的配置数据(又称为配置命令)。通常在配置时,会将配置命令存储在与总线相连接的内存中,总线主设备通过总线将配置命令传送给可重构处理系统,然后由可重构计算阵列的控制单元配置到可重构计算阵列。这样,会导致可重构计算阵列的配置时间很长,配置效率低,也会严重影响执行效率。此外,这种方式也会长时间占用总线主设备以及总线,严重影响总线主设备的处理性能和效率。
鉴于此,在本公开实施例中,可以将配置命令存储在可重构计算阵列专用的存储体中。在一个实施例中,可以将配置命令从总线主设备的内存导入该存储体中;在其它实施例中,可以直接将配置命令存储在存储体中。这样,在对可重构计算阵列进行配置时,能够将配置命令直接从存储体输出至可重构计算阵列,而无需由总线主设备通过总线传送相应的配置命令,由此能够有效地缩短可重构阵列的配置时间,使得一次配置能够在很短的时间内完成,从而能够提高执行效率。此外,由于不再长时间占用总线主设备及主线,也能够极大地提高总线主设备的处理性能和效率。
可见,通过本公开实施例,通过利用可重构计算阵列专用的存储体来存储以及输出可重构计算阵列的配置命令,因而能够达到缩短可重构计算阵列的配置时间的目的,提高其配置效率以及执行效率。
可选地,配置命令可以是预先存储在存储体中的。例如,可以根据实际需求,将用于实现可重构计算阵列进行配置的部分或者全部配置命令预先存储在存储体中。比如,可以将用于实现对可重构计算阵列进行一次或多次完整配置的配置命令预先存储在存储体中。
作为一种可选的实施例,上述配置命令集合用于实现对可重构计算阵列的一次完整配置;以及存储体的位宽使得配置命令集合能够在一个时钟周期中被发送给可重构计算阵列,以实现在一个时钟周期中完成对可重构计算阵列的一次完整配置。
也即,配置命令集合中可以包含实现对可重构计算阵列的一次完整配置所需要的全部配置命令。
例如,为了实现在一个时钟周期中完成对可重构计算阵列的一次完整配置,存储体的位宽可以是大于或者等于某一阈值的位宽。该阈值可以根据可重构计算阵列的配置命令大小来设置,或者可以根据实际需求来设置。
如前所述,在现有的可重构计算阵列的配置方式中,配置命令被存储在总线主设备的内存中,当需要配置可重构计算阵列时,总线主设备通过系统总线读取内存中的配置命令,然后再通过系统总线将读取的配置命令写入到可重构计算阵列中。系统总线一般有位宽限制,而且存在总线竞争、协议开销等,所以可重构计算阵列的一次配置往往会花费较长的时间才能完成。
然而,在本公开实施例中,利用一个专用的位宽很宽的存储体来存储配置命令,而且该存储体和可重构计算阵列之间的总线是私有的,即供存储体和可重构计算阵列专用的。比如,存储体和可重构计算阵列之间可以通过大带宽总线接口进行连接。这样,在对可重构计算阵列进行配置时,存储体中的配置命令可以在一个时钟周期内输出到可重构计算阵列,从而能够极大地提高配置效率以及执行效率。
另外,在现有技术中,可重构计算阵列的一套配置命令通常会占用内存的多个存储单元。而本公开实施例中的存储体能够存储用于可重构计算阵列的一次完整配置的配置命令,这样能够进一步提高可重构计算阵列的配置效率。
本公开还提供了一种配置命令循环控制方法,能够自动地按照配置要求将存储体中的配置命令发送给可重构计算阵列。
下面参考图3,结合具体实施例对图2所示的方法中的步骤S210做进一步说明。
图3示意性示出了根据本公开实施例的确定存储体中的第一命令地址的流程图。例如,图3的方法可以由可重构计算阵列的控制单元(例如,图1中的控制单元121)来实现。如图3所示,该方法包括操作S211~S213:
在操作S211,读取由总线主设备配置的循环信息,其中,循环信息包括关于预先设定的至少一层循环体进行计数的信息;
在操作S212,基于循环信息,利用至少一层循环体进行计数,以得到第一计数值;以及
在操作S213,根据第一计数值,确定第一命令地址。
例如,在操作S211中,总线主设备可以将循环信息写入控制寄存器中,然后可重构计算阵列的控制单元(例如,图1中的控制单元121)可以从控制寄存器中读取该循环信息。
控制单元在读取循环信息之后,可以根据相应的循环体进行计数,进而根据计数值确定存储体中对应的命令地址。其中,计数值可以直接作为命令地址使用,或者计数值不直接作为命令地址使用,但是可以与命令地址之间具有一定的对应关系。关于计数值是否直接作为命令地址,可以根据实际需要来设定。例如,可以根据命令地址在存储体中的存储顺序来设置计数值是否直接作为命令地址而使用。
可选地,上述循环体可以包括一层或者多层,在此不做限定。优选地,可以设置两层循环体,即内层循环体和外层循环体。两层循环体可以适用于目前的大部分算法,在实现上简单高效。
通过本公开实施例,通过读取由总线主设备配置的循环信息,并基于循环信息,利用至少一层循环体进行计数,以得到第一计数值,进而根据第一计数值,确定第一命令地址,可以简化命令地址的确定过程,能够简单快速确定命令地址。此外,总线主设备仅需要配置简单的循环信息,而不再被长时间占用,从而也能够提高总线主设备的处理性能。
作为一种可选的实施例,配置命令集合中的配置命令是按照执行顺序存储在存储体中的;以及根据第一计数值,确定第一命令地址,包括:将第一计数值作为第一命令地址。
作为一种可选的实施例,配置命令集合中的配置命令是按照与执行顺序不同的顺序存储在存储体中的;以及根据第一计数值,确定第一命令地址,包括:在查找表中查找与第一计数值对应的第一命令地址,查找表用于存储计数值与存储体中的地址之间的对应关系。
在本公开实施例中,由于配置命令既可以顺序存储在存储体中,也可以乱序存储在存储体中,因而从存储体中读取配置命令至少有两种方式:一种是递增方式,一个是查找表方式。
在递增方式中,可以将计数值直接作为存储体的命令地址来索引出可重构计算阵列的配置命令。
在查找表方式中,可以将计数值作为一个查找表的输入信号,通过查找表查出存储体的命令地址,查找表的内容可以由总线主设备(如CPU)写入。
递增方式可以适用于存储体中的命令按照配置顺序来存储的情况;查找表方式可以适用于存储体中的命令乱序存放的情况。
通过本公开实施例,基于存储体中的配置命令的不同存储顺序,可以灵活地设置计数值与命令地址的对应关系,例如,如果配置命令是顺序存储的,则可以直接将计数值作为命令地址;如果配置命令是乱序存储的,则可以直接将计数值作为查找表的输入信号,将查找表基于计数值的输出信号作为命令地址,从而能够根据实际需求灵活地决定配置命令存储方式。
作为一种可选的实施例,至少一层循环体可以包括:内层循环体和外层循环体,其中,内层循环体嵌套在外层循环体内;以及循环信息可以包括:内层循环体的起始点、结束点和循环次数,以及外层循环体的起始点、结束点和循环次数。
例如,每层循环体的起始点、结束点和循环次数可以是由总线主设备在控制寄存器中配置的。
在一个实施例中,上述循环体可以通过硬件或者软件计数器来实现。为了便于本领域技术人员更好地理解本公开实施例,下面将结合具体例子进行描述。应当理解的是,该例子并不对本公开实施例的范围造成任何限制。图4示出了根据本公开实施例的具有两层循环体的循环控制方法的流程图。
如图4所示,可以设置计数器。假设总线主设备将外层循环体的起始点设置为L2_startpiont,结束点为L2_endpoint,以及循环次数为L2_Round cnt。此外,假设总线主设备将内层循环体的起始点设置为L1_startpoint,结束点为L1_endpoint,以及循环次数为L1_Round cnt。
该计数器在外层循环体的起始点L2_startpiont开始计数,当计数到内层循环体的起始点L1_startpoint时,继续向下计数;当计数到内层循环体的结束点L1_endpoint时,如果内层循环体的循环次数不为0(即,L1_Round cnt不为0),则计数器重新跳转到内层循环体的起始点L1_startpoint,此时内层循环体的一次循环结束。然后计数器从内层循环体的起始点L1_startpoint重新计数。当内层循环体的循环次数计数到0,且计数器计数到内层循环的结束点L1_endpoint时,会继续向下计数,当计数器计数到外层循环的结束点L2_endpoint时,外层循环体的一次循环结束。如果外层循环体的循环次数不为0(即,L2_Roundcnt不为0),则计数器重新跳回外层循环的起始点L2_startpoint开始计数。如果外层循环体的循环次数计数到0且计数器计数到外层循环体的结束点L2_endpoint时,本次循环控制结束。
如上所述,从存储体中读取配置命令至少有两种方式:一种是递增方式,一个是查找表方式。在递增方式中,可以将计数值直接作为存储体的命令地址来索引出可重构计算阵列的配置命令。在查找表方式中,可以将计数值作为一个查找表的输入信号,通过查找表查出存储体的命令地址。
具体选择何种方式,可以通过如图4中所示的模式命令来指示。该模式命令可以由总线主设备发出,或者由可重构处理系统中的控制单元(例如,图1中的控制单元121)来自主地决定。
然后,数据选择器(即,图4所示的MUX)可以根据模式命令,确定是向存储体输出查找表中得到的值还是输出计数值。存储体可以根据MUX输出的结果,来将相应位置处的配置命令输出到可重构计算阵列。
可以理解的是,上述计数器、数据选择器、查找表等可以在如图1所示的控制单元121内部实现。
可以理解的是,对于每层循环体而言,循环次数可以为0。也就是说,每层的循环次数可以是自然数。在各层循环体次数均为0的情况下,也可以采用上述递增方式或者查找表方式来确定相应的命令地址。本公开实施例对此不作限制。
通过本公开实施例,可以使循环体包括两层,即内层循环体和外层循环体,这种方式可以适用于目前的大部分算法,在实现上简单高效。
作为一种可选的实施例,对上述存储体的写入或者修改操作是在第三方认证机构的授权下进行的。
为了确保存储体的安全性,存储体可以由第三方认证机构授权写入。例如,在普通用户模式下,无法访问或修改存储体的内容,而在第三方认证机构的授权下,可以进行这样的操作。例如,总线主设备可以在第三方认证机构的授权下,对存储体进行写入或者修改操作。这是因为,如果在没有任何安全检查的情况下直接在存储体中写入或者修改配置命令,可能会被间谍软件或者硬件木马等窃取或者篡改配置命令。这样,通过该实施例,可以提高存储体中配置命令的安全性,相应地能够确保可重构计算阵列执行的算法的安全性。
图5示意性示出了根据本公开实施例的用于配置可重构计算阵列的系统的框图。例如,图5所示的系统可以由可重构计算阵列的控制单元来实现,比如,图1所示的控制单元121。
该用于配置可重构计算阵列的系统400包括:确定模块410和控制模块420。确定模块410用于确定存储体中的第一命令地址,其中,存储体为可重构计算阵列的专用存储设备,存储体存储有用于对可重构计算阵列进行配置的配置命令集合;以及控制模块420用于控制存储体将第一命令地址处的第一配置命令发送给可重构计算阵列,其中,第一配置命令属于配置命令集合。该用于配置可重构计算阵列的系统400可以执行上面参考图2~图4描述的方法,以实现对可重构计算阵列的配置。为了避免重复,此处不再赘述。
在本公开实施例中,可以将配置命令存储在可重构计算阵列专用的存储体中。这样,在对可重构计算阵列进行配置时,能够将配置命令直接从存储体输出至可重构计算阵列,而无需由总线主设备通过总线传送相应的配置命令,由此能够有效地缩短可重构阵列的配置时间,使一次配置能够在很短的时间内完成,从而能够提高执行效率。此外,由于不再长时间占用总线主设备及主线,也能够极大地提高总线主设备的处理性能和效率。
作为一种可选的实施例,配置命令集合用于实现对可重构计算阵列的一次完整配置;以及存储体的位宽使得配置命令集合能够在一个时钟周期中被发送给可重构计算阵列,以实现在一个时钟周期中完成对可重构计算阵列的一次完整配置。
在本公开实施例中,利用一个专用的位宽很宽的存储体来存储配置命令,而且该存储体和可重构计算阵列之间的总线是私有的,即供存储体和可重构计算阵列专用的。比如,存储体和可重构计算阵列之间可以通过大带宽总线接口进行连接。这样,在对可重构计算阵列进行配置时,存储体中的配置命令可以在一个时钟周期内输出到可重构计算阵列,从而能够极大地提高配置效率以及执行效率。
另外,在现有技术中,可重构计算阵列的一套配置命令通常会占用内存的多个存储单元。而本公开实施例中的存储体能够存储用于可重构计算阵列的一次完整配置的配置命令,这样能够进一步提高可重构计算阵列的配置效率。
图6示意性示出了根据本公开实施例的确定模块的框图。如图6所示,确定模块410包括:读取单元411、计算单元412和确定单元413。读取单元411用于读取由总线主设备配置的循环信息,其中,循环信息包括关于预先设定的至少一层循环体进行计数的信息;计算单元412用于基于循环信息,利用至少一层循环体进行计数,以得到第一计数值;以及确定单元413用于根据第一计数值,确定第一命令地址。该确定模块410可以执行上面参考图3描述的方法,以实现对可重构计算阵列的配置。为了避免重复,此处不再赘述。
作为一种可选的实施例,配置命令集合中的配置命令是按照执行顺序存储在存储体中的;以及确定单元413还用于:将第一计数值作为第一命令地址。
作为一种可选的实施例,配置命令集合中的配置命令是按照与执行顺序不同的顺序存储在存储体中的;以及确定单元413还用于:在查找表中查找与第一计数值对应的第一命令地址,查找表用于存储计数值与存储体中的地址之间的对应关系。
作为一种可选的实施例,至少一层循环体包括:内层循环体和外层循环体,其中,内层循环体嵌套在外层循环体内;以及循环信息包括:内层循环体的起始点、结束点和循环次数,以及外层循环体的起始点、结束点和循环次数。
例如,每层循环体的起始点、结束点和循环次数可以是由总线主设备在控制寄存器中配置的。
通过本公开实施例,可以使循环体包括两层,即内层循环体和外层循环体,这种方式可以适用于目前的大部分算法,在实现上简单高效。
作为一种可选的实施例,对存储体的写入或者修改操作是在第三方认证机构的授权下进行的。
为了确保存储体的安全性,存储体可以由第三方认证机构授权写入。例如,在普通用户模式下,无法访问或修改存储体的内容,而在第三方认证机构的授权下,可以进行这样的操作。例如,总线主设备可以在第三方认证机构的授权下,对存储体进行写入或者修改操作。这是因为,如果在没有任何安全检查的情况下直接在存储体中写入或者修改配置命令,可能会被间谍软件或者硬件木马等窃取或者篡改配置命令。这样,通过该实施例,可以提高存储体中配置命令的安全性,相应地能够确保可重构计算阵列执行的算法的安全性。
可以理解的是,确定模块410和控制模块420可以合并在一个模块中实现,或者其中的任意一个模块可以被拆分成多个模块。或者,这些模块中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合,并在一个模块中实现。根据本发明的实施例,确定模块410和控制模块420中的至少一个可以至少被部分地实现为硬件电路,例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC),或可以以对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现,或以软件、硬件以及固件三种实现方式的适当组合来实现。或者,确定模块410和控制模块420的至少一个可以至少被部分地实现为计算机程序模块,当该程序被计算机运行时,可以执行相应模块的功能。
本公开的另一方面提供了一种非易失性计算机可读存储介质,存储有计算机可执行指令,上述指令在被执行时用于实现方法部分实施例所述的方法。
本公开的另一方面提供了一种计算机程序,上述计算机程序包括计算机可执行指令,上述指令在被执行时用于实现方法部分实施例所述的方法。
图7示意性示出了根据本公开实施例的适用于配置可重构计算阵列的方法的系统的框图。
如图7所示,系统500包括处理器510、存储器520。该系统500可以执行上面参考图2~图4描述的方法,以实现可重构计算阵列的配置。
具体地,处理器510例如可以包括通用微处理器、指令集处理器和/或相关芯片组和/或专用微处理器(例如,专用集成电路(ASIC)),等等。处理器510还可以包括用于缓存用途的板载存储器。处理器510可以是用于执行参考图2~图4描述的根据本公开实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。例如,处理器510可以实现图1中的控制单元的各种功能。
存储器520是计算机可读存储介质,例如可以是能够包含、存储、传送、传播或传输指令的任意介质。例如,可读存储介质可以包括但不限于电、磁、光、电磁、红外或半导体系统、装置、器件或传播介质。可读存储介质的具体示例包括:磁存储装置,如磁带或硬盘(HDD);光存储装置,如光盘(CD-ROM);存储器,如随机存取存储器(RAM)或闪存;和/或有线/无线通信链路。
存储器520可以包括计算机程序521,该计算机程序521可以包括代码/计算机可执行指令,其在由处理器510执行时使得处理器510执行例如上面结合图2~图4所描述的方法流程及其任何变形。
计算机程序521可被配置为具有例如包括计算机程序模块的计算机程序代码。例如,在示例实施例中,计算机程序521中的代码可以包括一个或多个程序模块,例如包括521A、模块521B、……。应当注意,模块的划分方式和个数并不是固定的,本领域技术人员可以根据实际情况使用合适的程序模块或程序模块组合,当这些程序模块组合被处理器510执行时,使得处理器510可以执行例如上面结合图2~图4所描述的方法流程及其任何变形。
根据本发明的实施例,确定模块410和控制模块420中的至少一个可以实现为参考图7描述的计算机程序模块,其在被处理器510执行时,可以实现上面描述的相应操作。
本领域技术人员可以理解,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本公开中。特别地,在不脱离本公开精神和教导的情况下,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
尽管已经参照本公开的特定示例性实施例示出并描述了本公开,但是本领域技术人员应该理解,在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下,可以对本公开进行形式和细节上的多种改变。因此,本公开的范围不应该限于上述实施例,而是应该不仅由所附权利要求来进行确定,还由所附权利要求的等同物来进行限定。

Claims (13)

1.一种用于配置可重构计算阵列的方法,包括:
确定存储体中的第一命令地址,其中,所述存储体为可重构计算阵列的专用存储设备,所述存储体存储有用于对所述可重构计算阵列进行配置的配置命令集合,其中,确定存储体中的第一命令地址包括:
读取由总线主设备配置的循环信息,其中,所述循环信息包括关于预先设定的至少一层循环体进行计数的信息;
基于所述循环信息,利用所述至少一层循环体进行计数,以得到第一计数值;以及
根据所述第一计数值,确定所述第一命令地址;以及
控制所述存储体将所述第一命令地址处的第一配置命令发送给所述可重构计算阵列,其中,所述第一配置命令属于所述配置命令集合。
2.根据权利要求1所述的方法,其中:
所述配置命令集合用于实现对所述可重构计算阵列的一次完整配置;以及
所述存储体的位宽使得所述配置命令集合能够在一个时钟周期中被发送给所述可重构计算阵列,以实现在所述一个时钟周期中完成对所述可重构计算阵列的一次完整配置。
3.根据权利要求1所述的方法,其中:
所述配置命令集合中的配置命令是按照执行顺序存储在所述存储体中的;以及
根据所述第一计数值,确定所述第一命令地址,包括:
将所述第一计数值作为所述第一命令地址。
4.根据权利要求1所述的方法,其中:
所述配置命令集合中的配置命令是按照与执行顺序不同的顺序存储在所述存储体中的;以及
根据所述第一计数值,确定所述第一命令地址,包括:
在查找表中查找与所述第一计数值对应的所述第一命令地址,所述查找表用于存储计数值与所述存储体中的地址之间的对应关系。
5.根据权利要求1至4中任一项所述的方法,其中:
所述至少一层循环体包括:内层循环体和外层循环体,其中,所述内层循环体嵌套在所述外层循环体内;以及
所述循环信息包括:所述内层循环体的起始点、结束点和循环次数,以及所述外层循环体的起始点、结束点和循环次数。
6.根据权利要求1至4中任一项所述的方法,其中,对所述存储体的写入或者修改操作是在第三方认证机构的授权下进行的。
7.一种用于配置可重构计算阵列的系统,包括:
确定模块,用于确定存储体中的第一命令地址,其中,所述存储体为可重构计算阵列的专用存储设备,所述存储体存储有用于对所述可重构计算阵列进行配置的配置命令集合,其中,所述确定模块包括:
读取单元,用于读取由总线主设备配置的循环信息,其中,所述循环信息包括关于预先设定的至少一层循环体进行计数的信息;
计算单元,用于基于所述循环信息,利用所述至少一层循环体进行计数,以得到第一计数值;以及
确定单元,用于根据所述第一计数值,确定所述第一命令地址;以及
控制模块,用于控制所述存储体将所述第一命令地址处的第一配置命令发送给所述可重构计算阵列,其中,所述第一配置命令属于所述配置命令集合。
8.根据权利要求7所述的系统,其中:
所述配置命令集合用于实现对所述可重构计算阵列的一次完整配置;以及
所述存储体的位宽使得所述配置命令集合能够在一个时钟周期中被发送给所述可重构计算阵列,以实现在所述一个时钟周期中完成对所述可重构计算阵列的一次完整配置。
9.根据权利要求7所述的系统,其中:
所述配置命令集合中的配置命令是按照执行顺序存储在所述存储体中的;以及
所述确定单元还用于:将所述第一计数值作为所述第一命令地址。
10.根据权利要求7所述的系统,其中:
所述配置命令集合中的配置命令是按照与执行顺序不同的顺序存储在所述存储体中的;以及
所述确定单元还用于:在查找表中查找与所述第一计数值对应的所述第一命令地址,所述查找表用于存储计数值与所述存储体中的地址之间的对应关系。
11.根据权利要求7至10中任一项所述的系统,其中:
所述至少一层循环体包括:内层循环体和外层循环体,其中,所述内层循环体嵌套在所述外层循环体内;以及
所述循环信息包括:所述内层循环体的起始点、结束点和循环次数,以及所述外层循环体的起始点、结束点和循环次数。
12.根据权利要求7至10中任一项所述的系统,其中,对所述存储体的写入或者修改操作是在第三方认证机构的授权下进行的。
13.一种非易失性计算机可读存储介质,存储有计算机可执行指令,上述指令在被执行时用于实现如权利要求1至6中任一项所述的方法。
CN201810072695.2A 2017-09-28 2018-01-24 用于配置可重构计算阵列的方法及其系统 Active CN108228529B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2017109057687 2017-09-28
CN201710905768 2017-09-28

Publications (2)

Publication Number Publication Date
CN108228529A CN108228529A (zh) 2018-06-29
CN108228529B true CN108228529B (zh) 2019-07-26

Family

ID=62667443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810072695.2A Active CN108228529B (zh) 2017-09-28 2018-01-24 用于配置可重构计算阵列的方法及其系统

Country Status (1)

Country Link
CN (1) CN108228529B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110045996B (zh) * 2019-02-28 2022-07-05 中国科学院苏州纳米技术与纳米仿生研究所 可伸缩三维阵列的配置系统及方法、配置器、计算阵列器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102968390A (zh) * 2012-12-13 2013-03-13 东南大学 基于预先解码分析的配置信息缓存管理方法及系统
CN104615439A (zh) * 2015-02-13 2015-05-13 东南大学 一种可重构系统的配置控制器
CN104636290A (zh) * 2013-11-06 2015-05-20 京微雅格(北京)科技有限公司 基于多配置链组的fpga芯片配置结构和配置方法
CN105630735A (zh) * 2015-12-25 2016-06-01 南京大学 一种基于可重构计算阵列的协处理器
CN105718245A (zh) * 2016-01-18 2016-06-29 清华大学 可重构计算循环映射优化方法
CN105989888A (zh) * 2015-03-19 2016-10-05 爱思开海力士有限公司 非易失性存储器件及其操作方法和具有其的测试系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354147B (zh) * 2011-07-22 2013-06-12 江俊逢 可重构计算机数字控制系统与数字控制方法、重构方法
CN103034617B (zh) * 2012-12-13 2015-09-30 深圳市同创国芯电子有限公司 用于实现可重构系统配置信息存储的缓存结构和管理方法
CN103488585B (zh) * 2013-09-27 2016-03-16 东南大学 用于实现可重构系统中配置信息缓存更新的控制器
CN103942181B (zh) * 2014-03-31 2017-06-06 清华大学 用于生成动态可重构处理器的配置信息的方法、装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102968390A (zh) * 2012-12-13 2013-03-13 东南大学 基于预先解码分析的配置信息缓存管理方法及系统
CN104636290A (zh) * 2013-11-06 2015-05-20 京微雅格(北京)科技有限公司 基于多配置链组的fpga芯片配置结构和配置方法
CN104615439A (zh) * 2015-02-13 2015-05-13 东南大学 一种可重构系统的配置控制器
CN105989888A (zh) * 2015-03-19 2016-10-05 爱思开海力士有限公司 非易失性存储器件及其操作方法和具有其的测试系统
CN105630735A (zh) * 2015-12-25 2016-06-01 南京大学 一种基于可重构计算阵列的协处理器
CN105718245A (zh) * 2016-01-18 2016-06-29 清华大学 可重构计算循环映射优化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
可重构计算处理器技术;魏少军等;《中国科学:信息科学》;20121231;第42卷(第12期);第1559-1576页

Also Published As

Publication number Publication date
CN108228529A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
US20190042925A1 (en) Methods and arrangements to manage memory in cascaded neural networks
EP3230861B1 (en) Technologies for fast synchronization barriers for many-core processing
US9195610B2 (en) Transaction info bypass for nodes coupled to an interconnect fabric
TWI515669B (zh) 用於狀態機中資料分析之系統與方法
US11847395B2 (en) Executing a neural network graph using a non-homogenous set of reconfigurable processors
US9811287B2 (en) High-performance hash joins using memory with extensive internal parallelism
CN102282537B (zh) 处理器和减少从处理器中取程序指令的数量的方法
US9632978B2 (en) Reconfigurable processor based on mini-cores, schedule apparatus, and method thereof
US11216281B2 (en) Facilitating data processing using SIMD reduction operations across SIMD lanes
CN104050110B (zh) 用于存储器内计算的本地旁路的方法和系统
US8977835B2 (en) Reversing processing order in half-pumped SIMD execution units to achieve K cycle issue-to-issue latency
CN103793340A (zh) 串行数据处理器
CN104049937A (zh) 裸露向量管线之间的链接
KR101959960B1 (ko) 간섭 시험
CN111158756A (zh) 用于处理信息的方法和装置
WO2022133047A1 (en) Dataflow function offload to reconfigurable processors
CN108228529B (zh) 用于配置可重构计算阵列的方法及其系统
CN103970512B (zh) 多核处理器及其并行重放方法
CN104364755B (zh) 用于通过中间阶层运算的并行计算来加速计算的方法和装置
Yoshimi et al. An FPGA-based tightly coupled accelerator for data-intensive applications
CN105700855B (zh) 用于改进simd knn实现的设备、方法、系统和机器可读介质
WO2018004372A1 (en) Vectorize store instructions method and apparatus
KR20230043702A (ko) 셀룰러 모뎀에서 데이터 프로세싱을 동기화하기 위한 시스템들 및 방법들
CN115705213A (zh) 封装条件分支操作
US11455171B2 (en) Multiported parity scoreboard circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant