CN103034617B - 用于实现可重构系统配置信息存储的缓存结构和管理方法 - Google Patents

用于实现可重构系统配置信息存储的缓存结构和管理方法 Download PDF

Info

Publication number
CN103034617B
CN103034617B CN201210538673.3A CN201210538673A CN103034617B CN 103034617 B CN103034617 B CN 103034617B CN 201210538673 A CN201210538673 A CN 201210538673A CN 103034617 B CN103034617 B CN 103034617B
Authority
CN
China
Prior art keywords
configuration information
reconfigurable
buffer memory
unit
arrays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210538673.3A
Other languages
English (en)
Other versions
CN103034617A (zh
Inventor
曹鹏
刘波
齐志
杨锦江
杨军
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN201210538673.3A priority Critical patent/CN103034617B/zh
Publication of CN103034617A publication Critical patent/CN103034617A/zh
Priority to PCT/CN2013/087004 priority patent/WO2014090066A1/zh
Priority to US14/425,456 priority patent/US9734056B2/en
Application granted granted Critical
Publication of CN103034617B publication Critical patent/CN103034617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/601—Reconfiguration of cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种用于实现可重构系统配置信息存储的缓存结构，包括层次化的配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于建立通信；配置管理单元：用于管理可重构阵列的重构过程，将算法应用中的各个子任务映射到某个可重构阵列上，从而可重构阵列会根据所映射的子任务，加载相应的配置信息以完成可重构阵列的功能重构。从而提高了配置信息缓存的利用效率。并提供了可重构系统配置信息缓存管理的方法，采用混合优先级的缓存更新方法，改变了传统的可重构系统中各个配置信息缓存的管理方式，从而提高了复杂的可重构系统的动态重构效率。

Description

用于实现可重构系统配置信息存储的缓存结构和管理方法
技术领域
本发明属于嵌入式可重构设计领域，具体地，涉及一种用于实现可重构系统配置信息存储的缓存结构和可重构系统中配置信息缓存管理的方法。
背景技术
随着FPGA可重构技术的出现，大大改变了传统的嵌入式设计的方法，可重构计算作为一种新型时空域的计算模式，在嵌入式和高性能的计算领域具有广泛的应用前景，已经成为当前嵌入式系统发展的趋势。局部动态可重构技术的发展，代表了一种新的可重构设计思想，大多由可重构硬件和管理硬件功能重构的可重构配置控制单元构成。可重构配置控制单元，通过更新可重构硬件上的配置信息，将算法应用中所包含的各个子任务，映射到可重构硬件中的各个计算单元上。可重构硬件可以采用FPGA的细粒度逻辑单元，也可以是特定功能的粗粒度模块，使得硬件功能的执行更加灵活，软硬件之间的鸿沟越发的不明显，硬件任务可以根据需求像软件任务一样灵活的调用和配置。
近年来，可重构计算已经广泛地应用于各类工程应用领域中，主要包括：视频图像处理、数字信号处理、无线通信、数据加密等。随着各类软件应用的要求越来越高，相应的，对可重构系统的性能要求也越来越高。例如，视频解码的需求指标已达到1080p甚至以上，而采用1080p标准需要处理的码流量，是采用D1标准的码流量的5倍。因此相应的，与处理D1标准的解码应用相比，在处理1080p标准时，可重构系统的工作性能需要提高到前者的5倍。可重构系统的工作性能由可重构硬件的计算性能和重构性能共同决定，计算性能反映各个子任务在可重构硬件上的执行效率，重构性能反映在可重构硬件上实现各个子任务功能切换的重构效率。提高重构性能的需求主要来自以下两个方面：一方面，为了提高可重构系统的计算性能，可重构系统中所包含的计算单元的规模不断扩大，因此可重构系统中需要被重构的计算单元的数目也越来越多。重构过程所需的配置信息数据量进一步增大，动态重构的时间也随之增加。另一方面，为了最大化地利用可重构系统中的硬件计算资源，各个计算单元的功能需要频繁地被重构，以在尽可能短的完成不同任务的映射，因此需要尽可能地减少动态重构的时间。可重构硬件计算性能的提高，可以通过增加更多的计算单元、提高任务的计算并行度来实现。优化可重构系统重构性能的关键是提高可重构系统中配置信息的存取效率。但局部动态可重构系统如何利用算法应用的特点来提高可重构系统中配置信息的存取效率已经成为了制约可重构技术发展的一个因素。
在可重构系统的设计中，通常会将配置信息暂存在片上的各个配置信息缓存中，以优化配置信息的存取过程，因此配置信息缓存的管理方法决定了动态重构的效率。传统的可重构系统中配置信息存储的缓存结构为集中式，即所有的可重构阵列共享一块很大的配置信息缓存，或者分布式，即每个可重构阵列紧耦合一块很小的配置信息缓存。对于集中式的配置信息缓存结构，共享的配置信息缓存会因为被多个可重构阵列访问而产生频繁的访问冲突，从而造成配置信息存取的效率下降。对于分布式的配置信息缓存结构，若干个配置信息缓存会因为保存相同的配置信息而造成配置信息缓存的利用率降低。并且传统的可重构系统配置信息缓存的管理方式不能通过利用算法的特点有效地使用配置信息缓存、提高配置信息的存取效率，从而限制了可重构系统重构性能以及工作性能的提升。
发明内容
发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提供一种用于实现可重构系统配置信息存储的缓存结构和管理方法，以实现提高复杂的可重构系统动态重构效率的优点。
技术方案：为实现上述发明目的，本发明采用的第一种技术方案为一种用于实现可重构系统配置信息存储的缓存结构，包括层次化的配置信息缓存单元、片外存储接口模块和配置管理单元；
所述层次化的配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；
所述片外存储接口模块：用于实现所述层次化的配置信息缓存单元与外部存储器建立通信；
所述配置管理单元：用于管理可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置层次化的配置信息缓存单元的优先级策略；当某个新的子任务被映射到可重构阵列上时，这个可重构阵列会根据所映射的子任务，加载相应的配置信息以完成可重构阵列的功能重构。
优选的，所述层次化的配置信息缓存单元包括L1配置信息缓存、L2配置信息缓存以及L3配置信息缓存；
所述L1配置信息缓存：与单个可重构阵列紧耦合，用于缓存一段时间内仅被某个可重构阵列使用的配置信息；
所述L2配置信息缓存：与单个可重构处理单元紧耦合，用于缓存一段时间内可能被同一可重构处理单元中多个可重构阵列使用的配置信息；
所述L3配置信息缓存：可以被多个可重构处理单元共享访问，用于缓存一段时间内可能被多个可重构处理单元中可重构阵列使用的配置信息。
优选的，所述配置管理单元还设置层次化的配置信息缓存单元的优先级策略。
优选的，所述层次化的配置信息缓存单元包括：
配置信息存储单元：用于暂存可重构阵列的配置信息；
配置信息优先级查找表单元：用于存放配置信息的优先级设置信息；
配置缓存控制逻辑单元：用于管理对配置信息存储单元的读取访问，以及配置信息存储单元中配置信息的更新；
配置信息输入接口：用于接收外部输入的配置信息，配置缓存控制逻辑单元将接收到的配置信息存放到配置信息存储单元；
配置信息输出接口：用于外部模块读取配置信息存储单元中的配置信息。
优选的，所述层次化的配置信息缓存单元还包括：优先级设置接口，用于初始化层次化的配置信息缓存单元中的优先级设置，并将优先级设置信息输入所述配置信息优先级查找表单元。
本发明采用的第二种技术方案为一种利用如上所述的用于实现可重构系统配置信息存储的缓存结构的配置信息缓存管理的方法，将配置信息划分为三级优先级，并且基于三级优先级的划分机制，采用混合优先级的管理策略；所述三级优先级包括：频度优先级，反映某套配置信息是否被频繁地读取，越频繁则频度优先级越高；关联度优先级，反映各套配置信息之间是否存在调用关系，调用次数越多则关联度优先级越高；计算复杂度优先级，反映某套配置信息是否需要多个可重构阵列共同完成，需要共同完成的可重构阵列数量越多则计算复杂度优先级越高；所述混合优先级的管理策略如下：(1)对于频度优先级高并且计算复杂度优先级低的配置信息，优先保留在L1配置信息缓存中；(2)对于频度优先级高并且计算复杂度优先级高的配置信息，首先判断需要当前配置信息的可重构阵列是否在同一可重构处理单元中，如果在，则当前配置信息优先保留在L2配置信息缓存中，如果不在，则当前配置信息优先保留在L2配置信息缓存和L3配置信息缓存中；(3)如果当前配置信息与另外几套配置信息存在高的关联度优先级，则一旦当前配置信息被替换出层次化的配置信息缓存单元，则同时将另外的这几套配置信息设置为优先替换候补项。
有益效果：本发明通过提供一种可重构系统中配置信息缓存的混合优先级管理方法及用于实现可重构系统配置信息存储的缓存结构，针对算法结构的特点和算法在可重构硬件上映射的特点，将配置信息的特点归纳为三级优先级，并且基于三级的优先级划分机制，采用混合优先级的管理策略，使得各级配置信息缓存的利用率提高、访问冲突降低、访问命中率提高。改变了传统的可重构系统中配置信息缓存的管理方式，从而提高了复杂的可重构系统的动态重构效率。
附图说明
图1为本发明实施例所述的用于实现可重构系统配置信息存储的缓存结构的结构示意图；
图2为配置信息缓存的结构示意图；
图3为可重构系统中配置信息缓存的工作过程图；
图4为本发明实施例所述的用于实现可重构系统配置管理的微处理器应用连接图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
如图1所示，用于实现可重构系统配置信息存储的缓存结构，包括层次化的配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于实现所述层次化的配置信息缓存单元与外部存储器(即图中的片外存储器)建立通信；配置管理单元：用于管理可重构阵列的重构过程，将算法应用中的各个子任务映射到某个可重构阵列上，从而可重构阵列会根据所映射的子任务，加载相应的配置信息以完成可重构阵列的功能重构。其中，各级配置信息缓存具有相似的硬件结构，如图2所示，包括：配置信息存储单元：用于暂存可重构阵列的配置信息；配置信息优先级查找表单元：用于存放配置信息的优先级设置信息；配置缓存控制逻辑单元：用于管理对配置信息存储单元的读取访问，以及配置信息存储单元中配置信息的更新；配置信息输入接口：用于接收外部输入的配置信息，配置缓存控制逻辑单元会将接收到的配置信息存放到配置信息存储单元；配置信息输出接口：用于外部模块读取配置信息存储单元内暂存的配置信息；优先级设置接口：用于初始化配置信息缓存中的优先级设置。
如图3所示，可重构系统中配置信息缓存的工作过程，包括配置信息的加载和配置信息缓存的更新。其中，配置信息的加载过程包括如下5个步骤：
(1)所述配置管理单元在系统运行过程中，新的子任务映射到可重构阵列；
(2)可重构阵列从L1配置信息缓存中读取当前映射子任务对应的配置信息。如果当前所需的配置信息在L1配置信息缓存中，则访问命中，直接读取所需的配置信息并加载到可重构阵列中，完成可重构阵列的功能重构；否则，访问不命中，则转到步骤(3)；
(3)L1配置信息缓存从L2配置信息缓存中读取配置信息：如果当前所需的配置信息在L2配置信息缓存中，则访问命中，直接读取所需的配置信息并且更新L1配置信息缓存，然后转到步骤(2)；否则，访问不命中，则转到步骤(4)；
(4)L2配置信息缓存从L3配置信息缓存中读取配置信息：如果当前所需的配置信息在L3配置信息缓存中，则访问命中，直接读取所需的配置信息并且更新L2配置信息缓存，然后转到步骤(3)；否则，访问不命中，则转到步骤(5)；
(5)L3配置信息缓存从片外存储器中读取配置信息，并且更新L3配置信息缓存，然后转到步骤(4)。
如图4所示，H.264协议的高清数字视频解码(H.2641080p30fpsHiPLevel4)采用了本发明所提出的可重构系统中配置信息缓存的混合优先级管理方法及用于实现可重构系统配置信息存储的缓存结构，能够实现H.2641080p30fps HiPLevel4的高清视频解码要求。该系统的结构包括：用作配置管理单元的ARM7TDMI处理器、可重构处理单元、L1配置信息缓存、L2配置信息缓存、L3配置信息缓存、用作配置信息总线的AXI总线、片外存储接口和用作片外存储器的DDR SDRAM。选择具有小型、快速、低能耗、编译器支持好等优点的ARM7TDMI处理器作为配置管理单元，用于控制系统运行的调度和配置；L3配置信息缓存与L2配置信息缓存通过64bit AXI总线相连；L2配置信息缓存与L1配置信息缓存通过专用的访问接口互连，数据位宽为128bit；L1配置信息缓存与可重构阵列之间通过专用的访问接口互连，数据位宽为256bit；外部存储器选用最常用的嵌入式外部存储器DDR SDRAM，支持64bit的数据访问位宽，具有良好的性价比以及能耗比；可重构处理单元总共有两个，每个可重构处理单元中包含4个可重构阵列，每个可重构阵列均含有8×8个可重构计算单元，每个计算单元可以支持单周期的16位算术操作和逻辑操作。对于该验证系统，对应的每个配置信息内核的大小为2Kbit。配置信息缓存的容量设置为：8块L1配置信息缓存，每块为1Kbyte；2块L2配置信息缓存为，每块为4Kbyte，1块L3配置信息缓存，容量为8Kbyte，所以配置信息缓存的总容量为1×8+4×2+8×1＝32Kbyte。作为对比实验，设置了对比验证系统1、对比验证系统2。其中，对比验证系统1中，即集中式配置信息缓存结构，基于上述系统，去除系统中的L1配置信息缓存和L2配置信息缓存，仅保留L3配置信息缓存，并将容量设置为32Kbyte，缓存管理方法相似，更新策略为传统设计中常用的LRU策略(最近最少使用策略)。对比验证系统2中，即分布式配置信息缓存结构，基于上述系统，去除系统中的L2配置信息缓存和L3配置信息缓存，仅保留8块L1配置信息缓存，并将每块的容量设置为4Kbyte，所以总容量同样为32Kbyte，缓存管理方法相似，更新策略同样为传统设计中常用的LRU策略。实验结果表明，在同样32Kbyte的配置信息缓存容量情况下，采用本发明提出的配置信息存储的缓存结构以及相应的配置信息缓存管理的方法，可重构系统完成功能重构的周期数，仅为对比验证系统1和对比验证系统2的30％以下，即重构效率提高了3倍以上。

Claims (3)

1. 一种用于实现可重构系统配置信息存储的缓存结构，其特征在于，包括层次化的配置信息缓存单元、片外存储接口模块和配置管理单元；
所述层次化的配置信息缓存单元：用于缓存一段时间内被某个或某几个可重构阵列使用的配置信息；
所述片外存储接口模块：用于实现所述层次化的配置信息缓存单元与外部存储器建立通信；
所述配置管理单元：用于管理可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置层次化配置信息缓存单元的优先级策略；当某个新的子任务被映射到可重构阵列上时，这个可重构阵列会根据所映射的子任务，加载相应的配置信息以完成可重构阵列的功能重构；
所述层次化的配置信息缓存单元包括L1配置信息缓存、L2配置信息缓存以及L3配置信息缓存；
所述L1配置信息缓存：与单个可重构阵列紧耦合，用于缓存一段时间内仅被某个可重构阵列使用的配置信息；
所述L2配置信息缓存：与单个可重构处理单元紧耦合，用于缓存一段时间内被同一可重构处理单元中多个可重构阵列使用的配置信息；
所述L3配置信息缓存：被多个可重构处理单元共享访问，用于缓存一段时间内被多个可重构处理单元中可重构阵列使用的配置信息。
2.根据权利要求1所述用于实现可重构系统配置信息存储的缓存结构，其特征在于，所述层次化的配置信息缓存单元包括：
配置信息存储单元：用于暂存可重构阵列的配置信息；
配置信息优先级查找表单元：用于存放配置信息的优先级设置信息；
配置缓存控制逻辑单元：用于管理对配置信息存储单元的读取访问，以及配置信息存储单元中配置信息的更新；
配置信息输入接口：用于接收外部输入的配置信息，配置缓存控制逻辑单元将接收到的配置信息存放到配置信息存储单元；
配置信息输出接口：用于外部模块读取配置信息存储单元中的配置信息。
3.根据权利要求1所述用于实现可重构系统配置信息存储的缓存结构，其特征在于，所述层次化的配置信息缓存单元还包括：优先级设置接口，用于初始化层次化的配置信息缓存单元中的优先级设置，并将优先级设置信息输入所述配置信息优先级查找表单元。
CN201210538673.3A 2012-12-13 2012-12-13 用于实现可重构系统配置信息存储的缓存结构和管理方法 Active CN103034617B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210538673.3A CN103034617B (zh) 2012-12-13 2012-12-13 用于实现可重构系统配置信息存储的缓存结构和管理方法
PCT/CN2013/087004 WO2014090066A1 (zh) 2012-12-13 2013-11-13 用于实现可重构系统配置信息存储的缓存结构和管理方法
US14/425,456 US9734056B2 (en) 2012-12-13 2013-11-13 Cache structure and management method for use in implementing reconfigurable system configuration information storage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210538673.3A CN103034617B (zh) 2012-12-13 2012-12-13 用于实现可重构系统配置信息存储的缓存结构和管理方法

Publications (2)

Publication Number Publication Date
CN103034617A CN103034617A (zh) 2013-04-10
CN103034617B true CN103034617B (zh) 2015-09-30

Family

ID=48021522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210538673.3A Active CN103034617B (zh) 2012-12-13 2012-12-13 用于实现可重构系统配置信息存储的缓存结构和管理方法

Country Status (3)

Country Link
US (1) US9734056B2 (zh)
CN (1) CN103034617B (zh)
WO (1) WO2014090066A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455367B (zh) * 2013-08-05 2016-11-16 东南大学 用于实现可重构系统中多任务调度的管理单元和方法
CN103514140B (zh) * 2013-08-05 2016-03-16 东南大学 用于实现可重构系统中配置信息多发射的重构控制器
CN103488585B (zh) * 2013-09-27 2016-03-16 东南大学 用于实现可重构系统中配置信息缓存更新的控制器
CN103927269B (zh) * 2014-04-23 2016-11-16 东南大学 一种基于块匹配的可重构配置信息缓存系统及压缩方法
CN103914404B (zh) * 2014-04-29 2017-05-17 东南大学 一种粗粒度可重构系统中的配置信息缓存装置及压缩方法
CN107111615A (zh) * 2014-05-28 2017-08-29 北京大学深圳研究生院 一种用于分布式存储系统的数据缓存方法及装置
CN103984560B (zh) * 2014-05-30 2017-09-19 东南大学 基于大规模粗粒度嵌入式可重构系统及其处理方法
CN104268098B (zh) * 2014-08-28 2017-07-11 上海交通大学 一种用于超高清视频帧率上变换的片上缓存系统
CN104915213B (zh) * 2015-06-19 2018-05-18 东南大学 一种可重构系统的局部重构控制器
CN105468547B (zh) * 2015-11-18 2018-07-06 哈尔滨工业大学 一种基于axi总线的便捷可配置帧数据存取控制系统
CN105653474B (zh) * 2015-12-29 2018-11-06 东南大学—无锡集成电路技术研究所 一种面向粗粒度动态可重构处理器的配置缓存控制器
CN105677582B (zh) * 2016-02-24 2018-06-19 东南大学 基于可重构系统配置多模式传输的可控缓存实现系统
CN108228529B (zh) * 2017-09-28 2019-07-26 清华大学无锡应用技术研究院 用于配置可重构计算阵列的方法及其系统
US11863304B2 (en) * 2017-10-31 2024-01-02 Unm Rainforest Innovations System and methods directed to side-channel power resistance for encryption algorithms using dynamic partial reconfiguration
US11985023B2 (en) 2018-09-27 2024-05-14 Juniper Networks, Inc. Supporting graphQL based queries on yang based configuration data models
US10892952B2 (en) 2019-02-21 2021-01-12 Juniper Networks, Inc. Supporting compilation and extensibility on unified graph-based intent models
US10897396B2 (en) 2019-03-29 2021-01-19 Juniper Networks, Inc. Supporting concurrency for graph-based high level configuration models
US10841182B2 (en) 2019-03-29 2020-11-17 Juniper Networks, Inc. Supporting near real time service level agreements
EP3722944A1 (en) 2019-04-10 2020-10-14 Juniper Networks, Inc. Intent-based, network-aware network device software-upgrade scheduling
US11165647B2 (en) 2019-06-28 2021-11-02 Juniper Networks, Inc. Managing multiple semantic versions of device configuration schemas
US11221848B2 (en) * 2019-09-25 2022-01-11 Intel Corporation Sharing register file usage between fused processing resources
CN110879797B (zh) * 2019-10-31 2021-09-07 西安交通大学 高速可重构处理器配置信息缓存替换方法及存储体系结构
CN111159724B (zh) * 2019-11-18 2022-04-01 南京航空航天大学 一种细粒度策略的条件代理可重构加密方法
CN112540950B (zh) * 2020-12-18 2023-03-28 清华大学 基于配置信息共享存储的可重构处理器及其共享存储方法
CN113986816B (zh) * 2021-12-09 2023-05-02 北京奕斯伟计算技术股份有限公司 可重构计算芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102207850A (zh) * 2011-05-27 2011-10-05 清华大学 一种动态可重构处理器中层次化执行配置流的方法
CN102279753A (zh) * 2011-09-08 2011-12-14 无锡东集电子有限责任公司 可重构系统配置管理的方法及用于可重构系统的配置管理单元
CN102279729A (zh) * 2011-06-14 2011-12-14 清华大学 动态可重构阵列调用配置信息的方法、缓存器和处理器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720436B2 (ja) * 2005-11-01 2011-07-13 株式会社日立製作所 リコンフィギュラブルプロセッサまたは装置
CN102236632B (zh) * 2011-05-27 2013-05-22 清华大学 一种层次化描述动态可重构处理器配置信息的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102207850A (zh) * 2011-05-27 2011-10-05 清华大学 一种动态可重构处理器中层次化执行配置流的方法
CN102279729A (zh) * 2011-06-14 2011-12-14 清华大学 动态可重构阵列调用配置信息的方法、缓存器和处理器
CN102279753A (zh) * 2011-09-08 2011-12-14 无锡东集电子有限责任公司 可重构系统配置管理的方法及用于可重构系统的配置管理单元

Also Published As

Publication number Publication date
US20150254180A1 (en) 2015-09-10
US9734056B2 (en) 2017-08-15
CN103034617A (zh) 2013-04-10
WO2014090066A1 (zh) 2014-06-19

Similar Documents

Publication Publication Date Title
CN103034617B (zh) 用于实现可重构系统配置信息存储的缓存结构和管理方法
EP3155521B1 (en) Systems and methods of managing processor device power consumption
CN102012791B (zh) 基于Flash的数据存储PCIE板卡
US10318365B2 (en) Selective error correcting code and memory access granularity switching
CN102968390B (zh) 基于预先解码分析的配置信息缓存管理方法及系统
CN103488585B (zh) 用于实现可重构系统中配置信息缓存更新的控制器
CN105103144A (zh) 用于存储器的自适应控制的设备及方法
CN103164346A (zh) Lba位图使用
EP2808783B1 (en) Smart cache and smart terminal
KR20160022226A (ko) 이종 통합 메모리부 및 그것의 확장 통합 메모리 스페이스 관리 방법
US20050160234A1 (en) Multi-processor computing system that employs compressed cache lines' worth of information and processor capable of use in said system
CN102365627A (zh) 用于缓存中通路分配及通路锁定的方法
CN102279818B (zh) 支持有限共享的向量数据访存控制方法及向量存储器
KR20130069727A (ko) 공유 스택의 부분들을 할당하기 위한 시스템 및 방법
US8856442B2 (en) Method for volume management
CN111860805B (zh) 分形计算装置、方法、集成电路及板卡
CN103927270A (zh) 一种面向多个粗粒度动态可重构阵列的共享数据缓存装置及控制方法
CN105094691A (zh) 一种数据操作的方法、设备和系统
CN115794682A (zh) 缓存替换方法及装置、电子设备、存储介质
CN103514140B (zh) 用于实现可重构系统中配置信息多发射的重构控制器
US20090276575A1 (en) Information processing apparatus and compiling method
CN103019657B (zh) 支持数据预取与重用的可重构系统
CN106339327B (zh) 一种计算机系统及刀片式服务器机箱
CN103809987A (zh) 一种soc芯片更换自身内部fpga ip程序的方法
CN112749103A (zh) 数据缓存系统和数据缓存系统的控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHENZHEN PANGO MICROSYSTEMS CO., LTD.

Free format text: FORMER OWNER: SOWTHEAST UNIV.

Effective date: 20150408

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 211189 NANJING, JIANGSU PROVINCE TO: 518000 SHENZHEN, GUANGDONG PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20150408

Address after: 518000 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16

Applicant after: SHENZHEN PANGO MICROSYSTEMS CO., LTD.

Address before: 211189 Jiangsu Road, Jiangning Development Zone, Southeast University, No. 2, No.

Applicant before: Southeast University

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 518000 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16

Patentee after: Shenzhen Pango Microsystems Co., Ltd.

Address before: 518000 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16

Patentee before: SHENZHEN PANGO MICROSYSTEMS CO., LTD.