CN105653474B - 一种面向粗粒度动态可重构处理器的配置缓存控制器 - Google Patents

一种面向粗粒度动态可重构处理器的配置缓存控制器 Download PDF

Info

Publication number
CN105653474B
CN105653474B CN201511017968.6A CN201511017968A CN105653474B CN 105653474 B CN105653474 B CN 105653474B CN 201511017968 A CN201511017968 A CN 201511017968A CN 105653474 B CN105653474 B CN 105653474B
Authority
CN
China
Prior art keywords
allocating cache
configuration
dispensing unit
allocating
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511017968.6A
Other languages
English (en)
Other versions
CN105653474A (zh
Inventor
龚宇
葛伟琪
刘波
季程
葛伟
陆生礼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University - Wuxi Institute Of Technology Integrated Circuits
Original Assignee
Southeast University - Wuxi Institute Of Technology Integrated Circuits
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University - Wuxi Institute Of Technology Integrated Circuits filed Critical Southeast University - Wuxi Institute Of Technology Integrated Circuits
Priority to CN201511017968.6A priority Critical patent/CN105653474B/zh
Publication of CN105653474A publication Critical patent/CN105653474A/zh
Application granted granted Critical
Publication of CN105653474B publication Critical patent/CN105653474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种面向粗粒度动态可重构处理器的配置缓存控制器，由配置缓存控制逻辑、配置缓存分级表、配置缓存存储器、配置缓存查找表、配置缓存接口、配置缓存解析器和配置缓存控制逻辑组成；上述各组成部分协同工作，实现对配置单元的预取与更新，利用本发明可有效减少可重构阵列读取配置信息所需的时间，提升粗粒度动态可重构系统的性能。

Description

一种面向粗粒度动态可重构处理器的配置缓存控制器
技术领域
本发明涉及计算机硬件领域，特别是一种面向粗粒度动态可重构处理器的配置缓存控制器，可应用于粗粒度动态可重构配置缓存结构的优化。
背景技术
在目前的粗粒度动态可重构处理器中，配置信息用于对粗粒度动态可重构处理器的计算阵列进行设置，以实现配置信息中所规定的多种功能，以此实现功能重构的目的。因此，配置信息中包含了大量内容，粗粒度动态可重构处理器的计算阵列读取配置信息的时间过长在一定程度上降低了动态可重构处理器的性能。为了提高粗粒度动态可重构处理器的性能，配置缓存被提出应用于处理器中，而配置缓存的控制策略则严重影响着配置效率的高低，从而影响粗粒度动态可重构处理器的性能。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明提供一种面向粗粒度动态可重构处理器的配置缓存控制器，用于解决现有的解决传统粗粒度动态可重构处理器的计算阵列读取配置信息时间过长降低了粗粒度动态可重构处理器性能的问题。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种面向粗粒度动态可重构处理器的配置缓存控制器，由配置缓存接口、配置缓存计数器、配置缓存分级表、配置缓存存储单元、配置缓存查找表、配置缓存解析器、配置条目生成器和配置缓存控制逻辑组成；
所述配置缓存接口用于分析配置缓存控制器外部的配置块中的配置单元的标识并读取配置块信息；
所述配置缓存计数器根据对配置缓存接口所分析的配置块中不同配置单元的标识对配置单元出现的频次进行计数；
所述配置缓存分级表根据配置缓存计数器的计数结果将配置单元按照出现的频次高低进行分级并将分级信息记录下来；
所述配置缓存存储单元按照配置缓存分级表中配置单元频次的高低顺序存储配置单元；
所述配置缓存查找表用于记录存储于配置缓存存储单元中的配置单元的标识和存储位置；
所述配置缓存解析器用于解析执行操作获得执行操作所对应的配置信息，获得配置信息所对应的配置单元标识并发送给配置条目生成器；
所述配置条目生成器接收配置缓存解析器发来的配置单元标识，结合配置缓存查找表从配置缓存存储单元中将相应的配置单元提取出来生成配置条目并发送给配置缓存控制器外部的可重构阵列；配置条目是实现算法子步骤的最小单位，每个配置条目代表着一次完整映射所需要的配置信息；
所述的配置缓存控制逻辑用于控制配置缓存计数器、配置缓存分级表、配置缓存存储单元和配置缓存查找表的数据更新；
所述配置缓存控制器的每轮工作的起始点为配置缓存接口和配置缓存解析器同步开始分别对应进行分析外部配置块中的配置单元的标识和分析执行操作所对应的配置信息，每轮工作期间配置缓存计数器、配置缓存分级表、配置缓存存储单元、配置缓存查找表、配置条目生成器均配合工作，最后以配置条目生成器生成一个配置条目为一轮工作结束，进而进行下一轮工作；
对于新的一轮工作：配置缓存接口分析后续新的配置块中的配置单元的标识，并进行如下更新工作：配置缓存计数器对新的配置块中的配置单元进行频次计数；选择上一轮工作中的所有的配置块里按先后顺序第一个被配置缓存接口分析过的配置块记为被替代配置块；在上一轮工作的计数结果的基础上，将新分析的配置块的配置单元的频次计数替代被替代配置块中的配置单元的频次计数从而更新形成新的一轮工作的计数结果；配置缓存分级表、配置缓存存储单元和配置缓存查找表中的内容均随着新的一轮工作的计数结果的更新而更新。
进一步的，在本发明中，对于新一轮工作，配置缓存分级表和配置缓存存储单元的更新过程如下：
第一步：根据新一轮工作中配置缓存器计数器的计数结果形成新的分级信息并存储于配置缓存分级表中；对比新的分级信息与配置缓存查找表中所存放的配置单元标识，将二者中相同的配置单元记为重复配置单元，保留配置缓存存储单元中的重复配置单元，清除其他配置单元；
第二步：根据新一轮的配置信息分级表，配置缓存接口按等级从高到低的顺序依次读取配置单元存放到配置缓存存储单元，在此过程中，忽略配置缓存存储单元中已存在的重复配置单元以避免重复读取。
进一步的，在本发明中，在每一轮工作时，当配置缓存存储单元、配置缓存查找表均存储好相关的信息后，配置条目生成器检测配置缓存解析器的先入先出队列即FIFO存储器是否为空，若为空则进入等待状态，若不为空则执行配置条目生成操作：配置条目生成器从配置缓存解析中的FIFO存储器中依次读取配置缓存解析器解析执行操作所对应的配置单元标识，根据配置单元标识从配置缓存查找表中找到对应的存储地址，根据存储地址从配置缓存存储单元中读取配置单元，并将所读取的配置单元按顺序排列组成一个完整的配置条目。
进一步的，在本发明中，配置条目生成的过程中，一旦检测到配置缓存存储单元中，缺少所需配置单元即暂停执行原先配置条目的生成过程转而执行缺失配置信息加载操作：配置缓存控制器直接通过配置缓存接口从配置缓存控制器外部读取所缺少的配置单元并传递给配置条目生成器，然后继续执行后续的配置条目生成过程。
进一步的，在本发明中，对于第二轮工作，若后续新的配置块数量大于等于5个，则配置缓存接口分析后续5个新的配置块中配置单元的标识并进行更新工作，若后续新的配置块数量小于5个，则配置缓存接口分析后续所有新的配置块中配置单元的标识并进行更新工作；从第三轮工作开始，在有后续新的配置块的前提下，每轮工作中配置缓存接口分析后续1个新的配置块中配置单元的标识并结合之前已经分析过的4个配置块中配置单元的频次信息进行更新工作；对于除第一轮工作外的所有新一轮工作，若不存在后续新的配置块，则配置缓存接口不再分析外部配置块中的配置单元的标识同时不进行更新工作；随着配置条目生成器不断生成配置条目，直到所需的配置条目全部生成后，配置缓存控制器停止工作。
进一步的，在本发明中，配置单元按照如下规则进行分级：出现频度在前9％的，标记为等级FL1；出现频度在前10％～29％的，标记为FL2；出现频度在30％～49％的，标记为等级FL3；出现频度在前50％～69％的，标记为FL4；其余标记为FL5。频度越靠前，表明该配置单元被用于生成配置条目的可能性越高。
进一步的，在本发明中，所述配置缓存存储单元共有4片，其中，每片位宽为256bit；所述配置缓存接口带宽为256bit；所述配置缓存查找表具有存储128条信息的空间，每条信息包含配置单元的标识和配置单元在配置缓存存储单元中的位置信息两类信息；所述配置缓存分级表具有存储128条信息的空间，每条信息为128bit，其中包含配置单元的标识、配置单元对应的分级以及对应的频次。
进一步的，在本发明中，在配置缓存存储单元无法存储新的配置单元时，则本轮工作中不再向配置缓存存储单元中存储配置单元。
进一步的，在本发明中，配置缓存解析器中的每个FIFO存储器具有存储128个配置单元的标识的空间，当FIFO存储器存满或者一个完整功能的执行操作解析结束则停止解析，当FIFO存储器中未被配置条目生成器读取配置条目标识的少于96个时，则继续执行解析操作直到解析结束或者FIFO存储器存满配置单元的标识。
有益效果：
本发明的面向粗粒度可重构处理器的配置缓存控制器，通过在传统的粗粒度动态可重构配置缓存结构上增加了配置缓存控制逻辑、配置缓存分级表、配置缓存存储器、配置缓存查找表、配置缓存接口和配置缓存解析器等多个模块，实现了对配置信息的预取。在可重构阵列执行配置信息的同时，能够完成对所需配置信息的预取，有效减少可重构阵列读取配置信息所需的时间，提升粗粒度动态可重构系统的性能。
附图说明
图1为本发明的一种面向粗粒度可重构处理器的配置缓存控制器系统结构框图；
图2为本发明的一种面向粗粒度可重构处理器的配置缓存控制器实现流程图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
图1为本发明的一种面向粗粒度可重构处理器的配置缓存控制器系统结构框图。本结构由配置缓存控制逻辑、配置缓存接口、配置缓存分级表、配置缓存存储器、配置缓存查找表、配置缓存解析器、配置条目生成器组成。配置缓存控制逻辑用于控制整个控制器的运行状态；配置缓存接口用于分析配置缓存控制器外部的配置块中的配置单元的标识并读取配置块信息；配置缓存分级表用于存储配置单元的分级信息；配置缓存存储器用于存储预取的配置单元；预取的配置单元标识和其在配置缓存存储器中的地址存储在配置缓存查找表中；配置缓存解析器通过解析执行操作向配置条目生成器提供所需的配置单元标识；配置条目生成器用于生成配置条目并向外部的可重构阵列发送。
本发明的工作流程如下，参见图2：
第一步、初始化，启动配置缓存解析器，在整个流程中配置缓存解析器一直工作，直到所有需要执行的操作全部解析结束。同时通过配置缓存接口分析第一个配置块中配置单元的标识，配置缓存计数器统计配置块中不同配置单元出现的频次，分级为FL1～FL5，分级策略见上文。
第二步、基于分级策略和配置单元标识初始化配置缓存分级表中的内容,即配置缓存控制逻辑将配置单元标识和对应的分级写入配置缓存分级表。
第三步、基于配置信息缓存分级表的内容，配置缓存控制逻辑将配置单元按级别高低依次存入到配置缓存存储单元，将配置单元的标识和其在配置缓存存储单元中的地址存入配置缓存查找表。
第四步、一旦第三步所述的配置缓存预取操作完成，并且配置缓存解析器的FIFO存储器不为空则立即执行配置条目生成操作，配置条目生成器根据配置缓存解析器提供的标识和配置缓存查找表从配置缓存存储中读取所需配置单元，将配置单元进行排列整合，生成配置条目传送给可重构阵列。配置条目生成的过程中，一旦配置缓存存储器中缺少所需条目即暂停转而执行缺失配置信息加载操作，即配置缓存控制器直接通过配置缓存接口读取所需配置单元传递给配置条目生成器，以便配置条目生成操作顺利完成。配置条目生成器将不同的配置单元进行排序组合，生成第一条配置条目，并将第一条配置条目内容发送至可重构阵列(即图2中的RCA)执行。
第五步、配置缓存控制器进行下一轮工作：若后续新的配置块数量大于等于5个，则配置缓存接口分析后续5个新的配置块中配置单元的标识并进行更新工作，若后续新的配置块数量小于5个，则配置缓存接口分析后续所有新的配置块中配置单元的标识并进行第六步的更新工作。
第六步、配置缓存计数器对新的配置块中的配置单元进行频次计数；选择上一轮工作中的所有的配置块里按先后顺序第一个被配置缓存接口分析过的配置块记为被替代配置块；在上一轮工作的计数结果的基础上，将新分析的配置块的配置单元的频次计数替代被替代配置块中的配置单元的频次计数从而更新形成新的一轮工作的计数结果；配置缓存分级表、配置缓存存储单元和配置缓存查找表中的内容均随着新的一轮工作的计数结果的更新而更新。
第七步、基于第六步更新操作完成则跳转到第五步。这里需要说明的是，从第三轮工作开始，在有后续新的配置块的前提下，每轮工作中配置缓存接口分析后续1个新的配置块中配置单元的标识并进行更新工作；对于除第一轮工作外的所有新一轮工作，若不存在后续新的配置块，配置缓存控制器转入等待状态，即配置缓存接口不再分析外部配置块中的配置单元的标识同时不进行更新工作，等待配置块分析指令；随着配置条目生成器不断生成配置条目，直到所需的配置条目全部生成后，配置缓存控制器停止工作。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种面向粗粒度动态可重构处理器的配置缓存控制器，其特征在于：由配置缓存接口、配置缓存计数器、配置缓存分级表、配置缓存存储单元、配置缓存查找表、配置缓存解析器、配置条目生成器和配置缓存控制逻辑组成；
所述配置缓存接口用于分析配置缓存控制器外部的配置块中的配置单元的标识并读取配置块信息；
所述配置缓存计数器根据对配置缓存接口所分析的配置块中不同配置单元的标识对配置单元出现的频次进行计数；
所述配置缓存分级表根据配置缓存计数器的计数结果将配置单元按照出现的频次高低进行分级并将分级信息记录下来；
所述配置缓存存储单元按照配置缓存分级表中配置单元频次的高低顺序存储配置单元；
所述配置缓存查找表用于记录存储于配置缓存存储单元中的配置单元的标识和存储位置；
所述配置缓存解析器用于解析执行操作获得执行操作所对应的配置信息，获得配置信息所对应的配置单元标识并发送给配置条目生成器；
所述配置条目生成器接收配置缓存解析器发来的配置单元标识，结合配置缓存查找表从配置缓存存储单元中将相应的配置单元提取出来生成配置条目并发送给配置缓存控制器外部的可重构阵列；
所述的配置缓存控制逻辑用于控制配置缓存计数器、配置缓存分级表、配置缓存存储单元和配置缓存查找表的数据更新；
所述配置缓存控制器的每轮工作的起始点为配置缓存接口和配置缓存解析器同步开始分别对应进行分析外部配置块中的配置单元的标识和分析执行操作所对应的配置信息，每轮工作期间配置缓存计数器、配置缓存分级表、配置缓存存储单元、配置缓存查找表、配置条目生成器均配合工作，最后以配置条目生成器生成一个配置条目为一轮工作结束，进而进行下一轮工作；
对于新的一轮工作：配置缓存接口分析后续新的配置块中的配置单元的标识，并进行如下更新工作：配置缓存计数器对新的配置块中的配置单元进行频次计数；选择上一轮工作中的所有的配置块里按先后顺序第一个被配置缓存接口分析过的配置块记为被替代配置块；在上一轮工作的计数结果的基础上，将新分析的配置块的配置单元的频次计数替代被替代配置块中的配置单元的频次计数从而更新形成新的一轮工作的计数结果；配置缓存分级表、配置缓存存储单元和配置缓存查找表中的内容均随着新的一轮工作的计数结果的更新而更新。
2.根据权利要求1所述的面向粗粒度动态可重构处理器的配置缓存控制器，其特征在于：对于新一轮工作，配置缓存分级表和配置缓存存储单元的更新过程如下：
第一步：根据新一轮工作中配置缓存器计数器的计数结果形成新的分级信息并存储于配置缓存分级表中；对比新的分级信息与配置缓存查找表中所存放的配置单元标识，将二者中相同的配置单元记为重复配置单元，保留配置缓存存储单元中的重复配置单元，清除其他配置单元；
第二步：根据新一轮的配置信息分级表，配置缓存接口按等级从高到低的顺序依次读取配置单元存放到配置缓存存储单元，在此过程中，忽略配置缓存存储单元中已存在的重复配置单元以避免重复读取。
3.根据权利要求1所述的面向粗粒度动态可重构处理器的配置缓存控制器，其特征在于：在每一轮工作时，当配置缓存存储单元、配置缓存查找表均存储好相关的信息后，配置条目生成器检测配置缓存解析器的FIFO存储器是否为空，若为空则进入等待状态，若不为空则执行配置条目生成操作：配置条目生成器从配置缓存解析中的FIFO存储器中依次读取配置缓存解析器解析执行操作所对应的配置单元标识，根据配置单元标识从配置缓存查找表中找到对应的存储地址，根据存储地址从配置缓存存储单元中读取配置单元，并将所读取的配置单元按顺序排列组成一个完整的配置条目。
4.根据权利要求1或3所述的面向粗粒度动态可重构处理器的配置缓存控制器，其特征在于：配置条目生成的过程中，一旦检测到配置缓存存储单元中，缺少所需配置单元即暂停执行原先配置条目的生成过程转而执行缺失配置信息加载操作：配置缓存控制器直接通过配置缓存接口从配置缓存控制器外部读取所缺少的配置单元并传递给配置条目生成器，然后继续执行后续的配置条目生成过程。
5.根据权利要求1或2所述的面向粗粒度动态可重构处理器的配置缓存控制器，其特征在于：对于第二轮工作，若后续新的配置块数量大于等于5个，则配置缓存接口分析后续5个新的配置块中配置单元的标识并进行更新工作，若后续新的配置块数量小于5个，则配置缓存接口分析后续所有新的配置块中配置单元的标识并进行更新工作；从第三轮工作开始，在有后续新的配置块的前提下，每轮工作中配置缓存接口分析后续1个新的配置块中配置单元的标识并结合之前已经分析过的4个配置块中配置单元的频次信息进行更新工作；对于除第一轮工作外的所有新一轮工作，若不存在后续新的配置块，则配置缓存接口不再分析外部配置块中的配置单元的标识同时不进行更新工作；随着配置条目生成器不断生成配置条目，直到所需的配置条目全部生成后，配置缓存控制器停止工作。
6.根据权利要求1所述的面向粗粒度动态可重构处理器的配置缓存控制器，其特征在于：所述配置缓存存储单元共有4片，其中，每片位宽为256bit；所述配置缓存接口带宽为256bit；所述配置缓存查找表具有存储128条信息的空间，每条信息包含配置单元的标识和配置单元在配置缓存存储单元中的位置信息两类信息；所述配置缓存分级表具有存储128条信息的空间，每条信息为128bit，其中包含配置单元的标识、配置单元对应的分级以及对应的频次。
7.根据权利要求2所述的面向粗粒度动态可重构处理器的配置缓存控制器，其特征在于：在配置缓存存储单元无法存储新的配置单元时，则本轮工作中不再向配置缓存存储单元中存储配置单元。
8.根据权利要求1所述的面向粗粒度动态可重构处理器的配置缓存控制器，其特征在于：配置缓存解析器中的每个FIFO存储器具有存储128个配置单元的标识的空间，当FIFO存储器存满或者一个完整功能的执行操作解析结束则停止解析，当FIFO存储器中未被配置条目生成器读取配置条目标识的少于96个时，则继续执行解析操作直到解析结束或者FIFO存储器存满配置单元的标识。
CN201511017968.6A 2015-12-29 2015-12-29 一种面向粗粒度动态可重构处理器的配置缓存控制器 Active CN105653474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511017968.6A CN105653474B (zh) 2015-12-29 2015-12-29 一种面向粗粒度动态可重构处理器的配置缓存控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511017968.6A CN105653474B (zh) 2015-12-29 2015-12-29 一种面向粗粒度动态可重构处理器的配置缓存控制器

Publications (2)

Publication Number Publication Date
CN105653474A CN105653474A (zh) 2016-06-08
CN105653474B true CN105653474B (zh) 2018-11-06

Family

ID=56477411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511017968.6A Active CN105653474B (zh) 2015-12-29 2015-12-29 一种面向粗粒度动态可重构处理器的配置缓存控制器

Country Status (1)

Country Link
CN (1) CN105653474B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504190B2 (ja) * 2017-03-14 2019-04-24 オムロン株式会社 制御装置および情報処理方法
US11403111B2 (en) 2020-07-17 2022-08-02 Micron Technology, Inc. Reconfigurable processing-in-memory logic using look-up tables
WO2022126361A1 (zh) * 2020-12-15 2022-06-23 清华大学 可重构处理器的配置加载系统及方法
CN112445538B (zh) * 2020-12-15 2021-11-30 清华大学 可重构处理器的配置加载系统及方法
US11355170B1 (en) 2020-12-16 2022-06-07 Micron Technology, Inc. Reconfigurable processing-in-memory logic
US11354134B1 (en) * 2021-03-25 2022-06-07 Micron Technology, Inc. Processing-in-memory implementations of parsing strings against context-free grammars
CN112988391B (zh) * 2021-03-30 2023-08-01 北京字跳网络技术有限公司 数据处理方法、装置、设备和存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102279753B (zh) * 2011-09-08 2014-03-12 无锡东集电子有限责任公司 可重构系统配置管理的方法及用于可重构系统的配置管理单元
CN103034617B (zh) * 2012-12-13 2015-09-30 深圳市同创国芯电子有限公司 用于实现可重构系统配置信息存储的缓存结构和管理方法
CN103514140B (zh) * 2013-08-05 2016-03-16 东南大学 用于实现可重构系统中配置信息多发射的重构控制器
CN103488585B (zh) * 2013-09-27 2016-03-16 东南大学 用于实现可重构系统中配置信息缓存更新的控制器
CN103927269B (zh) * 2014-04-23 2016-11-16 东南大学 一种基于块匹配的可重构配置信息缓存系统及压缩方法

Also Published As

Publication number Publication date
CN105653474A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN105653474B (zh) 一种面向粗粒度动态可重构处理器的配置缓存控制器
US11882054B2 (en) Terminating data server nodes
KR101603751B1 (ko) 명령어 병렬 처리 컴퓨터를 위한 명령어 압축 장치 및 방법
CN110806986B (zh) 提高网络芯片报文存储效率的方法、设备及存储介质
CN104601696B (zh) 服务处理方法、服务调用系统、装置和系统
CN103098014B (zh) 存储系统
CN111966284B (zh) 一种OpenFlow大规模流表弹性节能与高效查找系统及方法
KR20190120698A (ko) Dnn을 사용하여 ssd의 성능을 최적화하기 위한 시스템 및 방법
Ciardo et al. Analysis of deterministic and stochastic Petri nets
US20150110116A1 (en) Method and apparatus for processing operation request in storage system
CN105224692A (zh) 支持多核处理器的sdn多级流表并行查找的系统及方法
CN104699422A (zh) 缓存数据的确定方法及装置
CN103368851A (zh) 基于资源复用的Openflow流表存储优化方法
CN105446893A (zh) 数据存储方法及设备
CN103914341A (zh) 数据队列出队管控方法和装置
CN103218176A (zh) 数据处理方法及装置
CN103812860B (zh) 一种基于fpga的高速网络策略匹配方法
CN113411380B (zh) 基于fpga可编程会话表的处理方法、逻辑电路和设备
CN112152947B (zh) 处理器及实现方法、电子设备和存储介质
CN103942083B (zh) 一种面向可变参函数的编译实现方法
CN105512051B (zh) 一种自学习型智能固态硬盘缓存管理方法和装置
CN103778120A (zh) 全局文件标识生成方法、生成装置及相应的分布式文件系统
JP2014502756A (ja) ツリー構造に基づくマスデータストレージの装置および方法
CN105589814A (zh) 针对Path ORAM的叉型访问方法
CN103338156B (zh) 一种基于线程池的命名管道服务器并发通信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant