CN103137195A - 半导体存储装置及其设定编程控制电路和编程方法 - Google Patents

半导体存储装置及其设定编程控制电路和编程方法 Download PDF

Info

Publication number
CN103137195A
CN103137195A CN2012102103253A CN201210210325A CN103137195A CN 103137195 A CN103137195 A CN 103137195A CN 2012102103253 A CN2012102103253 A CN 2012102103253A CN 201210210325 A CN201210210325 A CN 201210210325A CN 103137195 A CN103137195 A CN 103137195A
Authority
CN
China
Prior art keywords
signal
programming
enable signal
setting
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102103253A
Other languages
English (en)
Other versions
CN103137195B (zh
Inventor
安龙福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103137195A publication Critical patent/CN103137195A/zh
Application granted granted Critical
Publication of CN103137195B publication Critical patent/CN103137195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Abstract

本发明公开了一种半导体存储装置及其设定编程控制电路和编程方法，所述半导体存储装置包括：编程脉冲发生模块，所述编程脉冲发生模块被配置成响应于编程使能信号而产生第一写入控制信号、第二写入控制信号以及编程完成信号；设定编程控制电路，所述设定编程控制电路被配置成响应于擦除命令和所述编程完成信号而重复产生设定编程使能信号预定的次数；以及控制器，所述控制器被配置成响应于所述擦除命令而禁止所述第一写入控制信号，并响应于所述设定编程使能信号而产生所述编程使能信号。

Description

半导体存储装置及其设定编程控制电路和编程方法
相关申请的交叉引用
本申请要求2011年11月25日向韩国知识产权局提交的申请号为10-2011-0124596的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体系统，更具体而言，涉及一种半导体存储装置及其设定编程控制电路和编程方法。
背景技术
PCRAM(相变RAM)是利用构成存储器单元的特定物质的相变特性的存储装置。相变物质可以根据温度条件转变成非晶状态或结晶状态，并且可以包括例如基于硫族化物的合金。代表性的相变物质包括包含锗、锑和碲的Ge2Sb2Te5(此后称作“GST”)物质。
大部分物质具有不同的熔点和结晶温度，并且结晶程度可以根据冷却时间和冷却温度而变化。这可以用作物质的独特特性。具体地，GST物质以比其它的物质可以更清楚地区分出非晶状态与结晶状态。
图1是用于解释一般的相变物质根据温度相变的曲线图。将使用GST物质作为实例。
当GST被施加等于或高于GST熔点的高温预定的时间(数十至数百纳秒[ns])并且被淬灭预设的时间Tq时，GST的非晶状态维持不变，并且电阻值变成数百千欧姆(kΩ)至数兆欧姆(MΩ)。
另外，如果GST被维持在结晶温度预选的时间(数百ns至数微秒[μs])然后被冷却，则GST转变成结晶状态并且电阻值变成数kΩ至数十kΩ。随着用于维持结晶温度的时间延长，结晶状态改善并因此GST具有更小的电阻值。
图2是用于解释一般的相变物质根据温度相变的另一个曲线图。相似地，将使用GST物质作为实例。
图2示出通过施加接近GST熔点的温度预定的时间，并慢慢冷却GST来使GST结晶的一个实例。即使在这种情况下，GST的电阻值变成数kΩ至数十kΩ，并且随着冷却时间延长，结晶状态改善。另外，与图1相比，结晶时间缩短。
为了利用GST的这种特性，可以将热直接施加到GST；或可以通过电流流经导体或半导体以电方式产生焦耳热，以使GST在非晶状态与结晶状态之间转换。
尽管图1和图2示出相变存储装置的一般操作，但由于设定数据编程时间即用于使GST结晶所需的时间短，因此主要使用图2的方法。
图3是现有的相变存储装置的单元阵列的配置图。
参见图3，每个存储器单元MC都由相变物质GST和连接在字线WL与位线BL之间的开关元件构成。
下面将参考图4来描述现有的相变存储装置的编程操作。
图4是现有的相变存储装置的配置图。
参见图4，相变存储装置1包括编程脉冲发生模块11、写入驱动器12以及存储模块13。
编程脉冲发生模块11被配置成响应于编程使能信号PGMP而产生第一写入控制信号RESETEN和第二写入控制信号SETP<0:n>。编程脉冲发生模块11将第一写入控制信号RESETEN和第二写入控制信号SETP<0:n>提供给写入驱动器12。另外，当完成产生第一写入控制信号RESETEN和第二写入控制信号SETP<0:n>的操作时，编程脉冲发生模块11产生编程完成信号PGMNDP，并将编程完成信号PGMNDP传送给控制器。
写入驱动器12被配置成响应于写入使能信号WDEN而被驱动。写入驱动器12被提供第一写入控制信号RESETEN和第二写入控制信号SETP<0:n>，并且响应于要编程的数据DATA和位线选择开关控制信号YSW<0:m>将编程电流I_PGM提供给存储模块13。
因此，在存储模块13中，随着GST的电阻状态根据要编程的数据DATA的电平而改变，可以记录数据DATA。
图5是示出图4所示的编程脉冲发生模块的一个实例的框图。
参见图5，编程脉冲发生模块11被配置成包括初始脉冲发生单元111、复位脉冲发生单元113以及淬灭脉冲发生单元115。
初始脉冲发生单元111被配置成响应于由控制器提供的编程使能信号PGMP而产生时段设定信号QSSETP。时段设定信号QSSETP是确定给GST提供接近熔点的热的时间的信号。初始脉冲发生单元111响应于编程使能信号PGMP，在对预设的时间计数之后将时段设定信号QSSETP使能。
复位脉冲发生单元113被配置成响应于编程使能信号PGMP和通过将时段设定信号QSSETP延迟预定的时间产生的复位信号IRSTP，产生第一写入控制信号RESETEN。
淬灭脉冲发生单元115被配置成响应于编程使能信号PGMP和时段设定信号QSSETP而产生具有不同使能时段的第二写入控制信号SETP<0:n>。另外，当完成第二写入控制信号SETP<0:n>的产生时，淬灭脉冲发生单元115产生编程完成信号PGMNDP。
根据这种配置，在从编程使能信号PGMP被使能之后到复位信号IRSTP被使能的时段期间，复位脉冲发生单元113产生第一写入控制信号RESETEN。淬灭脉冲发生单元115以相同的电平将第二写入控制信号SETP<0:n>使能，直到时段设定信号QSSETP被使能为止，并且在时段设定信号QSSETP产生之后产生第二写入控制信号SETP<0:n>。
图6是解释现有的相变存储装置的编程操作的时序图。
随着施加编程命令PGM，控制器产生编程使能信号PGMP。因此，初始脉冲发生单元111操作并产生内部时钟使能信号IPWEN。然后在产生内部时钟ICK之后，通过对预设的时间计数来产生计数码Q<0:3>，并当完成计数时，产生时段设定信号QSSETP。
复位脉冲发生单元113响应于编程使能信号PGMP而将第一写入控制信号RESETEN使能，并随着复位信号IRSTP被使能，将第一写入控制信号RESETEN禁止。通过将时段设定信号QSSETP延迟预定义的时间来产生复位信号IRSTP。在第一写入控制信号RESETEN被使能的时段期间，从写入驱动器12产生编程电流并将编程电流提供给位线BL0。
淬灭脉冲发生单元115响应于时段设定信号QSSETP而产生计数使能信号CKEN(CNTENB)和内部时钟QSCK。因此，产生具有不同使能时段的第二写入控制信号SETP<0:3>。当完成第二写入控制信号SETP<0:3>的产生时，淬灭脉冲完成信号QSND被禁止，然后当复位信号QSRSTP被使能时，输出编程完成信号PGMNDP。在这种情况下，根据第二写入控制信号SETP<0:3>的使能时段顺序减弱写入驱动器12的电流驱动力，并将淬灭脉冲提供给GST。
在编程操作中，字线在字线选择开关处于禁止状态时维持高电位(等于或大于VCC)，而在字线选择开关被使能时被放电至接地电压的电平。通过由写入驱动器12选择的位线来形成电流路径。可以通过写入驱动器12经由位线选择开关、位线、开关元件以及GST至字线来形成电流路径。
当以这种方式形成电流路径时，根据取决于要编程的数据电平(0/1)的第一写入控制信号RESETEN或第二写入控制信号SETP<0:n>，来确定由写入驱动器12驱动的电流量，并经由位线将编程电流提供给存储器单元。例如，假设由第一写入控制信号RESETEN提供的电流量是100％，当所有第二写入控制信号SETP<0:3>被使能时，提供给存储器单元的电流量被控制在30至90％的比率。
在编程操作中，在复位数据的情况下经由位线提供的电流为方形类型。在设定数据的情况下，电流初始为类似于方形类型的类型，但接着被第二写入控制信号SETP<0:n>降低成阶梯类型。
因此，在同时编程设定数据与复位数据的情况下，由比复位数据编程时间长的设定数据编程时间来确定编程操作所需的时间。
此外，倾向于使用相变存储装置来代替快闪存储器。在这种情况下，存储装置通过经由快闪存储器接口接收编程命令和擦除命令来执行相应的操作。然而，相变存储装置只根据写入命令来编程设定数据或复位数据。因此，当需要通过快闪存储器接口来操作相变存储装置时，如果施加擦除命令，则相变存储装置不会执行任何操作并处于空闲模式。
发明内容
在本发明的一个实施例中，一种半导体存储装置包括：编程脉冲发生模块，所述编程脉冲发生模块被配置成响应于编程使能信号而产生第一写入控制信号、第二写入控制信号以及编程完成信号；设定编程控制电路，设定编程控制电路被配置成响应于擦除命令和编程完成信号而重复产生设定编程使能信号预定的次数；以及控制器，所述控制器被配置成响应于擦除命令而将第一写入控制信号禁止并且响应于设定编程使能信号而产生编程使能信号。
在本发明的另一个实施例中，一种半导体存储装置包括：设定编程控制电路，所述设定编程控制电路被配置成响应于擦除命令和编程完成信号而产生设定编程使能信号；编程脉冲发生模块，所述编程脉冲发生模块被配置成根据响应于设定编程使能信号而产生的编程使能信号，来输出第一写入控制信号和第二写入控制信号；以及写入驱动器，所述写入驱动器被配置成将响应于第一写入控制信号和第二写入控制信号产生的编程脉冲提供给存储模块。
在本发明的另一个实施例中，设定编程控制电路响应于根据设定编程使能信号产生的编程使能信号与产生编程完成信号的编程脉冲发生模块连接，并且设定编程控制电路响应于擦除命令和编程完成信号而产生设定编程使能信号。
在本发明的另一个实施例中，一种用于半导体存储装置的编程方法包括以下步骤：将设定数据输入到具有编程脉冲发生模块的半导体存储装置；通过编程脉冲发生模块以根据擦除操作的基本单位和设定数据记录单位所确定的次数来重复产生编程使能信号；以及响应于编程使能信号，由写入驱动器将数据编程到存储模块中的选中的区域。
附图说明
下面将结合附图来描述本发明的特点、方面以及实施例，其中：
图1是用于解释一般相变物质根据温度相变的曲线图；
图2是用于解释一般相变物质根据温度相变的另一曲线图；
图3是现有的相变存储装置的单元阵列的配置图；
图4是现有的相变存储装置的配置图；
图5是例示图4所示的编程脉冲发生模块的框图；
图6是解释现有的相变存储装置的编程操作的时序图；
图7是根据本发明的一个实施例的半导体存储装置的配置图；
图8是根据本发明的一个实施例的设定编程控制电路的配置图；
图9是例示图8所示的控制信号发生单元的示图；
图10是例示图8所示的模式确定单元的示图；
图11是例示图8所示的脉冲输出部的示图；
图12是例示可以应用于本发明的一个实施例的编程脉冲发生模块的示图；
图13是解释图12所示的第一计数部的配置的示例性示图；
图14是例示图12所示的比较部的示图；
图15是用于解释图8所示的时段设定部和图12所示的第二计数部的配置的示图；
图16是例示可以应用于本发明的一个实施例的写入驱动器的示图；以及
图17是解释根据本发明的一个实施例的设定编程操作的时序图。
具体实施方式
在半导体存储装置尤其是快闪存储器装置的标准中，将复位数据的记录定义为编程操作。具体地，使用16位为单位的编程操作被定义为单字编程，并且使用512位(256字)为单位的编程操作被定义为缓冲编程。另外，同时记录复位数据与设定数据被定义为重写入或重写入操作。另外，以16位为单位同时记录设定/复位数据被定义为单字重写入，并且使用512位(256字)为单位同时记录设定/复位数据被定义为缓冲重写入。
在本发明的一个实施例中，当通过使用快闪存储器接口操作非易失性存储装置(例如以电流驱动方案驱动的非易失性存储装置)时，存储装置响应于128KB单位的擦除命令而记录设定数据，并提出了一种当擦除命令输入时将设定数据记录到多个非易失性存储器单元的方法。
因此，由于即使当输入擦除命令时也可以操作非易失性存储装置，因此操作效率改善。此外，因为比设定数据记录时间短的复位数据记录时间与设定数据记录时间无关，所以可以改善数据记录速度。
为此，基于非易失性存储装置特别是快闪存储器装置的标准，将设定编程操作所需的信号(命令码、地址等)暂时储存在寄存器中，并且当命令执行码被使能时，使用储存在寄存器中的信号来执行设定编程。
例如，在相变存储装置中，由于电流驱动能力的限制，所以使用32位单位来执行设定数据记录。因为在非易失性存储装置的标准中以128KB单位来执行擦除操作，所以一共执行设定数据记录操作32,768次。因此，通过重复执行擦除操作32,768次(通过将128KB的基本擦除操作单位除以32位的设定数据记录单位，得出用于执行擦除操作的次数32,768)，可以将设定数据记录到多个存储器单元。在快闪存储器接口标准中，使用512B单位来执行缓冲编程或缓冲重写入操作。因此，通过选择128个(512B/32位)字线，可以执行128KB/512B次擦除操作。结果，通过响应于擦除命令在一次擦除操作中重复执行将设定数据记录在32位存储器单元中的操作，可以顺序地将设定数据记录到存储器单元。
在下文中，将经由示例实施例参考附图来描述根据本发明的半导体存储装置及其设定编程控制电路和编程方法。
图7是根据本发明一个实施例的半导体存储装置的配置图。
参见图7，半导体存储装置10包括：编程脉冲发生模块100，所述编程脉冲发生模块100被配置成响应于编程使能信号PGMP而产生第一写入控制信号RESETEN和第二写入控制信号SETP<0:n>；设定编程控制电路200，所述设定编程控制电路200被配置成响应于擦除命令ERASE和编程完成信号而重复产生设定编程使能信号ERENP预定的次数；控制器300，所述控制器300被配置成提供包括编程使能信号PGMP、地址以及数据信号的编程操作相关的控制信号；写入驱动器400，所述写入驱动器400被配置成响应于写入控制信号RESETEN和SETP<0:n>以及位线选择开关控制信号YSW<0:m>而产生用于编程输入数据DATA的编程电流I_PGM；以及包括多个存储器单元的存储模块500，并且所述存储模块500被配置成根据从写入驱动器400提供的电流将数据记录在各个存储器单元中。
在半导体存储装置10中，设定编程控制电路200响应于擦除命令ERASE而产生允许擦除操作，即设定数据记录操作，重复执行预定次数的设定编程使能信号ERENP，并且将设定编程使能信号ERENP提供给控制器300。控制器300将响应于设定编程使能信号ERENP产生的编程使能信号PGMP提供给编程脉冲发生模块100，以便执行擦除(设定数据记录)操作预定的次数。
设定编程控制电路200在选择预定数目个字线以及执行擦除操作之后，提供用于选择下一字线的地址计数信号CACNTCK，并且设定编程控制电路200提供用于将当前被执行擦除操作的字线预充电的字线预充电信号WLPRE。设定编程控制电路200可以将地址计数信号CACNTCK和字线预充信号WLPRE提供给控制器300。
另外，设定编程控制电路200在执行响应于擦除命令ERASE所执行的设定数据记录时将擦除时段使能信号EREN使能，当最终擦除操作开始时，设定编程控制电路200产生擦除结束信号ERMIN，以及设定编程控制电路200将擦除结束信号ERMIN提供给控制器300以停止编程使能信号PGMP的产生。
下面将详细描述半导体存储装置10的各个组成部分的操作。
编程脉冲发生模块100响应于由控制器300产生的编程使能信号PGMP而产生第一写入控制信号RESETEN和第二写入控制信号SETP<0:n>，并且编程脉冲发生模块100将第一写入控制信号RESETEN和第二写入控制信号SETP<0:n>提供给写入驱动器400。另外，当完成产生第一写入控制信号RESETEN和第二写入控制信号SETP<0:n>的操作时，编程脉冲发生模块100产生编程完成信号PGMNDP，并将编程完成信号PGMNDP传送到设定编程控制电路200。
在本发明的一个实施例中，因为在擦除操作中只执行设定数据的记录，所以当控制器300将擦除命令ERASE使能时，第一写入控制信号RESETEN被控制成禁止。如果完成第二写入控制信号SETP<0:n>的产生，则编程完成信号PGMNDP被使能并用作设定编程控制电路200的时钟信号(图9中的ERCNTCK)。
写入驱动器400响应于写入使能信号WDEN被驱动。从编程脉冲发生模块100的第一写入控制信号RESETEN和第二写入控制信号SETP<0:n>提供给写入驱动器400，并且写入驱动器400响应于要编程的数据DATA和位线选择开关控制信号YSW<0:m>将编程电流I_PGM提供给存储模块500。
因此，可以根据要编程的数据DATA的电平将数据记录在存储模块500中。在本发明的一个实施例中，可以使用由电流驱动方案记录和感测数据的存储器单元来配置存储模块500。由电流驱动方案来记录和感测数据的存储器单元包括例如相变存储器单元和磁存储器单元。
设定编程控制电路200基于擦除操作的基本单位(例如128KB)和非易失性存储装置的标准中定义的设定数据记录单位(例如32位)，来产生设定编程使能信号ERENP。设定编程控制电路200通过使用从编程脉冲发生模块100提供的编程完成信号PGMNDP作为时钟信号(图9中的ERCNTCK)，来产生设定编程使能信号ERENP。例如，当设定数据记录单位是32位时，执行用于擦除操作的计数32,768次，并且每次执行计数操作都将设定编程使能信号ERENP使能。另外，为了确定可以通过同时选择预定数目个(例如128)字线来执行擦除操作，所以在完成针对选中的字线的擦除操作时产生地址计数信号CACNTCK，以使可以选择要经历擦除操作的下一字线，并且产生字线预充电信号WLPRE，以对当前执行擦除操作的字线预充电。
另外，如果擦除操作响应于擦除命令ERASE而开始，则产生擦除时段使能信号EREN以通知正在执行擦除操作，并且如果执行最终的计数，即如果执行最终的擦除操作，则产生擦除结束信号ERMIN使得停止编程使能信号PGMP的产生。
尽管示出设定编程电路200独立于图7中的编程脉冲发生模块100，但是设定编程控制电路200可以被配置成包括在编程脉冲发生模块100中。也就是说，编程脉冲发生模块100可以包括设定编程控制电路200。
图8是根据本发明一个实施例的设定编程控制电路的配置图。
参见图8，设定编程控制电路200可以被配置成包括控制信号发生单元210、计数单元220、模式确定单元230以及设定编程脉冲发生单元240。
控制信号发生单元210被配置成响应于从控制器300提供的计数使能信号ERCNTINB和擦除命令ERASE而产生擦除次数计数信号ERCNTB。此外，控制信号发生单元210被配置成响应于从编程完成信号PGMNDP和擦除命令ERASE产生的时钟信号ERCNTCK而产生擦除时钟信号ERCK。另外，控制信号发生单元210被配置成通过将在计数单元220的操作应复位的各种情况下可以发生的情况组合，来产生擦除复位信号ERRST。包括在擦除复位信号ERRST产生中的信号包括，但不限于，暂停信号ERSUS、编程复位信号PGMRSTP、错误信号ERABT以及复位信号RSTP。另外，控制信号发生单元210被配置成响应于从控制器300提供的擦除模式设定信号ERSETP而产生擦除使能信号IEREN。
当暂停信号ERSUS未被产生时，擦除次数计数信号ERCNTB、擦除时钟信号ERCK、擦除复位信号ERRST以及擦除使能信号IEREN被分别使能。当必须中断擦除操作小段时间以及在擦除命令ERASE输入和擦除操作在内部执行的同时来执行另一个操作时，暂停信号ERSUS被使能。在擦除操作中断时要执行的操作包括数据读取操作、状态读取操作或行数据缓冲写入操作。
图9是例示图8所示的控制信号发生单元的示图。
可以看出，如果计数使能信号ERCNTINB被使能成低电平，并且输入时钟信号ERCNTCK和擦除命令ERASE，则只有在暂停信号ERSUS处于禁止状态时擦除次数计数信号ERCNTB和擦除时钟信号ERCK才会被传送到计数单元220。即使当暂停信号ERSUS、编程复位信号PGMRSTP、错误信号ERABT和复位信号RSTP之中仅有一个被使能时擦除设定信号ERRST也被使能。另外，当擦除模式设定信号ERSETP被使能并且暂停信号ERSUS位于禁止状态时擦除使能信号IEREN被使能。
再次参见图8，计数单元220被配置成响应于从控制信号发生单元210提供的擦除次数计数信号ERCNTB、擦除时钟信号ERCK、擦除复位信号ERRST和擦除使能信号IEREN，以及从控制器300提供的预充电复位信号WLPRERST，而执行计数操作。
首先，计数单元220在擦除次数计数信号ERCNTB被使能时处于操作状态，并且通过擦除使能信号IEREN来设定计数单元220的初始值。计数单元220响应于擦除时钟信号ERCK而执行计数操作，结果输出计数信号ERQ<0:x>。
在本发明的一个实施例中，在一次擦除操作中以128KB单位来执行擦除模式并以32位存储器单元来记录设定数据时，执行32,768迭代的计数操作，并且在这种情况下，计数信号ERQ<0:x>应能够计数15位。
为此，不具有限制性意义，可以使用15个递减计数器来配置计数单元220，将所有递减计数器的初始值设定为1，并且执行计数到所有递减计数器的输出变成0为止。由之前提到的编程完成信号PGMNDP产生提供给计数单元220的擦除时钟信号ERCK。因此，每次计数单元220执行计数操作，设定编程脉冲发生单元240产生设定编程使能信号ERENP，由此记录设定数据。在记录设定数据之后，编程完成信号PGMNDP被使能。重复这种过程直到完成计数单元220的操作为止。可以由设定编程脉冲发生单元240的时段设定部241来确认计数单元220的操作的完成。
设定编程脉冲发生单元240根据其是否是响应于擦除命令ERASE的设定编程时段，来输出设定编程使能信号ERENP。例如，在设定编程操作的初始阶段，即在第一设定编程操作中，编程使能信号PGMP依照原样(无修改)传输经过脉冲输出部243，并且如果根据第一设定编程操作来产生编程完成信号PGMNDP，则输出编程完成信号PGMNDP作为设定编程使能信号ERENP。
为此，设定编程脉冲发生单元240可以被配置成包括时段设定部241和脉冲输出部243。
例如，可以使用相同的计数器作为构成计数单元220的计数器来配置时段设定部241。时段设定部241产生擦除时段使能信号EREN。当擦除模式设定信号ERSETP被使能时擦除时段使能信号EREN被使能。擦除模式设定信号ERSETP可以表示擦除操作的开始。当计数单元220完成最终计数操作时，通过擦除时钟信号ERCK来禁止擦除时段使能信号EREN，并将擦除时段使能信号EREN提供给控制器300。
例如，可以如图11所示来配置脉冲输出部243。
图11是例示图8所示的脉冲输出部的示图。
脉冲输出部243被配置成根据擦除时段使能信号EREN是否被使能来输出编程使能信号PGMP或编程完成信号PGMNDP作为设定编程使能信号ERENP。
换言之，当擦除时段使能信号EREN被禁止时，脉冲输出部243使编程使能信号PGMP无修改地传输作为设定编程使能信号ERENP。相反地，当擦除时段使能信号EREN被使能时，脉冲输出部243输出编程完成信号PGMNDP作为设定编程使能信号ERENP。
也就是说，如果在擦除时段使能信号EREN被使能的同时编程完成信号PGMNDP被使能，则编程完成信号PGMNDP被输出作为设定编程使能信号ERENP。当擦除时段使能信号EREN位于禁止状态即在第一擦除操作中时，编程使能信号PGMP被传输作为设定编程使能信号ERENP。
另外，脉冲输出部243根据擦除时段使能信号EREN和编程完成信号PGMNDP的电平来产生地址计数信号CACNTCK。地址计数信号CACNTCK是提供给模式确定单元230的用于操作列地址计数器的信号。如果地址计数信号CACNTCK被使能，则当前执行擦除操作的字线被预充电，并选择要执行擦除操作的下一字线。
模式确定单元230被配置成响应于从计数单元220提供的计数信号ERQ<0:x>和从设定编程脉冲发生单元240提供的擦除时段使能信号EREN而产生字线预充电信号WLPRE和擦除结束信号ERMIN。
图10是例示图8所示的模式确定单元的示图。
当完成用于与预定数目个字线连接的存储器单元的擦除操作时，模式确定单元230产生字线预充电信号WLPRE，所述字线预充电信号WLPRE用于对当前完成擦除操作的字线预充电，以用于与下一字线连接的存储器单元的另一个擦除操作。
例如，当通过在擦除模式中选择128条(512B/32位)字线以用于将设定数据记录在128KB的存储器单元中来执行擦除操作时，每次计数单元220从初始值(32,768)递减计数128时，字线预充电信号WLPRE可以被使能。在需要计数32,768次的情况下，可以使用15个递减计数器来配置计数单元220。因此，当计数信号ERQ<0:14>之中的一些计数信号ERQ<0:6>全都从低电平转变成高电平时，字线预充电信号WLPRE可以被使能。
当字线预充电信号WLPRE被使能时，选择用于当前擦除操作的字线被禁止，并且要执行擦除操作的下一字线可以在预充电时间消逝之后被使能。
当要执行擦除操作的下一字线被使能时，计数单元220操作并且产生设定编程使能信号ERENP，并且因此，地址计数信号CACNTCK被使能，以及选择要执行擦除操作的下一字线。重复这种过程。
字线预充电信号WLPRE可以被配置成被地址计数信号CACNTCK使能，并且被预充电复位信号WLPRERST禁止。
如果计数单元220执行最终计数操作，则所有计数信号ERQ<0:14>都变成低电平，并且通过组合计数信号ERQ<0:14>来产生擦除结束信号ERMIN。
擦除结束信号ERMIN是表示执行最终擦除操作的时段的信号。在擦除结束信号ERMIN被使能之后，控制器300防止编程使能信号PGMP被使能。
以这种方式，在本发明的一个实施例中，当需要通过预定的设定数据记录单位来重复执行单位擦除操作时，则产生设定编程使能信号ERENP迭代的数目，其中通过将单位擦除操作除以设定数据记录单位来获得迭代的数目，并且将设定编程使能信号ERENP提供作为编程使能信号PGMP。如果编程使能信号PGMP被使能，则产生第二写入控制信号SETP<0:n>，并且将由第二写入控制信号SETP<0:n>确定的编程电流I_PGM提供给存储器单元。此时，第一写入控制信号RESETEN理所当然地处于禁止状态。
当产生设定编程使能信号ERENP时，也产生地址计数信号CACNTCK，使得要擦除的字线可以被激活并且当前擦除完成的字线可以被预充电。
在擦除时段使能信号EREN被使能的同时，重复执行这种经由擦除模式的设定数据记录操作。随着计数单元220在擦除模式设定信号ERSETP被使能之后完成最终计数操作，由擦除时钟信号ERCK来禁止擦除时段使能信号EREN。
图12是例示可以应用于本发明的编程脉冲发生模块的示图。
参见图12，编程脉冲发生模块100包括初始脉冲发生单元110、复位脉冲发生单元120以及淬灭脉冲发生单元130。
初始脉冲发生单元110被配置成响应于从控制器300提供的编程使能信号PGMP而产生时段设定信号QSSETP。时段设定信号QSSETP是用于确定提供接近GST熔点的热的时间的信号。初始脉冲发生单元110响应于编程使能信号PGMP，在对预定的时间间隔计数之后将时段设定信号QSSETP使能。
复位脉冲发生单元120被配置成响应于编程使能信号PGMP和通过将时段设定信号QSSETP延迟预定义的时间间隔产生的复位信号IRSTP而产生第一写入控制信号RESETEN。
淬灭脉冲发生模块130被配置成响应于编程使能信号PGMP和时段设定信号QSSETP而产生具有不同使能时段的第二写入控制信号SETP<0:n>。当完成第二写入控制信号SETP<0:n>的产生时，淬灭脉冲发生单元130产生编程完成信号PGMNDP。
根据以上描述的配置，在从编程使能信号PGMP被使能到复位信号IRSTP被使能为止的时段期间，复位脉冲发生单元120产生第一写入控制信号RESETEN。淬灭脉冲发生单元130从编程使能信号PGMP被使能之后到时段设定信号QSSETP被使能为止以相同电平来将第二写入控制信号SETP<0:n>使能，并且在时段设定信号QSSETP产生之后产生使能时段受控的第二写入控制信号SETP<0:n>。
下面将给出详细的描述。
首先，初始脉冲发生单元110包括输入锁存部1101、时钟发生部1103、第一计数部1105、比较部1107以及延迟部1109。
输入锁存部1101被配置成响应于编程使能信号PGMP和复位信号IRSTP而输出内部时钟使能信号IPWEN和计数复位信号IPWRST。也就是说，如果编程使能信号PGMP被使能成例如高电平，则内部时钟使能信号IPWEN被激活成高电平，而如果复位信号IRSTP被使能成高电平，则计数复位信号IPWRST被激活成高电平。
详细地，可以采用将内部时钟使能信号IPWEN使能成高电平并且将计数复位信号IPWRST使能成低电平的方式来配置输入锁存部1101。可以使用由与非门(NAND)门或者或非(NOR)门构成的R-S锁、或触发器来配置输入锁存部1101。
时钟发生部1103被配置成响应于内部时钟使能信号IPWEN而产生内部时钟ICK。换言之，时钟发生部1103输出在内部时钟使能信号IPWEN被激活成高电平的同时触发的内部时钟ICK。
第一计数部1105被配置成输出根据内部时钟使能信号IPWEN、计数复位信号IPWRST和内部时钟ICK的控制而计数的计数码Q<0:3>。也就是说，当内部时钟使能信号IPWEN被激活成高电平时，第一计数部1105根据内部时钟ICK的控制来执行计数操作。如果计数复位信号IPWRST被激活成高电平，则从第一计数部1105输出的计数码Q<0:3>被初始化。以这种方式，当使用第一计数部1105产生计数码Q<0:3>时，可以显著地减小电路尺寸。可以由递增计数器来配置第一计数部1105。
比较部1107被配置成当计数码Q<0:3>达到预设值时激活并输出时段设定信号QSSETP。具体地，比较部1107被配置成比较计数码Q<0:3>与施加的时间控制码IPWSET<0:3>，并且比较部1107被配置成当计数码Q<0:3>与时间控制码IPWSET<0:3>相同时来激活时段设定信号QSSETP。也就是说，可以通过控制时间控制码IPWSET<0:3>来控制时段设定信号QSSETP的激活定时。
在本发明的一个实施例中，可以通过同时增加构成第一计数部1105的计数器的数目和时间控制码IPWSET的数目，来延迟时段复位信号QSSETP的产生定时。这意味着可以改变用于熔化构成存储器单元的GST所需的时间。
延迟部1109被配置成将时段设定信号QSSETP延迟预定的时间间隔，并输出复位信号IRSTP。将延迟部1109的延迟值设定成满足规定定时余量。由延迟部1109产生的复位信号IRSTP将输入锁存部1101复位并将内部时钟使能信号IPWEN禁止，以及将计数复位信号IPWRST使能，使得时钟发生部1103和第一计数部1105被禁止。
通过编程使能信号PGMP将复位脉冲发生单元120使能，并且通过时段设定信号QSSETP将复位脉冲发生单元120禁止。换言之，复位脉冲发生单元120通过时间控制码IPWSET<0:3>产生用于时间设定的第一写入控制信号RESETEN，并将第一写入控制信号RESETEN提供给写入驱动器400。
接着，淬灭脉冲发生单元130可以被配置成包括输入锁存部1301、时钟发生部1303、第二计数部1305、复位控制部1307以及延迟部1309。
输入锁存部1301被配置成响应于时段设定信号QSSETP和复位信号QSRSTP而输出计数使能信号CNTENB和内部时钟使能信号QSEN。时钟发生部1303被配置成响应于内部时钟使能信号QSEN而产生内部时钟QSCK。即，时钟发生部1303输出在内部时钟QSCK被激活成高电平时触发的内部时钟QSCK。
第二计数部1305被配置成响应于计数使能信号CNTENB、内部时钟QSCK、编程使能信号PGMP以及复位信号QSRSTP而输出第二写入控制信号SETP<0:3>。因此，根据与内部时钟QSCK的触发周期来控制第二写入控制信号SETP<0:3>的更新周期。
在本发明的一个实施例中，第二计数部1305可以被配置成包括递减计数器。在这种情况下，第二计数部1305在最终输出从0x1111b改变成0x0000b时操作。如果最终输出变成0x0000b，则第二写入控制信号SETP<3>的输出信号驱动复位控制部1307。
复位控制部1307被配置成当从第二计数部1305输出的第二写入控制信号SETP<0:3>的码值达到预定值时，即当第二写入控制信号SETP<3>的输出信号从高电平转变成低电平时，将复位信号QSRSTP使能。
为此，复位控制部1307可以包括计数结束控制部分和脉冲发生部分。计数结束控制部分在第二计数部1305的计数完成时产生淬灭脉冲完成信号QSND，并且脉冲发生部分响应于淬灭脉冲完成信号QSND而产生复位信号QSRSTP。例如，从计数结束控制部分输出的淬灭脉冲完成信号QSND通过编程使能信号PGMP来维持高电平，并且当第二写入控制信号SETP<3>变成低电平时转变成低电平。脉冲发生部分通过转变成低电平的淬灭脉冲完成信号QSND，来将复位信号QSRSTP使能。
延迟部1309被配置成将复位信号QSRSTP延迟预选择的时间，并产生编程完成信号PGMNDP。编程完成信号PGMNDP被传送到控制器300，并通知编程完成。
图13是例示图12所示的第一计数部的配置的示例性示图。
在本发明的一个实施例中，可以使用多个1位递增计数器来配置第一计数部1105，并且图13示出递增计数器的一个实例。
参见图13，1位递增计数器150可以包括信号输入部分151、锁存部分153以及进位发生部分155。
信号输入部分151被配置成响应于计数使能信号，即在本发明的一个实施例中的内部时钟使能信号IPWEN和第一计数码Q<0>，来确定锁存部分153的输入节点A的信号电平。
锁存部分153被配置成根据内部时钟ICK的控制来锁存从信号输入部分151输出的信号，并输出第一计数码Q<0>。进位发生部分155被配置成根据内部时钟使能信号IPWEN和第一计数码Q<0>来输出进位信号COUT。使用进位信号COUT作为下级1位递增计数器的计数使能信号。锁存部分153的内部节点响应于计数复位信号IPWRST而被初始化或被改变成特定的电平。
具体地，信号输入部分151当内部时钟使能信号IPWEN被禁止成低电平时选择输出节点Q的所得值，并当内部时钟使能信号IPWEN被使能成高电平时反向地选择输出节点Q的所得值并将反向选中的所得值传输到下级1位递增计数器。
当节点A的信号是低电平时，锁存部分153将节点A的信号传输到节点C，而当节点A的信号是高电平时，将节点A的信号传输到输出节点Q。
如果计数复位信号RST变成高电平，则输出节点Q被复位成低电平，并且进位发生部分155根据施加到前级1位递增计数器的输出节点Q的作为计数使能信号的信号而操作。也就是说，根据施加到前级1位递增计数器的输出节点Q的信号的信号电平，下级1位递增计数器触发。
图14是例示图12所示的比较部的示图。
参见图14，比较部1107可以包括多个比较部分71、72、73和74以及信号组合部分75。多个比较部分71、72、73和74被配置成将计数码Q<0:3>和时间控制码IPWSET<0:3>的各个位值比较，并输出多个比较结果信号。信号组合部分75被配置成将从多个比较部分71、72、73和74输出的多个比较结果信号组合，并输出时段设定信号QSSETP。换言之，在一个实施例中，当计数码Q<0:3>和时间控制码IPWSET<0:3>彼此相同时，比较部1107激活并输出时段设定信号QSSETP。
图15是用于解释图8所示的时段设定部和图12所示的第二计数部的配置的示图。
在本发明的一个实施例中，可以使用递减计数器例如1位递减计数器来配置图8所示的时段设定部241。
参见图15，1位递减计数器160可以包括信号输入部分161、锁存部分163以及借位发生部分165。
信号输入部分161被配置成根据计数使能信号CNTINB和施加到输出节点Q的数据的电平，来确定锁存部分163的输入节点A的信号电平。
锁存部分163被配置成根据时钟信号CK的控制来锁存从信号输入部分161输出的信号，并且将锁存的数据传输到输出节点Q。
借位发生部分165被配置成根据计数使能信号CNTINB以及施加到输出节点Q的信号的电平，来输出借位信号BOUTB。
锁存部分163的内部节点响应于复位信号RSTP和设定信号SETP，而被初始化或被改变成特定的电平。
具体地，信号输入部分161在计数使能信号CNTINB被禁止成高电平时，选择输出节点Q的所得值，而在计数使能信号CNTINB被使能成低电平时，反向地选择输出节点Q的所得值并将反向选中的所得值传输到下一级。
将由信号输入部分161选择的信号施加到节点A。因此，锁存部分163在节点A的信号是低电平时将节点A的信号传输到节点C，而在节点A的信号是高电平时将节点A的信号传输到输出节点Q。
如果设定信号SETP变成高电平，则输出节点Q被设定成高电平。如果复位信号RSTP变成高电平，则输出节点Q被设定成低电平。
在前级计数器的输出节点Q变成低电平时，借位发生部分165输出低电平的借位信号BOUTB。
图16是例示可以应用于本发明的写入驱动器的示图。
参见图16，写入驱动器400可以包括电流控制部410、电流驱动部420以及选择部430。
电流控制部410被配置成接收要编程的数据DATA，并在写入使能信号WDEN被激活时，根据第一写入控制信号RESETEN和第二写入控制信号SETP<0:3>的码组合，来对控制节点N1的电压电平进行控制。受第二写入控制信号SETP<0:3>控制的多个NMOS晶体管选择性地导通，并对控制节点N1的电压电平进行控制。受第一写入控制信号RESETEN控制的NMOS晶体管在第一写入控制信号RESETEN被激活时导通并且对控制节点N1的电压电平进行控制。
第二写入控制信号SETP<0:3>是周期性更新的信号，并且第一写入控制信号RESETEN是以脉冲的形式输入的信号。
电流驱动部420被配置成驱动具有与控制节点N1的电压电平相对应的幅度的编程电流脉冲I_PGM。电流驱动部420可以将电流脉冲I_PGM驱动到输出节点N2。编程电流脉冲I_PGM可以被分成与第一写入控制信号RESETEN相对应的第一编程电流脉冲、以及与第二写入控制信号SETP<0:3>相对应的第二编程电流脉冲。
选择部430被配置成将由电流驱动部420驱动的编程电流脉冲I_PGM输出到与多个位线选择开关控制信号YSW<0:m>相对应的位线BL0至BLm。
图17是解释根据本发明一个实施例的设定编程操作的时序图，并将再次参照图8来描述。
在设定编程操作响应于擦除命令ERASE而开始之前，将设定编程操作所需的信号(命令码、地址等)暂时储存在寄存器中。
此后，当施加编程命令PGM时，从控制器300产生编程使能信号PGMP，并且设定编程脉冲发生单元240在未修改编程使能信号PGMP的情况下传输编程使能信号PGMP作为设定编程使能信号ERENP。设定编程脉冲发生单元240的时段设定部241响应于从控制器300提供的擦除模式设定信号ERSETP而将擦除时段使能信号EREN使能。
计数单元220响应于擦除次数计数信号ERCNTB、擦除时钟信号ERCK(响应于从编程完成信号PGMNDP和擦除命令ERASE产生的时钟信号ERCNTCK而产生的)以及擦除使能信号IEREN执行计数。计数单元220产生计数信号ERQ<0:14>作为计数的结果，并将计数信号ERQ<0:14>提供给模式确定单元230。
随着第一写入控制信号RESETEN被禁止，通过第二写入控制信号SETP<0:n>(由每次设定编程使能信号ERENP被使能时将编程使能信号PGMP使能所产生的)将编程电流I_PGM施加到存储器单元，并记录设定数据。
也就是说，从编程脉冲发生模块100的初始脉冲发生单元110产生内部时钟使能信号IPWEN。在从内部时钟使能信号IPWEN产生内部时钟ICK之后，通过对预定的时间计数来产生计数码Q<0:3>，并在计数完成时产生时段设定信号QSSETP。
复位脉冲发生单元120被禁止，并且淬灭脉冲发生单元130响应于时段设定信号QSSETP而产生计数使能信号CKEN(CNTENB)和内部时钟QSCK。另外，根据这一事实，淬灭脉冲发生单元130产生具有不同使能时段的第二写入控制信号SETP<0:3>。当完成第二写入控制信号SETP<0:3>的产生时，淬灭脉冲完成信号QSND被禁止，而相应地，当复位信号QSRSTP被使能，输出编程完成信号PGMNDP。在这种情况下，在根据第二写入控制信号SETP<0:3>的使能时段顺序地减弱写入驱动器400的电流驱动力时，淬灭脉冲被提供给存储器单元。
在初始编程操作之后产生的编程完成信号PGMNDP被提供给设定编程控制电路200。此后，每次计数单元220将初始值递减计数到0时，编程完成信号PGMNDP被输出作为设定编程使能信号ERENP，使得执行设定数据记录操作。
因此，在128KB单位的擦除模式中，128个字线的单位被顺序使能，并且由具有使能的128个字线的32位的单位来记录设定数据时，设定编程使能信号ERENP总共被使能32,768次。另外，字线被128的单位选中512次而被使能，并且当设定编程使能信号ERENP被使能时，由地址计数信号CACNTCK选择接下来的字线，并且可以对当前擦除的字线进行预充电。
尽管以上已经描述了某些实施例，但是对于本领域的技术人员可以理解的是描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本发明描述的半导体存储装置及其设定编程控制电路和编程方法。更确切地说，应当仅根据结合以上描述和附图的所附权利要求来限定本发明描述的半导体存储装置及其设定编程控制电路和编程方法。

Claims (28)

1.一种半导体存储装置，包括：
编程脉冲发生模块，所述编程脉冲发生模块被配置成响应于编程使能信号而产生第一写入控制信号、第二写入控制信号以及编程完成信号；
设定编程控制电路，所述设定编程控制电路被配置成响应于擦除命令和所述编程完成信号而重复产生设定编程使能信号预定的次数；以及
控制器，所述控制器被配置成响应于所述擦除命令而将所述第一写入控制信号禁止，并响应于所述设定编程使能信号而产生所述编程使能信号。
2.如权利要求1所述的半导体存储装置，
其中，每次所述设定编程使能信号被使能时，所述控制器产生所述编程使能信号，以及
其中，每次所述编程使能信号被使能时，所述编程脉冲发生模块产生所述第二写入控制信号，并且在完成用于产生所述第二写入控制信号的操作时，产生所述编程完成信号。
3.如权利要求1所述的半导体存储装置，其中，所述设定编程控制电路产生所述设定编程使能信号，且产生所述设定编程使能信号的次数是根据擦除操作的基本单位和设定数据记录单位所设定的次数。
4.如权利要求3所述的半导体存储装置，其中，所述设定编程控制电路用将所述擦除操作的基本单位除以所述设定数据记录单位所获得的初始值来执行计数，并且每次执行计数时输出所述设定编程使能信号。
5.如权利要求3所述的半导体存储装置，其中，所述设定编程控制电路在执行与同时选择的字线数目相对应的次数的计数之后，产生地址计数信号和字线预充电信号。
6.如权利要求3所述的半导体存储装置，其中，所述设定编程控制电路响应于所述擦除命令而将擦除时段使能信号使能，并且在执行最终计数操作时产生擦除结束信号，并将所述擦除结束信号提供给所述控制器。
7.如权利要求1所述的半导体存储装置，还包括：
写入驱动器，所述写入驱动器被配置成产生与所述第一写入控制信号和所述第二写入控制信号相对应的编程电流，并且将数据编程到存储模块。
8.如权利要求7所述的半导体存储装置，
其中，每次所述设定编程使能信号被使能时，所述编程脉冲发生模块产生所述第二写入控制信号，以及
其中，所述写入驱动器接收多个设定数据，并且当预定数目的字线被同时驱动时，将数据编程到与驱动的字线连接的存储模块。
9.如权利要求7所述的半导体存储装置，其中，所述存储模块包括以电流驱动方案来记录与读取数据的多个存储器单元。
10.一种半导体存储装置，包括：
设定编程控制电路，所述设定编程控制电路被配置成响应于擦除命令和编程完成信号而产生设定编程使能信号；
编程脉冲发生模块，所述编程脉冲发生模块被配置成根据响应于所述设定编程使能信号而产生的编程使能信号，来输出第一写入控制信号和第二写入控制信号；以及
写入驱动器，所述写入驱动器被配置成将响应于所述第一写入控制信号和所述第二写入控制信号而产生的编程脉冲提供给存储模块。
11.如权利要求10所述的半导体存储装置，其中，以与根据擦除操作的基本单位和设定数据记录单位所确定的次数相对应的次数来将所述设定编程使能信号使能。
12.如权利要求11所述的半导体存储装置，其中，所述设定编程控制电路用将所述擦除操作的基本单位除以所述设定数据记录单位所获得的初始值来执行计数，并且每次执行计数时输出所述设定编程使能信号。
13.如权利要求10所述的半导体存储装置，
其中，所述写入控制信号包括用于对具有第一电平的数据编程的所述第一写入控制信号、以及用于对具有第二电平的数据编程的所述第二写入控制信号，以及
其中，所述半导体存储装置还包括：
控制器，所述控制器被配置成响应于所述擦除命令而将所述第一写入控制信号禁止。
14.一种设定编程控制电路，
其中，所述设定编程控制电路响应于根据设定编程使能信号产生的编程使能信号，而与产生编程完成信号的编程脉冲发生模块连接，以及
其中，所述设定编程控制电路响应于擦除命令和所述编程完成信号而产生所述设定编程使能信号。
15.如权利要求14所述的设定编程控制电路，其中，所述设定编程控制电路用将擦除操作的基本单位除以设定数据记录单位所获得的初始值来执行计数，并且每次执行计数时输出所述设定编程使能信号。
16.如权利要求14所述的设定编程控制电路，其中，所述设定编程控制电路包括：
控制信号发生单元，所述控制信号发生单元被配置成响应于所述擦除命令、所述编程完成信号以及计数使能信号而产生擦除次数计数信号和擦除时钟信号，以及响应于擦除模式设定信号而产生擦除使能信号；
计数单元，所述计数单元被配置成响应于从所述控制信号发生单元提供的所述擦除次数计数信号、所述擦除时钟信号以及所述擦除使能信号而经由计数操作来输出计数信号；
设定编程脉冲发生单元，所述设定编程脉冲发生单元被配置成响应于所述擦除模式设定信号而产生擦除时段使能信号，以及响应于所述擦除时段使能信号、所述编程使能信号以及所述编程完成信号而输出所述设定编程使能信号；以及
模式确定单元，所述模式确定单元被配置成响应于所述计数信号和所述擦除时段使能信号而产生擦除结束信号。
17.如权利要求16所述的设定编程控制电路，其中，在暂停信号被禁止的状态下，分别将所述擦除次数计数信号、所述擦除时钟信号以及所述擦除使能信号使能。
18.如权利要求16所述的设定编程控制电路，其中所述设定编程脉冲发生单元包括：
时段设定部，所述时段设定部被配置成产生擦除时段使能信号，所述擦除时段使能信号响应于所述擦除模式设定信号而被使能且根据所述计数单元的最终计数操作而被禁止；以及
脉冲输出部，所述脉冲输出部被配置成响应于所述擦除时段使能信号而输出所述编程使能信号或所述编程完成信号作为所述设定编程使能信号。
19.如权利要求18所述的设定编程控制电路，其中，所述脉冲输出部响应于所述擦除时段使能信号和所述编程完成信号而产生地址计数信号，并且将所述地址计数信号提供给所述模式确定单元。
20.如权利要求19所述的设定编程控制电路，其中，所述模式确定单元还响应于所述计数信号、所述擦除时段使能信号以及所述地址计数信号而产生字线预充电信号。
21.如权利要求20所述的设定编程控制电路，其中，当要被同时使能的预定数目的字线被计数时，所述模式确定单元产生所述字线预充电信号。
22.如权利要求14所述的设定编程控制电路，其中，所述编程脉冲发生模块通过所述编程使能信号产生写入控制信号，并将所述写入控制信号提供给写入驱动器。
23.一种半导体存储装置的编程方法，包括以下步骤：
将设定数据输入到具有编程脉冲发生模块的半导体存储装置；
通过所述编程脉冲发生模块重复产生编程使能信号，且产生所述编程使能信号的次数是根据擦除操作的基本单位和设定数据记录单位所确定的次数；以及
响应于所述编程使能信号，由写入驱动器将数据编程到存储模块中的选中的区域。
24.如权利要求23所述的方法，
其中，根据响应于所述编程使能信号而产生的写入控制信号，来将所述数据编程到所述存储模块中的选中的区域，以及
其中，所述方法还包括以下步骤：
在所述写入控制信号产生之后，由所述编程脉冲发生模块输出编程完成信号。
25.如权利要求24所述的方法，其中，根据响应于所述编程完成信号产生的设定编程使能信号来产生所述编程使能信号。
26.如权利要求23所述的方法，其中，重复产生所述编程使能信号的步骤包括：
将所述擦除操作的基本单位除以所述设定数据记录单位所获得的初始值来顺序执行计数；以及
每次执行所述计数时产生所述编程使能信号。
27.如权利要求26所述的方法，其中，执行所述计数的步骤包括以下步骤：
从初始计数信号开始执行递减计数。
28.如权利要求26所述的方法，还包括以下步骤：
在所述写入驱动器将所述数据编程到所述存储模块中的选中的区域之后，当要被同时使能的预定数目的字线被计数时，产生字线预充电信号。
CN201210210325.3A 2011-11-25 2012-06-21 半导体存储装置及其设定编程控制电路和编程方法 Active CN103137195B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0124596 2011-11-25
KR1020110124596A KR20130058534A (ko) 2011-11-25 2011-11-25 반도체 메모리 장치, 이를 위한 셋 프로그램 제어 회로 및 프로그램 방법

Publications (2)

Publication Number Publication Date
CN103137195A true CN103137195A (zh) 2013-06-05
CN103137195B CN103137195B (zh) 2017-06-16

Family

ID=48466784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210210325.3A Active CN103137195B (zh) 2011-11-25 2012-06-21 半导体存储装置及其设定编程控制电路和编程方法

Country Status (5)

Country Link
US (1) US8817532B2 (zh)
JP (1) JP2013114736A (zh)
KR (1) KR20130058534A (zh)
CN (1) CN103137195B (zh)
TW (1) TWI550613B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105989888A (zh) * 2015-03-19 2016-10-05 爱思开海力士有限公司 非易失性存储器件及其操作方法和具有其的测试系统
CN110473580A (zh) * 2019-08-21 2019-11-19 南京邮电大学 一种基于忆阻器芯片的可编程电路最小单元及其操作方法
CN111091859A (zh) * 2018-10-23 2020-05-01 爱思开海力士有限公司 存储器装置及其操作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647139B2 (en) * 2015-09-04 2017-05-09 International Business Machines Corporation Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US10332986B2 (en) 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
US10204681B2 (en) * 2017-05-09 2019-02-12 National Tsing Hua University Control circuit configured to terminate a set operation and a reset operation of a resistive memory cell of memory array based on the voltage variation on the data line of the resistive memory cell
JP2022106037A (ja) * 2021-01-06 2022-07-19 ソニーセミコンダクタソリューションズ株式会社 制御装置、記憶装置、半導体装置、および制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080025081A1 (en) * 2005-12-09 2008-01-31 Samsung Electronics Co., Ltd. Variable resistance memory device
CN101286363A (zh) * 2008-04-25 2008-10-15 中国科学院上海微系统与信息技术研究所 相变存储器驱动电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
KR100857742B1 (ko) * 2006-03-31 2008-09-10 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 전류 인가 방법
KR101408876B1 (ko) * 2007-11-13 2014-06-18 삼성전자주식회사 상 변화 메모리 장치의 기입 드라이버 회로
KR101246833B1 (ko) 2007-12-20 2013-03-28 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
KR101575851B1 (ko) * 2009-03-13 2015-12-10 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080025081A1 (en) * 2005-12-09 2008-01-31 Samsung Electronics Co., Ltd. Variable resistance memory device
CN101286363A (zh) * 2008-04-25 2008-10-15 中国科学院上海微系统与信息技术研究所 相变存储器驱动电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105989888A (zh) * 2015-03-19 2016-10-05 爱思开海力士有限公司 非易失性存储器件及其操作方法和具有其的测试系统
CN105989888B (zh) * 2015-03-19 2020-07-17 爱思开海力士有限公司 非易失性存储器件及其操作方法和具有其的测试系统
CN111091859A (zh) * 2018-10-23 2020-05-01 爱思开海力士有限公司 存储器装置及其操作方法
CN111091859B (zh) * 2018-10-23 2023-10-03 爱思开海力士有限公司 存储器装置及其操作方法
CN110473580A (zh) * 2019-08-21 2019-11-19 南京邮电大学 一种基于忆阻器芯片的可编程电路最小单元及其操作方法
CN110473580B (zh) * 2019-08-21 2021-08-20 南京邮电大学 一种基于忆阻器芯片的可编程电路最小单元及其操作方法

Also Published As

Publication number Publication date
CN103137195B (zh) 2017-06-16
TW201322263A (zh) 2013-06-01
US20130135949A1 (en) 2013-05-30
KR20130058534A (ko) 2013-06-04
TWI550613B (zh) 2016-09-21
US8817532B2 (en) 2014-08-26
JP2013114736A (ja) 2013-06-10

Similar Documents

Publication Publication Date Title
CN103137195A (zh) 半导体存储装置及其设定编程控制电路和编程方法
CN105575424B (zh) 电阻式存储器件及其操作方法
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
CN101872647B (zh) 一次编程电阻随机存储单元、阵列、存储器及其操作方法
JP4832817B2 (ja) 相変化メモリ装置及びプログラム方法
US7746688B2 (en) PRAM and method of firing memory cells
CN105280221B (zh) 电阻型存储器装置及其操作方法
CN1933023B (zh) 相变存储装置及其编程方法
US7787316B2 (en) Semiconductor memory device and write control method thereof
CN103093812A (zh) 半导体存储装置及其连续编程控制电路和编程方法
EP1835508A2 (en) Pram and associated operation method and system
KR20080046122A (ko) 선택적인 재생 동작을 포함하는 저항성 메모리
CN103093817B (zh) 半导体存储装置及其分区编程控制电路和编程方法
US7755952B2 (en) Semiconductor memory device and writing control method thereof
CN104620321A (zh) 用于非易失性存储器的互补解码
US20090046499A1 (en) Integrated circuit including memory having limited read
US8456933B2 (en) Semiconductor memory apparatus and method for generating programming current pulse
CN103489480B (zh) 非易失性存储器件以及控制该非易失性存储器件的方法
KR102313601B1 (ko) 메모리 장치의 동작 방법
US7710790B2 (en) Semiconductor memory device and write control method thereof
CN110197687A (zh) 操作电阻存储装置的方法、电阻存储装置和存储系统
US20100165727A1 (en) Phase change material memory having no erase cycle

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant