TWI550613B - 半導體記憶體設備及其設定程式控制電路與程式方法 - Google Patents

半導體記憶體設備及其設定程式控制電路與程式方法 Download PDF

Info

Publication number
TWI550613B
TWI550613B TW101115451A TW101115451A TWI550613B TW I550613 B TWI550613 B TW I550613B TW 101115451 A TW101115451 A TW 101115451A TW 101115451 A TW101115451 A TW 101115451A TW I550613 B TWI550613 B TW I550613B
Authority
TW
Taiwan
Prior art keywords
signal
program
enable signal
setting
erase
Prior art date
Application number
TW101115451A
Other languages
English (en)
Other versions
TW201322263A (zh
Inventor
安龍福
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201322263A publication Critical patent/TW201322263A/zh
Application granted granted Critical
Publication of TWI550613B publication Critical patent/TWI550613B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)

Description

半導體記憶體設備及其設定程式控制電路與程式方法/
本發明係關於一種半導體系統，尤其係關於一種半導體記憶體設備及其設定程式控制電路與程式方法。
PCRAM(相變RAM)為使用指定基板的相變特性構成一記憶體單元的記憶體設備。相變基板可根據溫度情況轉換成無結晶狀態或結晶狀態，並且可包括例如硫化基合金。代表性相變基板包括使用鍺、銻和鍗的Ge2Sb2Te5(此後稱為「GST」)基板。
大部分基板具有不同熔點以及結晶溫度，並且結晶程度根據冷卻時間以及冷卻溫度而可能有所變化。這可當成基板的獨特特性。尤其是，GST基板可比其他基板更清楚分辨出無結晶狀態與結晶狀態。
第1圖為解釋一般相變基板根據溫度相變之圖式。將使用GST基板當成範例。
以等於或高於GST熔點的高溫加熱GST一預定時間(數十至數百奈秒[ns])並且淬火一預設時間Tq時，GST的無結晶狀態維持不變，並且電阻值變成數百千歐姆(kΩ)至數百萬歐姆(MΩ)。
另外，若GST維持在結晶溫度一段預選時間(數百ns至數微秒[μs])然後冷卻，則GST轉換成結晶狀態並且電阻值變成數kΩ至數十kΩ。隨著維持結晶溫度的時間延長，則改 善該結晶狀態並且因此讓GST具有較小的電阻值。
第2圖為解釋一般相變基板根據溫度相變之另一圖式。同樣將使用GST基板當成範例。
第2圖顯示其中利用供應接近GST熔點的溫度一預定時間，然後慢慢地冷卻GST來讓GST結晶之範例。即使在此案例中，GST的電阻值變成數kΩ至數十kΩ之間，並且隨著冷卻時間延長，改善該結晶狀態。另外相較於第1圖，結晶時間已經縮短。
為了使用這種GST特性，可對GST直接加熱；或利用電流通過導體或半導體，以通電方式產生焦耳熱量，轉換GST於無結晶狀態與結晶狀態之間。
雖然第1圖和第2圖顯示該相變記憶體設備的一般操作，不過因為一設定資料程式時間，也就是GST所需的結晶時間不長，所以主要使用第2圖的方法。
第3圖為傳統相變記憶體設備的單元陣列之設置圖。
請參閱第3圖，每一記憶體單元MC都由連接於一字線WL與一位元線BL之間的一相變基板GST以及一切換元件所構成。
底下將參考第4圖來說明相變記憶體設備的程式操作。
第4圖為傳統相變記憶體設備的設置圖。
請參閱第4圖，一相變記憶體設備1包括一程式脈衝產生區塊11、一寫入驅動器12以及一記憶體區塊13。
該程式脈衝產生區塊11設置成產生一第一寫入控制信號RESETEN以及複數第二寫入控制信號SETP<0：n>，以回 應一程式編輯致能信號PGMP。該程式脈衝產生區塊11提供該第一寫入控制信號RESETEN以及該等第二寫入控制信號SETP<0：n>給寫入該驅動器12。進一步，產生該第一寫入控制信號RESETEN以及該等第二寫入控制信號SETP<0：n>的操作完成時，該程式脈衝產生區塊11產生一程式完成信號PGMNDP，並且將該程式完成信號PGMNDP傳送至一控制器。
該寫入驅動器12設置成被驅動來回應一寫入致能信號WDEN。將該第一寫入控制信號RESETEN和該等第二寫入控制信號SETP<0：n>提供給寫入該驅動器12，並且提供程式編輯電流I_PGM給該記憶體區塊13，以回應要程式編輯的資料DATA以及位元線選擇開關控制信號YSW<0：m>。
因此在該記憶體區塊13內，隨著GST的電阻狀態根據要程式編輯的資料DATA之位準而改變，可記錄該資料DATA。
第5圖為顯示第4圖內所示一示範程式脈衝產生區塊的方塊圖。
請參閱第5圖，該程式脈衝產生區塊11設置成包括一初始脈衝產生單元111、一重設脈衝產生單元113以及一淬火脈衝產生單元115。
該初始脈衝產生單元111設置成產生一週期設定信號QSSETP，以回應由該控制器提供的程式編輯致能信號PGMP。該週期設定信號QSSETP為決定施加接近GST熔點之熱量的時間之信號。該初始脈衝產生單元111在計數一預 設時間之後致能該週期設定信號QSSETP，以回應該程式編輯致能信號PGMP。
該重設脈衝產生單元113設置成產生該第一寫入控制信號RESETEN，以回應該程式編輯致能信號PGMP以及利用將該週期設定信號QSSETP延遲一預定時間所產生的一重設信號IRSTP。
該淬火脈衝產生單元115設置成產生具有不同致能週期的複數第二寫入控制信號SETP<0：n>，以回應該程式編輯致能信號PGMP以及該週期設定信號QSSETP。進一步，當完成該等第二寫入控制信號SETP<0：n>的產生之後，該淬火脈衝產生單元115產生一程式完成信號PGMNDP。
根據這種設置，在從已致能該程式編輯致能信號PGMP至已致能該重設信號IRSTP的週期期間，該重設脈衝產生單元113產生該第一寫入控制信號RESETEN。該淬火脈衝產生單元115在相同位準上致能該等第二寫入控制信號SETP<0：n>，直到已致能該週期設定信號QSSETP，並且在已產生該週期設定信號QSSETP之後產生該等第二寫入控制信號SETP<0：n>。
第6圖為解釋傳統相變記憶體設備的程式操作之時序圖。
隨著已經供應程式指令PGM，從該控制器產生該程式編輯致能信號PGMP。因此，該初始脈衝產生單元111操作並產生一內部時脈致能信號IPWEN。然後在已產生一內部時脈ICK之後，利用計數該預設時間來產生複數計數碼 Q<0：3>，並且在完成計數時，產生該週期設定信號QSSETP。
該重設脈衝產生單元113致能該第一寫入控制信號RESETEN，以回應該程式編輯致能信號PGMP，並且隨著致能該重設信號IRSTP，而停用該第一寫入控制信號RESETEN。利用將該週期設定信號QSSETP延遲該預定時間，來產生該重設信號IRSTP。在已致能該第一寫入控制信號RESETEN的週期期間，從該寫入驅動器12產生程式編輯電流並提供給一位元線BL0。
該淬火脈衝產生單元115產生一計數致能信號CKEN(CNTENB)以及一內部時脈QSCK，以回應該週期設定信號QSSETP。因此，產生具有不同週期的第二寫入控制信號SETP<0：3>。在完成該等第二寫入控制信號SETP<0：3>的產生之後，則停用一淬火脈衝完成信號QSND，然後在已致能一重設信號QSRSTP之後，則輸出該程式完成信號PGMNDP。在此情況下，根據該等第二寫入控制信號SETP<0：3>的致能週期，依序減弱該寫入驅動器12的電流驅動力量，並且將一淬火脈衝提供給該GST。
在程式操作中，一字線選擇開關位於停用狀態時，一字線維持高電位(等於或大於VCC)，並且隨著該字線選擇開關已經致能，放電至接地電壓位準。透過由該寫入驅動器12選擇的一位元線，形成一電流路徑。該電流路徑可由該寫入驅動器12通過一位元線選擇開關、該位元線、一切換元件以及該GST至該字線來形成。
以此方式形成電流路徑時，根據該要程式編輯的一資 料位準(0/1)，依照第一寫入控制信號RESETEN或該等第二寫入控制信號SETP<0：n>來決定寫入驅動器12所驅動的電流量，並且該程式編輯電流透過該位元線提供給該記憶體單元。例如：假設由該第一寫入控制信號RESETEN提供的電流量為100%，則所有該等第二寫入控制信號SETP<0：3>都已經致能時，提供給該記憶體單元的電流量控制在30至90%的比例。
在該程式操作中，通過該位元線所提供的電流在重設資料案例中以矩形類型提供。在設定資料的案例中，一開始以類似於矩形類型的類型提供該電流，接著由該等第二寫入控制信號SETP<0：n>降低為一階梯類型來提供該電流。
因此在同時程式編輯設定資料與重設資料的案例中，程式操作所需的時間由比一重設資料程式時間較長的一設定資料程式時間來決定。
另一方面，一相變記憶體設備傾向用來取代一快閃記憶體。在此案例中，一記憶體設備利用透過一快閃記憶體介面接收一程式指令以及一抹除指令，來執行相對應的操作。不過，該相變記憶體設備只根據一寫入指令程式編輯設定資料或重設資料。因此，需要利用該快閃記憶體介面操作該相變記憶體設備時，若供應一抹除指令，該相變記憶體設備並不會執行任何操作並且位於待命模式。
在本發明的一個具體實施例內，半導體記憶體設備包 括：一程式脈衝產生區塊，其設置成產生一第一寫入控制信號、一第二寫入控制信號以及一程式完成信號，以回應一程式編輯致能信號；一設定程式控制電路，其設置成重複產生一設定程式編輯致能信號一預定次數，以回應一抹除指令與該程式完成信號；以及一控制器，其設置成停用該第一寫入控制信號，以回應該抹除指令並產生該程式編輯致能信號，以回應該設定程式編輯致能信號。
在本發明的另一個具體實施例內，半導體記憶體設備包括：一設定程式控制電路，其設置成產生一設定程式編輯致能信號，以回應一抹除指令和一程式完成信號；以及一程式脈衝產生區塊，其設置成根據產生來回應該設定程式編輯致能信號的一程式編輯致能信號，輸出一第一寫入控制信號以及第二寫入控制信號；以及一寫入驅動器，其設置成將產生來回應該第一寫入控制信號和該第二寫入控制信號的一程式脈衝供應至一記憶體區塊。
在本發明的另一個具體實施例內，一設定程式控制電路與一程式脈衝產生區塊連接，其產生一程式完成信號，以回應根據一設定程式編輯致能信號產生的一程式編輯致能信號，並且該設定程式控制電路產生該設定程式編輯致能信號，以回應一抹除指令以及該程式完成信號。
在本發明的另一個具體實施例內，一種用於一半導體記憶體設備的程式方法包括：將設定資料輸入至具有一程式脈衝產生區塊的一半導體記憶體設備；以根據一抹除操作的一基本單位以及一設定資料記錄單元決定的次數，由 該程式脈衝產生區塊重複產生一程式編輯致能信號；以及由一寫入驅動器程式編輯資料至一記憶體區塊的一所選取區域，以回應該程式編輯致能信號。
在半導體記憶體設備的標準中，尤其是快閃記憶體設備，重設資料的記錄定義為程式操作。尤其是，使用16位元為單位的程式編輯操作定義為單一字程式，並且使用512位元組(256字)為單位的程式編輯操作定義為緩衝程式。另外，同時記錄重設資料與設定資料定義為覆寫或覆寫操作。進一步，同時紀錄以16位元為單位的設定/重設資料定義為單一字覆寫，並且同時記錄使用512位元組(256字)為單位的設定/重設資料定義為緩衝覆寫。
在本發明的具體實施例內，使用快閃記憶體介面操作非揮發性記憶體設備(例如以電流驅動方式驅動的非揮發性記憶體設備)時，該記憶體設備記錄設定資料，以回應128KB單位的抹除指令，並且提出一種已經輸入該抹除指令時記錄該設定資料至複數個非揮發性記憶體單元之方法。
因此，因為即使已經輸入該抹除指令時也可操作該非揮發性記憶體設備，所以改善操作效率。再者，因為相對短於一設定資料記錄時間的一重設資料記錄時間與該設定資料記錄時間無關，所以可改善資料記錄速度。
因此根據非揮發性記憶體設備的標準，尤其是快閃記憶體設備，設定程式操作必需的信號(指令碼、位址等)暫時 儲存在暫存器內，隨著指令執行碼已經致能，使用暫存器內儲存的信號來執行該設定程式。
例如：在相變記憶體設備內，由於電流驅動能力的限制，所以使用32位元單位執行設定資料記錄。因為在非揮發性記憶體設備的標準內以128KB單位來執行抹除操作，該設定資料記錄操作總共執行32,768次。因此，藉由重複執行該抹除操作32,768次(由128KB的基本抹除操作單位除以23位元的設定資料記錄單位，獲得32,768次抹除操作執行次數)，可將設定資料記錄至該等複數個記憶體單元。在快閃記憶體介面標準中，使用512B單位執行已緩衝程式或已緩衝覆寫操作。因此，利用選擇128條(512B/32位元)字線，該抹除操作可被執行128KB/512B次。結果，利用在一次抹寫操作內重覆執行將設定資料記錄在32位元記憶體單元之操作，來回應該抹除指令，可依序記錄設定資料至該等記憶體單元。
底下將參考附圖，說明根據本發明的半導體記憶體設備及其設定程式控制電路和程式方法。
第7圖為根據本發明具體實施例的半導體記憶體設備之設置圖。
請參閱第7圖，一半導體記憶體設備10包括：一程式脈衝產生區塊100，其設置成產生一第一寫入控制信號RESETEN以及複數第二寫入控制信號SETP<0：n>，以回應一程式編輯致能信號PGMP；一設定程式控制電路200，其設置成重複產生一設定程式編輯致能信號ERENP一預定次 數，以回應一抹除指令ERASE與一程式完成信號；一控制器300，其設置成提供包括該程式編輯致能信號PGMP、一位址以及一資料信號的程式操作相關控制信號；一寫入驅動器400，其設置成產生用來程式編輯輸入資料DATA的程式編輯電流I_PGM，以回應該第一寫入控制信號RESETEN和該等第二寫入控制信號SETP<0：n>以及複數位元線選擇開關控制信號YSW<0：m>；以及一記憶體區塊500，其包括複數個記憶體單元，並且設置成根據該寫入驅動器400提供的電流，將資料記錄在該等個別記憶體單元內。
在該半導體記憶體設備10內，該設定程式控制電路200產生該設定程式編輯致能信號ERENP，其允許一抹除操作，也就是一設定資料記錄操作，重複執行該預定次數，以回應該抹除指令ERASE，並且將該設定程式編輯致能信號ERENP提供給該控制器300。該控制器300提供產生來回應該設定程式編輯致能信號PGMP的程式編輯致能信號PGMP給該程式脈衝產生區塊100，如此該抹除(設定資料記錄)操作會執行該預定次數。
該設定程式控制電路200在選擇預定數量字線並且執行該抹除操作之後，提供用於選取下一字線的一位址計數信號CACNTCK，並且該設定程式控制電路200提供一字線預充信號WLPRE，將目前正在執行該抹除操作的等字線預充。該設定程式控制電路200可提供該位址計數信號CACNTCK和該字線預充信號WLPRE給該控制器300。
進一步，該設定程式控制電路200在執行來回應該抹除 指令ERASE的設定資料記錄已執行時致能一抹除週期致能信號EREN，並且一最終抹除操作開始時，該設定程式控制電路200產生一抹除結束信號ERMIN，並且該設定程式控制電路200提供該抹除結束信號ERMIN給該控制器300，停止產生該程式編輯致能信號PGMP。
底下將詳細說明半導體記憶體設備10的個別組件部分之操作。
該程式脈衝產生區塊100產生該第一寫入控制信號RESETEN以及該等第二寫入控制信號SETP<0：n>，以回應該控制器300所產生的程式編輯致能信號PGMP，並且該程式脈衝產生區塊100提供該第一寫入控制信號RESETEN以及該等第二寫入控制信號SETP<0：n>給該寫入驅動器400。進一步，產生該第一寫入控制信號RESETEN以及該等第二寫入控制信號SETP<0：n>的操作完成時，該程式脈衝產生區塊100產生一程式完成信號PGMNDP，並且將該程式完成信號PGMNDP傳送至該設定程式控制電路200。
在本發明的具體實施例內，因為在該抹除操作內只執行設定資料的記錄，所以由該控制器300致能該抹除指令ERASE時，控制停用該第一寫入控制信號RESETEN。若已經完成該等第二寫入控制信號SETP<0：n>的產生，則致能該程式完成信號PGMNDP，並且當成該設定程式控制信號200的一時脈信號(第9圖內的ERCNTCK)。
該寫入驅動器400被驅動來回應一寫入致能信號WDEN。從該程式脈衝產生區塊100將該第一寫入控制信號 RESETEN和該等第二寫入控制信號SETP<0：n>提供給該寫入驅動器400，並且該寫入驅動器400提供該程式編輯電流I_PGM給該記憶體區塊500，以回應要程式編輯的資料DATA以及該等位元線選擇開關控制信號YSW<0：m>。
因此，資料可根據要程式編輯的資料DATA之位準，記錄在該記憶體區塊500內。在本發明的具體實施例內，可使用由電流驅動方式所記錄與感應的資料內或來自之記憶體單元來設置該記憶體區塊500。由電流驅動方式所記錄與感應的資料內或來自之記憶體單元，例如相變記憶體單元以及磁性記憶體單元。
該設定程式控制電路200根據一抹除操作的基本單位(例如128KB)以及一非揮發性記憶體設備的標準內定義之設定資料記錄單位(例如32位元)，來產生該設定程式編輯致能信號ERENP。該設定程式控制電路200使用該程式脈衝產生區塊100所提供當成該時脈信號(第9圖內的ERCNTCK)的程式完成信號PGMNDP，產生該設定程式編輯致能信號ERENP。例如：該設定資料記錄單位為32位元時，計數針對該抹除操作執行32,768次，並且每次執行一計數操作時都致能該設定程式編輯致能信號ERENP。另外，為了確定利用同時選擇該預定數量(例如128)的字線，可執行該抹除操作，在所選字線的抹除操作已經完成時，產生該位址計數信號CACNTCK，如此可選擇要進行該抹除操作的下一字線，並且產生該字線預充信號WLPRE，以便預充目前執行該抹除操作的字線。
進一步，如果開始該抹除操作來回應該抹除指令ERASE，則產生該抹除週期致能信號EREN，來通知已經執行該抹除操作，並且若已經執行最終計數，也就是已經執行最終抹除操作，則產生該抹除結束信號ERMIN，如此停止產生該程式編輯致能信號PGMP。
雖然，顯示該設定程式控制電路200獨立於第7圖內的程式脈衝產生區塊100，不過該設定程式控制電路200可設置成包含在該程式脈衝產生區塊100內。也就是說，該程式脈衝產生區塊100可包括該設定程式控制電路200。
第8圖為根據本發明具體實施例的設定程式控制電路之設置圖。
請參閱第8圖，該設定程式控制電路200可設置成包括一控制信號產生單元210、一計數單元220、一模式決定單元230以及一設定程式脈衝產生單元240。
該控制信號產生單元210設置成產生一抹除次數計數信號ERCNTB，以回應該控制器300所提供的一計數致能信號ERCNTINB以及該抹除指令ERASE。另外，該控制信號產生單元210設置成產生一抹除時脈信號ERCK，以回應從該程式完成信號PGMNDP和該抹除指令ERASE所產生的時脈信號ERCNTCK。此外，該控制信號產生單元210設置成利用將該計數單元220的操作應該重設的許多案例中可發生之情況組合，來產生一抹除重設信號ERRST。牽涉到該抹除重設信號ERRST產生的信號包括一暫停信號ERSUS、一程式重設信號PGMRSTP、一錯誤信號ERABT以及一重設 信號RSTP，但不受限於此。進一步，該控制信號產生單元210設置成產生一抹除致能信號IEREN，以回應該控制器300提供的一抹除模式設定信號ERSETP。
該暫停信號ERSUS未產生時，則分別致能該抹除次數計數信號ERCNTB、該抹除時脈信號ERCK、該抹除重設信號ERRST以及該抹除致能信號IEREN。必須中斷該抹除操作一小段時間時，則致能該暫停信號ERSUS，並且在該抹除指令ERASE已經輸入並且內部執行該抹除操作時，執行其他操作。該抹除操作已經中斷時要執行的操作包括一資料讀取操作、一狀態讀取操作或一行資料緩衝寫入操作。
第9圖為示範第8圖內所示控制信號產生單元的圖式。
吾人可了解，若該計數致能信號ERCNTINB已經致能至低位準，並且已經輸入該時脈信號ERCNTCK和該抹除指令ERASE，則只有該暫停信號ERSUS在一已停用狀態時，該抹除次數計數信號ERCNTB和該抹除時脈信號ERCK才會傳輸至該計數單元220。即使該暫停信號ERSUS、該程式重設信號PGMRSTP、該錯誤信號ERABT和該重設信號RSTP其中之一者已經致能，則還是致能該抹除設定信號ERRST。進一步，該抹除模式設定信號ERSETP已經致能並且該暫停信號ERSUS位於該已停用狀態時，則致能該抹除致能信號IEREN。
請回頭參閱第8圖，該計數單元220設置成執行一計數操作，以回應由該控制信號產生單元210提供的抹除次數計數信號ERCNTB、抹除時脈信號ERCK、抹除重設信號 ERRST以及抹除致能信號IEREN，還有由該控制器300提供的一預充重設信號WLPRERST。
首先，該計數單元220隨著該抹除次數計數信號ERCNTB致能而在一可操作狀態內，並且該計數單元220的初始值由該抹除致能信號IEREN設定。該計數單元220執行該計數操作，以回應該抹除時脈信號ERCK，結果輸出計數信號ERQ<0：x>。
在本發明的具體實施例內，於一次抹除操作內一抹除模式以128KB單位被執行並且設定資料被記錄在32位元記憶體單元內，則執行反覆32,768次的計數操作，並且在此案例中，該等計數信號ERQ<0：x>應該可計數15位元。
因此在不設限的情況下，該計數單元220可設置成使用十五個往下計數器(所有該等往下計數器的初始值係設定為1)，並且執行計數直到所有該等往下計數器的輸出變成0。提供給該計數單元220的抹除時脈信號ERCK由先前提到的程式完成信號PGMNDP產生，因此每次該計數單元220執行該計數操作時，該設定程式脈衝產生單元240就產生該設定程式編輯致能信號ERENP，藉此記錄該設定資料。記錄該設定資料之後，則致能該程式完成信號PGMNDP。此程序重複直到完成該計數單元220的操作。該計數單元220可利用該設定程式脈衝產生單元240的一週期設定區段241，來確認操作完成。
該設定程式脈衝產生單元240根據其是否為回應該抹除指令ERASE的一設定程式週期，來輸出該設定程式編輯 致能信號ERENP。例如在一設定程式操作的初始階段中，也就是在第一設定程式操作中，該程式編輯致能信號PGMP依照原樣(無修改)通過一脈衝輸出區段243，並且若已經根據該第一設定程式操作產生該程式完成信號PGMNDP，則該程式完成信號PGMNDP當成該設定程式編輯致能信號ERENP來輸出。
因此，該設定程式脈衝產生單元240可設置成包括該週期設定區段241以及該脈衝輸出區段243。
該週期設定區段241可設置成例如使用相同計數器當作構成該計數單元220的一計數器。該週期設定區段241產生該抹除週期致能信號EREN。該抹除模式設定信號ERSETP已經致能時，致能該抹除週期致能信號EREN。該抹除模式設定信號ERSETP可表示該抹除操作的開始。該計數單元220完成該最終計數操作時，該抹除時脈信號ERCK停用該抹除週期致能信號EREN，並且將此信號提供給該控制器300。
該脈衝輸出區段243可例如依照第11圖內所示來設置。
第11圖為示範第8圖內所示脈衝輸出區段的圖式。
該脈衝輸出區段243設置成根據是否已經致能該抹除週期致能信號EREN，輸出該程式編輯致能信號PGMP或該程式完成信號PGMNDP當成該設定程式編輯致能信號ERENP。
換言之，該抹除週期致能信號EREN已經停用時，該脈衝輸出區段243通過無修改的程式編輯致能信號PGMP當成 該設定程式編輯致能信號ERENP。相反地，該抹除週期致能信號EREN已經致能時，該脈衝輸出區段243輸出該程式完成信號PGMNDP當成該設定程式編輯致能信號ERENP。
換言之，若該程式完成信號PGMNDP已經致能，同時該抹除週期致能信號EREN已經致能，則輸出該程式完成信號PGMNDP當成該設定程式編輯致能信號ERENP。該抹除週期致能信號EREN位於該已停用狀態下，也就是在該第一抹除操作中，通過該程式編輯致能信號PGMP當成該設定程式編輯致能信號ERENP。
進一步，該脈衝輸出區段243根據該抹除週期致能信號EREN以及該程式完成信號PGMNDP的位準，產生該位址計數信號CACNTCK。該位址計數信號CACNTCK就是操作一列位址計數器提供給該模式決定單元230的信號。若已經致能該位址計數信號CACNTCK，則預充目前執行一抹除操作的字線，並且選取要執行一抹除操作的下一字線。
該模式決定單元230設置成產生該字線預充信號WLPRE以及該抹除結束信號ERMIN，以回應該計數單元220提供的計數信號ERQ<0：x>，以及該設定程式脈衝產生單元240提供的抹除週期致能信號EREN。
第10圖為示範第8圖內所示模式決定單元的圖式。
當連接至該預定字線的記憶體單元之抹除操作被完成時，該模式決定單元230產生該字線預充信號WLPRE，用於預充目前已經完成該抹除操作的字線，用於連接至該等下一字線的記憶體單元之其他抹除操作。
例如：利用在該抹除模式內選擇128條(512B/32位元)字線，將該設定資料記錄在128KB的記憶體單元內，來執行該抹除操作時，每次該計數單元220利用128條從一初始值(32,768)往下計數時，可致能該字線預充信號WLPRE。在需要計數32,768次的案例中，該計數單元220可使用十五個往下計數器來設置。因此，該等計數信號ERQ<0：14>之間的某些計數信號ERQ<0：6>全都從低位準轉換成高位準時，可致能該字線預充信號WLPRE。
該字線預充信號WLPRE已經致能時，則選擇用於該目前抹除操作的字線被停用，並且要執行一抹除操作的下一字線可被致能。
要執行一抹除操作的下一字線致能時，該計數單元220操作並且產生該設定程式編輯致能信號ERENP，據此致能該位址計數信號CACNTCK，並且選取要執行一抹除操作的下一字線。然後重複此程序。
該字線預充信號WLPRE可設置成由該位址計數信號CACNTCK致能，並且由該預充重設信號WLPRERST停用。
若該計數單元220執行該最終計數操作，則所有該等計數信號ERQ<0：14>都變成低位準，並且利用結合該等計數信號ERQ<0：14>來產生該抹除結束信號ERMIN。
該抹除結束信號ERMIN為表示執行該最終抹除操作的週期中之信號。在已經致能該抹除結束信號ERMIN之後，該控制器300避免致能該程式編輯致能信號PGMP。
如此在本發明的具體實施例內，需要依照該預定設定 資料記錄單位來重複執行該單位抹除操作時，則反覆產生該設定程式編輯致能信號ERENP數次，其中利用將該單位抹除操作除以該設定資料記錄單位得出該反覆次數，並且提供該設定程式編輯致能信號ERENP當成該程式編輯致能信號PGMP。若已經致能該程式編輯致能信號PGMP，則產生該等第二寫入控制信號SETP<0：n>，並且將由該等第二寫入控制信號SETP<0：n>決定的程式編輯電流I_PGM提供給該等記憶體單元。此時，該第一寫入控制信號RESETEN當然在該已停用狀態下。
已經產生該設定程式編輯致能信號ERENP時，也產生該位址計數信號CACNTCK，如此要抹除的字線可被啟動並且目前抹除完成的字線可被預充。
在該抹除週期致能信號EREN已經致能時，重複執行這種透過該抹除模式的設定資料記錄操作。隨該計數單元220在致能該抹除模式設定信號ERSETP之後完成該最終計數操作，由該抹除時脈信號ERCK停用該抹除週期致能信號EREN。
第12圖為示範可供應給本發明的一程式脈衝產生區塊之圖式。
請參閱第12圖，該程式脈衝產生區塊100包括一初始脈衝產生單元110、一重設脈衝產生單元120以及一淬火脈衝產生單元130。
該初始脈衝產生單元110設置成產生該週期設定信號QSSETP，以回應由該控制器300提供的程式編輯致能信號 PGMP。該週期設定信號QSSETP為決定提供接近GST熔點之熱量的時間之信號。該初始脈衝產生單元110在計數一預設時間間隔之後致能該週期設定信號QSSETP，以回應該程式編輯致能信號PGMP。
該重設脈衝產生單元120設置成產生該第一寫入控制信號RESETEN，以回應該程式編輯致能信號PGMP以及利用將該週期設定信號QSSETP延遲一預定時間間隔所產生的重設信號IRSTP。
該淬火脈衝產生單元130設置成產生具有不同致能週期的第二寫入控制信號SETP<0：n>，以回應該程式編輯致能信號PGMP以及該週期設定信號QSSETP。產生該等第二寫入控制信號SETP<0：n>之後，該淬火脈衝產生單元130產生該程式完成信號PGMNDP。
根據上述的設置，在從已致能該程式編輯致能信號PGMP至已致能該重設信號IRSTP的週期期間，該重設脈衝產生單元120產生該第一寫入控制信號RESETEN。該淬火脈衝產生單元130以從該程式編輯致能信號PGMP致能之後到已致能該週期設定信號QSSETP的相同位準，來致能該等第二寫入控制信號SETP<0：n>，並且在已產生該週期設定信號QSSETP之後產生在該致能週期內控制的第二寫入控制信號SETP<0：n>。
底下有詳細說明。
首先，該初始脈衝產生單元110包括一輸入鎖存區段1101、一時脈產生區段1103、一第一計數區段1105、一比 較區段1107以及一延遲區段1109。
該輸入鎖存區段1101設置成輸出該內部時脈致能信號IPWEN和一計數重設信號IPWRST，以回應該程式編輯致能信號PGMP和該重設信號IRSTP。也就是說，若已經致能該程式編輯致能信號PGMP至例如高位準，則將該內部時脈致能信號IPWEN啟動至高位準，並且若該重設信號IRSTP致能至高位準，則將該計數重設信號IPWRST啟動至高位準。
詳細來說，該輸入鎖存區段1101可設置成該內部時脈致能信號IPWEN已經致能至高位準，並且該計數重設信號IPWRST已經致能至低位準。該輸入鎖存區段1101可設置成使用由NAND閘或NOR閘構成的一R-S鎖，或一正反器。
該時脈產生區段1103設置成產生一內部時脈ICK，以回應該內部時脈致能信號IPWEN。換言之，該時脈產生區段1103輸出該內部時脈ICK，其會在該內部時脈致能信號IPWEN啟動至高位準時觸發。
該第一計數區段1105設置成根據該內部時脈致能信號IPWEN、該計數重設信號IPWRST以及該內部時脈ICK的控制，輸出已經計數的輸出計數碼Q<0：3>。也就是該內部時脈致能信號IPWEN啟動至高位準時，該第一計數區段1105根據該內部時脈ICK的控制執行計數操作。若該計數重設信號IPWRST已經啟動至高位準，則將從該第一計數區段1105輸出的計數碼Q<0：3>初始化。如此，隨著使用該第一計數區段1105產生該等計數碼Q<0：3>，可顯著縮小一電路尺寸。該第一計數區段1105可由往上計數器來設置。
該比較區段1107在該等計數碼Q<0：3>達到預設值時，設置成啟動並輸出該週期設定信號QSSETP。詳細來說，該比較區段1107設置成比較該等計數碼Q<0：3>與供應的次數控制碼IPWSET<0：3>，並且該比較區段1107在該等計數碼Q<0：3>與該等次數控制碼IPWSET<0：3>相同時，設置成啟動該週期設定信號QSSETP。也就是說，該週期設定信號QSSETP的啟動時機可由控制該等次數控制碼IPWSET<0：3>來控制。
在本發明的具體實施例內，利用同時增加構成該第一計數區段1105的計數器數量以及時間控制碼IPWSET的數量，可延遲該週期重設信號QSSETP的產生時機。這表示構成一記憶體單元的GST所需之熔化時間可改變。
該延遲區段1109設置成將該週期設定信號QSSETP延遲該預定時間間隔，並且輸出該重設信號IRSTP。該延遲區段1109的延遲值設定成滿足一規定時序餘裕。該延遲區段1109所產生的重設信號IRSTP重設該輸入鎖存區段1101並且停用該內部時脈致能信號IPWEN，並且致能該計數重設信號IPWRST，如此該時脈產生區段1103和該第一計數區段1105都被停用。
該重設脈衝產生單元120由該程式編輯致能信號PGMP所致能，並且由該週期設定信號QSSETP所停用。換言之，該重設脈衝產生單元120在由該等次數控制碼IPWSET<0：3>所設定的時間上產生該第一寫入控制信號RESETEN，並且提供該第一寫入控制信號RESETEN給該寫 入驅動器400。
接下來，該淬火脈衝產生單元130可設置成包括一輸入鎖存區段1301、一時脈產生區段1303、一第二計數區段1305、一重設控制區段1307以及一延遲區段1309。
該輸入鎖存區段1301設置成輸出該計數致能信號CNTENB以及該內部時脈致能信號QSEN，以回應該週期設定信號QSSETP和該重設信號QSRSTP。該時脈產生區段1303設置成產生一內部時脈QSCK，以回應一內部時脈致能信號QSEN。換言之，該時脈產生區段1303輸出該內部時脈QSCK，其會在該內部時脈致能信號QSEN啟動至高位準時觸發。
該第二計數區段1305設置成輸出該等第二寫入控制信號SETP<0：3>，以回應該計數致能信號CNTENB、該內部時脈QSCK、該程式編輯致能信號PGMP以及該重設信號QSRSTP。因此，該等第二寫入控制信號SETP<0：3>的更新循環受到控制，對應至該內部時脈QSCK的觸發循環。
在本發明的具體實施例內，該第二計數區段1305可設置成包括往下計數器。在此案例中，該第二計數區段1305會在最終輸出從0x1111b改變為0x0000b時被操作。若該最終輸出變成0x0000b，則該第二寫入控制信號SETP<3>的輸出信號驅動該重設控制區段1307。
該重設控制區段1307設置成從該第二計數區段1305輸出的第二寫入控制信號SETP<0：3>之值到達預定值時，也就是該第二寫入控制信號SETP<3>的輸出信號從高位準轉換 成低位準時，致能該重設信號QSRSTP。
為此，該重設控制區段1307可包括一計數結束控制部分以及一脈衝產生部分。該計數結束控制部分會在該第二計數區段1305的計數完成時產生一淬火脈衝完成信號QSND，並且該脈衝產生部分產生該重設信號QSRSTP，以回應該淬火脈衝完成信號QSND。例如：由該計數結束控制部分輸出的淬火脈衝完成信號QSND利用該程式編輯致能信號PGMP來維持高位準，並且在該等第二寫入控制信號SETP<3>變成低位準時轉換成低位準。該脈衝產生部分藉由該淬火脈衝完成信號QSND轉換成低位準，來致能該重設信號QSRSTP。
該延遲區段1309設置成將該重設信號QSRSTP延遲一預定時間，並且產生該程式完成信號PGMNDP。該程式完成信號PGMNDP傳輸至控制器300，並通知該程式已經完成。
第13圖為例示第12圖內所示第一計數區段設置的示範圖。
在本發明的具體實施例內，可使用複數個1位元往上計數器來設置該第一計數區段1105，並且第13圖顯示一往上計數器的範例。
請參閱第13圖，一1位元往上計數器150可包括一信號輸入部分151、一鎖存部分153以及一進位產生部分155。
該信號輸入部分151設置成決定該鎖存部分153的輸入節點A之信號位準，以回應一計數致能信號，也就是在本發 明具體實施例內的內部時脈致能信號IPWEN和該第一計數碼Q<0>。
該鎖存部分153設置成根據該內部時脈ICK的控制，鎖存來自該信號輸入部分151的信號輸出，並且輸出該第一計數碼Q<0>。進位產生部分155設置成根據該內部時脈致能信號IPWEN和該第一計數碼Q<0>，來輸出一進位信號COUT。該進位信號COUT用來當成下一階段的1位元往上計數器的一計數致能信號。該鎖存部分153的內部節點初始化或改變成指定的位準，以回應該計數重設信號IPWRST。
詳細來說，該信號輸入部分151在該內部時脈致能信號IPWEN停用至低位準時，選擇一輸出節點Q的結果值，並且在該內部時脈致能信號IPWEN致能至高位準時，相對選擇該輸出節點Q的結果值並將該相對選擇的結果值傳輸至該下一階段的1位元往上計數器。
該節點A的信號為低位準時，該鎖存部分153傳輸該節點A的信號至節點C，並且該節點A的信號為高位準時，將該節點A的信號傳輸至該輸出節點Q。
若該計數重設信號RST變成高位準，則該輸出節點Q重設為低位準，並且該進位產生部分155根據供應至先前階段的1位元往上計數器的輸出節點Q之信號(當成一計數致能信號)來操作。也就是說，根據供應至先前階段1位元往上計數器的輸出節點Q之信號的信號位準，觸發下一階段的1位元往上計數器。
第14圖為示範第12圖內所示比較區段的圖式。
請參閱第14圖，該比較區段1107可包括複數個比較部分71、72、73和74以及一信號組合部分75。該複數個比較部分71、72、73和74都設置成比較該等計數碼Q<0：3>與該等時間控制碼IPWSET<0：3>的個別位元值，並且輸出複數個比較結果信號。該比較組合部分75設置成組合從該等複數個比較部分71、72、73和74輸出的複數個比較結果信號，並且輸出該週期設定信號QSSETP。換言之，在具體實施例內，該等計數碼Q<0：3>和該等次數控制碼IPWSET<0：3>彼此相同時，比較區段1107啟動並輸出該週期設定信號QSSETP。
第15圖為解釋第8圖內所示週期設定區段以及第12圖內所示第二計數區段的設置之圖式。
在本發明的具體實施例內，第8圖內所示的週期設定區段241設置成使用一往下計數器，例如一1位元往下計數器。
請參閱第15圖，該1位元往下計數器160可包括一信號輸入部分161、一鎖存部分163以及一借位產生部分165。
該信號輸入部分161設置成根據一計數致能信號CNTINB以及供應至一輸出節點Q的資料位準，決定鎖存部分163的輸入節點A之信號位準。
該鎖存部分163設置成根據該時脈信號CK的控制，鎖存該信號輸入部分161輸出的信號，並且將該已鎖存資料傳輸至該輸出節點Q。
該借位產生部分165設置成根據該計數致能信號CNTINB以及供應至該輸出節點Q的信號位準，輸出一借位 信號BOUTB。
該鎖存部分163的內部節點初始化或改變成指定的位準，以回應該重設信號RSTP以及一設定信號SETP。
詳細來說，該信號輸入部分161在該計數致能信號CNTINB停用至高位準時，選擇該輸出節點Q的結果值，並且在該計數致能信號CNTINB致能至低位準時，相對選擇該輸出節點Q的結果值並將該相對選擇的結果值傳輸至該下一階段。
該信號輸入部分161所選的信號供應至該節點A。因此，該節點A的信號為低位準時，該鎖存部分163傳輸該節點A的信號至節點C，並且該節點A的信號為高位準時，將該節點A的信號傳輸至該輸出節點Q。
若該設定信號SETP變成高位準，則將該輸出節點Q設定為高位準。若該重設信號RSTP變成高位準，則將該輸出節點Q重設為低位準。
先前階段之計數器的輸出節點Q變成低位準時，該借位產生部分165輸出該借位信號BOUTB。
第16圖為示範可供應給本發明的一寫入驅動器之圖式。
請參閱第16圖，該寫入驅動器400可包括一電流控制區段410、一電流驅動區段420以及一選擇區段430。
該電流控制區段410設置成接收要程式編輯的資料DATA，並且在已經啟動該寫入致能信號WDEN時，根據該第一寫入控制信號RESETEN和該等第二寫入控制信號 SETP<0：3>的一程式碼組合，來控制一控制節點N1的電壓位準。選擇性開啟由該等第二寫入控制信號SETP<0：3>控制的複數個NMOS電晶體，並且控制該控制節點N1的電壓位準。該第一寫入控制信號RESETEN已經啟動並且控制該控制節點N1的電壓位準時，則開啟由該第一寫入控制信號RESETEN控制的NMOS電晶體。
該等第二寫入控制信號SETP<0：3>為循環更新的複數信號，並且該第一寫入控制信號RESETEN為以脈衝格式輸入的一信號。
該電流驅動區段420設置成驅動該程式編輯電流I_PGM脈衝，其可能具有對應至該控制節點N1電壓位準的幅度。該電流驅動區段420可驅動該程式編輯電流I_PGM脈衝至一輸出節點N2。該程式編輯電流I_PGM脈衝可區分成一第一程式編輯電流脈衝，其對應至該第一寫入控制信號RESETEN，以及一第二程式編輯電流脈衝，其對應至該等第二寫入控制信號SETP<0：3>。
該選擇區段430設置成將由電流驅動區段420驅動的程式編輯電流I_PGM脈衝，輸出到對應至該等複數個位元線選擇開關控制信號YSW<0：m>的位元線BL0至BLm。
第17圖為解釋根據本發明具體實施例的設定程式操作之時序圖，並且將回頭參閱第8圖來說明。
在開始該設定程式操作來回應該抹除指令ERASE之前，該設定程式操作所需的信號(指令碼、位址等)暫時儲存在暫存器內。
此後，隨著供應該程式指令PGM，從該控制器300產生該程式編輯致能信號PGMP，並且該設定程式脈衝產生單元240傳輸該程式編輯致能信號PGMP當成該設定程式編輯致能信號ERENP，並未修改該程式編輯致能信號PGMP。設定程式脈衝產生單元240的週期設定區段241致能該抹除週期致能信號EREN，以回應該控制器300提供的抹除模式設定信號ERSETP。
該計數單元220執行計數，以回應該抹除次數計數信號ERCNTB、該抹除時脈信號ERCK(產生來回應由該程式完成信號PGMNDP和該抹除指令ERASE所產生的時脈信號ERCNTCK)以及該抹除致能信號IEREN。該計數單元220依照該計數的結果，產生該等計數信號ERQ<0：14>，並且提供該等計數信號ERQ<0：14>至模式決定單元230。
在該第一寫入控制信號RESETEN已停用之下，該程式編輯電流I_PGM由該等第二寫入控制信號SETP<0：n>(由每次致能該設定程式編輯致能信號ERENP時致能該程式編輯致能信號PGMP所產生)供應至該等記憶體單元，並且記錄該設定資料。
也就是說，從該程式脈衝產生區塊100的初始脈衝產生單元110產生該內部時脈致能信號IPWEN。在從該內部時脈致能信號IPWEN產生該內部時脈ICK之後，利用計數該預定時間來產生該等計數碼Q<0：3>，並且在完成計數時，產生該週期設定信號QSSETP。
該重設脈衝產生單元120已停用，並且該淬火脈衝產生 單元130產生該計數致能信號CKEN(CNTENB)以及該內部時脈QSCK，以回應該週期設定信號QSSETP。進一步根據此因素，該淬火脈衝產生單元130產生具有不同致能週期的第二寫入控制信號SETP<0：3>。已經完成該等第二寫入控制信號SETP<0：3>的產生時，則停用一淬火脈衝完成信號QSND，並且在據此致能該重設信號QSRSTP之後，則輸出該程式完成信號PGMNDP。在此情況下，根據該第二寫入控制信號SETP<0：3>的致能週期，依序減弱該寫入驅動器400的電流驅動力量，將一淬火脈衝提供給一記憶體單元。
在將該初始程式操作提供給該設定程式控制電路200之後，產生該程式完成信號PGMNDP。此後，每次該計數單元220將一初始值往下計數至0時，如此執行該設定資料記錄，輸出該程式完成信號PGMNDP當成該設定程式編輯致能信號ERENP。
因此，在該128KB單位的抹除模式內，依序致能128條字線的單位，並且由具有該128條字線致能的32位元單位記錄該設定資料時，總共致能該設定程式編輯致能信號ERENP 32,768次。進一步，由128單位所選的512次來致能該等字線，並且已經致能該設定程式編輯致能信號ERENP時，由該位址計數信號CACNTCK選擇該等下一字線，並且可針對該等目前已抹除的字線執行預充。
雖然上面已經說明特定具體實施例，不過精通此技術的人士瞭解所說明的具體實施例僅為範例。因此，本說明書說明的半導體記憶體設備及其設定程式控制電路和程式 方法不應受限於所說明的具體實施例。而在與上述說明與附圖結合時，本說明書中的半導體記憶體設備及其設定程式控制電路和程式方法應只受限於底下的申請專利範圍。
1‧‧‧相變記憶體設備
10‧‧‧半導體記憶體設備
11‧‧‧程式脈衝產生區塊
12‧‧‧寫入驅動器
13‧‧‧記憶體區塊
71-74‧‧‧比較部分
75‧‧‧信號組合部分
100‧‧‧程式脈衝產生區塊
110‧‧‧初始脈衝產生單元
111‧‧‧初始脈衝產生單元
113‧‧‧重設脈衝產生單元
115‧‧‧淬火脈衝產生單元
120‧‧‧重設脈衝產生單元
130‧‧‧淬火脈衝產生單元
150‧‧‧1位元往上計數器
151‧‧‧信號輸入部分
153‧‧‧鎖存部分
155‧‧‧進位產生部分
160‧‧‧1位元往下計數器
161‧‧‧信號輸入部分
163‧‧‧鎖存部分
165‧‧‧借位產生部分
200‧‧‧設定程式控制電路
210‧‧‧控制信號產生單元
220‧‧‧計數單元
230‧‧‧模式決定單元
240‧‧‧設定程式脈衝產生單元
241‧‧‧週期設定區段
243‧‧‧脈衝輸出區段
300‧‧‧控制器
400‧‧‧寫入驅動器
410‧‧‧電流控制區段
420‧‧‧電流驅動區段
430‧‧‧選擇區段
500‧‧‧記憶體區塊
1101‧‧‧輸入鎖存區段
1103‧‧‧時脈產生區段
1105‧‧‧第一計數區段
1107‧‧‧比較區段
1109‧‧‧延遲區段
1201‧‧‧鎖存區段
1301‧‧‧輸入鎖存區段
1303‧‧‧時脈產生區段
1305‧‧‧第二計數區段
1307‧‧‧重設控制區段
1309‧‧‧延遲區段
BL0,BL1,BL2,BL3‧‧‧位元線
BOUTB‧‧‧借位信號
CACNTCK‧‧‧位址計數信號
CKEN‧‧‧計數致能信號
CNTENB‧‧‧計數致能信號
CNTINB‧‧‧計數致能信號
COUT‧‧‧進位信號
DATA‧‧‧資料
ERABT‧‧‧錯誤信號
ERASE‧‧‧抹除指令
ERCK‧‧‧抹除時脈信號
ERCNTB‧‧‧抹除次數計數信號
ERCNTCK‧‧‧時脈信號
ERCNTINB‧‧‧計數致能信號
EREN‧‧‧抹除週期致能信號
ERENP‧‧‧設定程式編輯致能信號
ERMIN‧‧‧抹除結束信號
ERQ<0：x>‧‧‧計數信號
ERRST‧‧‧抹除重設信號
ERSETP‧‧‧抹除模式設定信號
ERSUS‧‧‧暫停信號
GST‧‧‧Ge2Sb2Te5
I_PGM‧‧‧程式編輯電流
ICK‧‧‧內部時脈
IEREN‧‧‧抹除致能信號
IPWEN‧‧‧內部時脈致能信號
IPWRST‧‧‧計數重設信號
IPWSET<0：3>‧‧‧次數控制碼
IRSTP‧‧‧重設信號
MC‧‧‧記憶體單元
N1‧‧‧節點
N2‧‧‧節點
PGM‧‧‧程式指令
PGMNDP‧‧‧程式完成信號
PGMP‧‧‧程式編輯致能信號
PGMRSTP‧‧‧程式重設信號
Q<0：3>‧‧‧輸出計數碼
QSCK‧‧‧內部時脈
QSEN‧‧‧內部時脈致能信號
QSND‧‧‧淬火脈衝完成信號
QSRSTP‧‧‧重設信號
QSSETP‧‧‧週期設定信號
RESETEN‧‧‧第一寫入控制信號
RSTP‧‧‧重設信號
SETP‧‧‧設定信號
SETP<0：n>‧‧‧第二寫入控制信號
Tq‧‧‧預定時間
WDEN‧‧‧寫入致能信號
WL0,WL1‧‧‧字線
WLPRE‧‧‧字線預充信號
WLPRERST‧‧‧預充重設信號
YSW<0：m>‧‧‧位元線選擇開關控制信號
底下將參閱附圖說明特色、態樣與具體實施例，其中：第1圖為解釋一般相變基板根據溫度的相變之圖式。
第2圖為解釋一般相變基板根據溫度的相變之另一圖式。
第3圖為傳統相變記憶體設備的單元陣列之設置圖。
第4圖為傳統相變記憶體設備的設置圖。
第5圖為示範第4圖內所示該程式脈衝產生區塊的方塊圖。
第6圖為解釋傳統相變記憶體設備的程式操作之時序圖。
第7圖為根據本發明具體實施例的半導體記憶體設備之設置圖。
第8圖為根據本發明具體實施例的設定程式控制電路之設置圖。
第9圖為示範第8圖內所示控制信號產生單元的圖式。
第10圖為示範第8圖內所示模式決定單元的圖式。
第11圖為示範第8圖內所示脈衝輸出區段的圖式。
第12圖為示範可供應給本發明具體實施例的一程式脈衝產生區塊之圖式。
第13圖為解釋第12圖內所示第一計數區段設置的示範圖。
第14圖為示範第12圖內所示比較區段的圖式。
第15圖為解釋第8圖內所示週期預設區段以及第12圖內所 示第二計數區段的設置之圖式。
第16圖為示範可套用至本發明具體實施例的寫入驅動器之圖式。
第17圖為解釋根據本發明具體實施例的設定程式操作之時序圖。
10‧‧‧半導體記憶體設備
100‧‧‧程式脈衝產生區塊
200‧‧‧設定程式控制電路
300‧‧‧控制器
400‧‧‧寫入驅動器
500‧‧‧記憶體區塊
CACNTCK‧‧‧位址計數信號
DATA‧‧‧資料
ERCNTINB‧‧‧計數致能信號
ERABT‧‧‧錯誤信號
ERASE‧‧‧抹除指令
EREN‧‧‧抹除週期致能信號
ERENP‧‧‧設定程式編輯致能信號
ERMIN‧‧‧抹除結束信號
ERSETP‧‧‧抹除模式設定信號
ERSUS‧‧‧暫停信號
I_PGM‧‧‧程式編輯電流
PGMRSTP‧‧‧程式重設信號
PGMP‧‧‧程式編輯致能信號
PGMNDP‧‧‧程式完成信號
RESETEN‧‧‧第一寫入控制信號
RSTP‧‧‧重設信號
SETP<0：n>‧‧‧第二寫入控制信號
WDEN‧‧‧寫入致能信號
WLPRE‧‧‧字線預充信號
WLPRERST‧‧‧預充重設信號
YSW<0：m>‧‧‧位元線選擇開關控制信號

Claims (28)

  1. 一種半導體記憶體設備，包括：一程式脈衝產生區塊，其設置成產生一第一寫入控制信號、一第二寫入控制信號以及一程式完成信號，以回應一程式編輯致能信號；一設定程式控制電路，其設置成重複產生一設定程式編輯致能信號一預定次數，以回應一抹除指令與該程式完成信號；以及一控制器，其設置成停用該第一寫入控制信號，以回應該抹除指令並產生該程式編輯致能信號，以回應該設定程式編輯致能信號。
  2. 如申請專利範圍第1項所述之半導體記憶體設備，其中每次致能該設定程式編輯致能信號時，該控制器產生該程式編輯致能信號，以及其中每次致能該程式編輯致能信號時，該程式脈衝產生區塊就產生該第二寫入控制信號，並且完成產生該第二寫入控制信號的一操作時，就產生該程式完成信號。
  3. 如申請專利範圍第1項所述之半導體記憶體設備，其中該設定程式控制電路根據一抹除操作的一基本單位以及一設定資料記錄單位所設定之次數，產生該設定程式編輯致能信號。
  4. 如申請專利範圍第3項所述之半導體記憶體設備，其中該設定程式控制電路使用由將該抹除操作的基本單位除以該設定資料記錄單位所獲得之一初始值來執行計數，並且 每次執行計數時輸出該設定程式編輯致能信號。
  5. 如申請專利範圍第3項所述之半導體記憶體設備，其中該設定程式控制電路在執行對應至同時選取字線數量之次數的計數之後，產生一位址計數信號以及一字線預充信號。
  6. 如申請專利範圍第3項所述之半導體記憶體設備，其中該設定程式控制電路致能一抹除週期致能信號來回應該抹除指令，並且在執行一最終計數操作時產生一抹除結束信號，並提供該抹除結束信號給該控制器。
  7. 如申請專利範圍第1項所述之半導體記憶體設備，進一步包括：一寫入驅動器，其設置成產生程式編輯電流，其對應至該第一寫入控制信號以及該第二寫入控制信號，並且程式編輯資料至一記憶體區塊。
  8. 如申請專利範圍第7項所述之半導體記憶體設備，其中每次該設定程式編輯致能信號已經致能時，該程式脈衝產生區塊產生該第二寫入控制信號，以及其中該寫入驅動器接收複數個設定資料，並且隨著同時驅動一預定數量的字線，將該資料程式編輯至連接到該等驅動字線的記憶體區塊。
  9. 如申請專利範圍第7項所述之半導體記憶體設備，其中該記憶體區塊包括複數個記憶體單元，其中以一電流驅動方式記錄與感應資料。
  10. 一種半導體記憶體設備，包括： 一設定程式控制電路，其設置成產生一設定程式編輯致能信號，以回應一抹除指令和一程式完成信號；一程式脈衝產生區塊，其設置成根據產生來回應該設定程式編輯致能信號的一程式編輯致能信號，輸出一第一寫入控制信號以及一第二寫入控制信號；以及一寫入驅動器，其設置成將產生來回應該第一寫入控制信號和該第二寫入控制信號的一程式脈衝供應至一記憶體區塊。
  11. 如申請專利範圍第10項所述之半導體記憶體設備，其中該設定程式編輯致能信號以對應至根據一抹除操作的一基本單位以及一設定資料記錄單位所決定之次數來致能。
  12. 如申請專利範圍第11項所述之半導體記憶體設備，其中該設定程式控制電路使用由將該抹除操作的基本單位除以該設定資料記錄單位所獲得之一初始值來執行計數，並且每次執行該計數時輸出該設定程式編輯致能信號。
  13. 如申請專利範圍第10項所述之半導體記憶體設備，其中該寫入控制信號包括用於程式編輯一第一位準資料的第一寫入控制信號，以及用於程式編輯一第二位準資料的第二寫入控制信號，以及其中該半導體記憶體設備進一步包括：一控制器，其設置成停用該第一寫入控制信號，以回應該抹除指令。
  14. 一種設定程式控制電路，其中該設定程式控制電路與一程式脈衝產生區塊連 接，其產生一程式完成信號，以回應根據一設定程式編輯致能信號所產生的一程式編輯致能信號，以及其中該設定程式控制電路產生該設定程式編輯致能信號，以回應一抹除指令和一程式完成信號。
  15. 如申請專利範圍第14項所述之設定程式控制電路，其中該設定程式控制電路使用由將一抹除操作的一基本單位除以一設定資料記錄單位所獲得之一初始值來執行計數，並且每次執行該計數時輸出該設定程式編輯致能信號。
  16. 如申請專利範圍第14項所述之設定程式控制電路，其中該設定程式控制電路包括：一控制信號產生單位，其設置成產生一抹除次數計數信號和一抹除時脈信號來回應該抹除指令、該程式完成信號以及一計數致能信號，並且產生一抹除致能信號來回應一抹除模式設定信號；一計數單元，其設置成透過一計數操作輸出複數計數信號，以回應由該控制信號產生單元提供的抹除次數計數信號、抹除時脈信號以及抹除致能信號；一設定程式脈衝產生單元，其設置成產生一抹除週期致能信號來回應該抹除模式設定信號，並且輸出該設定程式編輯致能信號來回應該抹除週期致能信號、該程式編輯致能信號以及該程式完成信號；以及一模式決定單元，其設置成產生一抹除結束信號，以回應該等計數信號以及該抹除週期致能信號。
  17. 如申請專利範圍第16項所述之設定程式控制電路，其中在一暫停信號已經停用的狀態下，分別致能該抹除次數計數信號、該抹除時脈信號以及該抹除致能信號。
  18. 如申請專利範圍第16項所述之設定程式控制電路，其中該設定程式脈衝產生單元包括：一週期設定區段，其設置成產生該抹除週期致能信號，其被致能來回應該抹除模式設定信號，並且根據該計數單元的一最終計數操作來停用；以及一脈衝輸出區段，其設置成輸出該程式編輯致能信號或該程式完成信號當成該設定程式編輯致能信號，以回應該抹除週期致能信號。
  19. 如申請專利範圍第18項所述之設定程式控制電路，其中該脈衝輸出區段產生一位址計數信號，以回應該抹除週期致能信號以及該程式完成信號，並且提供該位址計數信號給該模式決定單元。
  20. 如申請專利範圍第19項所述之設定程式控制電路，其中該模式決定單元進一步產生一字線預充信號以回應該等計數信號、該抹除週期致能信號以及該位址計數信號。
  21. 如申請專利範圍第20項所述之設定程式控制電路，其中當要同時致能的一預定字線數量被計數時，該模式決定單元產生該字線預充信號。
  22. 如申請專利範圍第14項所述之設定程式控制電路，其中該程式脈衝產生區塊利用該程式編輯致能信號產生寫入控制信號，並且提供該寫入控制信號給一寫入驅動器。
  23. 一種用於一半導體記憶體設備的程式方法，包括：將設定資料輸入至具有一程式脈衝產生區塊的一半導體記憶體設備；以根據一抹除操作的一基本單位以及一設定資料記錄單元決定的次數，由該程式脈衝產生區塊重複產生一程式編輯致能信號；以及由一寫入驅動器程式編輯資料至一記憶體區塊的一所選取區域，以回應該程式編輯致能信號。
  24. 如申請專利範圍第23項所述之程式方法，其中根據產生來回應該程式編輯致能信號的寫入控制信號，將該資料程式編輯至該記憶體區塊的選取區域，以及其中該程式方法進一步包括：在產生該寫入控制信號之後，由該程式脈衝產生區塊輸出一程式完成信號。
  25. 如申請專利範圍第24項所述之程式方法，其中根據產生來回應該程式完成信號的一設定程式編輯致能信號，來產生該程式編輯致能信號。
  26. 如申請專利範圍第23項所述之程式方法，其中重複產生該程式編輯致能信號包括：以該抹除操作的基本單位除以該設定資料記錄單位所獲得之一初始值，依序執行計數；以及每次執行該計數時產生該程式編輯致能信號。
  27. 如申請專利範圍第26項所述之程式方法，其中該計數的 執行包括：執行從初始計數信號往下計數。
  28. 如申請專利範圍第26項所述之程式方法，進一步包括：在該寫入驅動器程式編輯該資料至該記憶體區塊的選取區域之後，當要同時致能的一預定字線數量被計數時，產生一字線預充信號。
TW101115451A 2011-11-25 2012-05-01 半導體記憶體設備及其設定程式控制電路與程式方法 TWI550613B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110124596A KR20130058534A (ko) 2011-11-25 2011-11-25 반도체 메모리 장치, 이를 위한 셋 프로그램 제어 회로 및 프로그램 방법

Publications (2)

Publication Number Publication Date
TW201322263A TW201322263A (zh) 2013-06-01
TWI550613B true TWI550613B (zh) 2016-09-21

Family

ID=48466784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115451A TWI550613B (zh) 2011-11-25 2012-05-01 半導體記憶體設備及其設定程式控制電路與程式方法

Country Status (5)

Country Link
US (1) US8817532B2 (zh)
JP (1) JP2013114736A (zh)
KR (1) KR20130058534A (zh)
CN (1) CN103137195B (zh)
TW (1) TWI550613B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112450A (ko) * 2015-03-19 2016-09-28 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 테스트 시스템
US9647139B2 (en) * 2015-09-04 2017-05-09 International Business Machines Corporation Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US10332986B2 (en) 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
US10204681B2 (en) * 2017-05-09 2019-02-12 National Tsing Hua University Control circuit configured to terminate a set operation and a reset operation of a resistive memory cell of memory array based on the voltage variation on the data line of the resistive memory cell
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
CN110473580B (zh) * 2019-08-21 2021-08-20 南京邮电大学 一种基于忆阻器芯片的可编程电路最小单元及其操作方法
JP2022106037A (ja) * 2021-01-06 2022-07-19 ソニーセミコンダクタソリューションズ株式会社 制御装置、記憶装置、半導体装置、および制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7349245B2 (en) * 2006-03-16 2008-03-25 Samsung Electronics Co., Ltd. Non-volatile phase-change memory device and associated program-suspend-read operation
US7580278B2 (en) * 2005-12-09 2009-08-25 Samsung Electronics Co., Ltd. Variable resistance memory device
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
US7864619B2 (en) * 2007-11-13 2011-01-04 Samsung Electronics Co., Ltd. Write driver circuit for phase-change memory, memory including the same, and associated methods
US7936619B2 (en) * 2007-12-20 2011-05-03 Samsung Electronics Co., Ltd. Nonvolatile memory, memory system, and method of driving

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857742B1 (ko) * 2006-03-31 2008-09-10 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 전류 인가 방법
CN101286363A (zh) * 2008-04-25 2008-10-15 中国科学院上海微系统与信息技术研究所 相变存储器驱动电路
KR101575851B1 (ko) * 2009-03-13 2015-12-10 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580278B2 (en) * 2005-12-09 2009-08-25 Samsung Electronics Co., Ltd. Variable resistance memory device
US7349245B2 (en) * 2006-03-16 2008-03-25 Samsung Electronics Co., Ltd. Non-volatile phase-change memory device and associated program-suspend-read operation
US7864619B2 (en) * 2007-11-13 2011-01-04 Samsung Electronics Co., Ltd. Write driver circuit for phase-change memory, memory including the same, and associated methods
US7936619B2 (en) * 2007-12-20 2011-05-03 Samsung Electronics Co., Ltd. Nonvolatile memory, memory system, and method of driving
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution

Also Published As

Publication number Publication date
CN103137195A (zh) 2013-06-05
TW201322263A (zh) 2013-06-01
US20130135949A1 (en) 2013-05-30
JP2013114736A (ja) 2013-06-10
US8817532B2 (en) 2014-08-26
KR20130058534A (ko) 2013-06-04
CN103137195B (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
JP4832817B2 (ja) 相変化メモリ装置及びプログラム方法
TWI550613B (zh) 半導體記憶體設備及其設定程式控制電路與程式方法
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
US8077496B2 (en) Nonvolatile memory device and method of driving the same
US8014190B2 (en) Resistance variable memory device and method of writing data
JP4861444B2 (ja) 可変抵抗素子のフォーミング方法
US7236393B2 (en) Phase-change semiconductor memory device and method of programming same
EP1835508B1 (en) Pram and associated operation method and system
US7787316B2 (en) Semiconductor memory device and write control method thereof
TWI543168B (zh) 半導體記憶體裝置及其連續程式控制電路與程式方法
JP2007164964A (ja) 相変化メモリ装置及びそのプログラム方法
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
TWI546808B (zh) 半導體記憶體設備及其分區程式控制電路與程式方法
WO2018212082A1 (ja) メモリ装置およびメモリ装置の制御方法
TW201137878A (en) Semiconductor memory apparatus and method for generating programming current pulse
US7710790B2 (en) Semiconductor memory device and write control method thereof
KR20140108984A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees