CN1933023B - 相变存储装置及其编程方法 - Google Patents

相变存储装置及其编程方法 Download PDF

Info

Publication number
CN1933023B
CN1933023B CN2006101322915A CN200610132291A CN1933023B CN 1933023 B CN1933023 B CN 1933023B CN 2006101322915 A CN2006101322915 A CN 2006101322915A CN 200610132291 A CN200610132291 A CN 200610132291A CN 1933023 B CN1933023 B CN 1933023B
Authority
CN
China
Prior art keywords
pump
write
enable signal
change memory
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101322915A
Other languages
English (en)
Other versions
CN1933023A (zh
Inventor
李光振
金杜应
姜尚范
赵佑荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1933023A publication Critical patent/CN1933023A/zh
Application granted granted Critical
Publication of CN1933023B publication Critical patent/CN1933023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

相变存储装置，包括具有相变材料的存储单元、适于在编程间隔期间向存储单元供应编程电流的写入驱动器；以及适于在编程间隔期间增强写入驱动器的电流供应能力的泵电路。泵电路响应于外部控制信号在编程间隔期间之前激活。

Description

相变存储装置及其编程方法
技术领域
本发明的实施例涉及半导体存储装置。特别地，本发明的实施例涉及相变存储装置及其编程方法。
要求于2005年9月16日提出的韩国专利申请No.2005-86619的优先权，并在此全文引用作为参考。
背景技术
集成电路存储装置通常归为两类之一。这些类别包括随机存取存储器(RAM)和只读存储器(ROM)装置。随机存取存储器通常是当中断供给存储器的电源时就丢失数据的易失性存储器。相反，只读存储器通常是即使在电源中断的情况下也能保持数据的非易失性存储器。随机存取存储装置的例子包括动态RAM(DRAM)和静态RAM(SRAM)。非易失性存储装置的例子包括可编程ROM(PROM)、可擦除可编程ROM(EPROM)和电可擦除可编程ROM(EEPROM)。
近来，已经引进了使用各种非易失材料来代替传统DRAM单元中的电容元件的半导体存储装置。这些装置的例子包括具有铁电电容器的铁电RAM(FRAM)装置、具有沟道磁阻(TMR)膜的磁RAM(MRAM)装置，以及具有硫属化物(chalcogenide)合金的相变存储(PRAM)装置。这些装置当中，相变存储装置由于其大存储能力、加工简易和相对低的成本受到了充分注意。
相变随机存取存储器(PRAM)，也即双向统一存储器(Ovonic UnifiedMemory，OUM)，包括相变材料，例如对热起反应以在晶态和非晶态(amorphous state)之间稳定转换的硫属化物。例如在美国专利6487113和6480438中批露了这样的PRAM。
PRAM的相变材料在其晶态表现为相对低的阻抗，在其非晶态表现为相对高的阻抗。在常规术语中，低阻晶态称为“设置”状态并指定为逻辑“0”，而高阻非晶态称为“复位”状态并指定为逻辑“1”。
术语“晶态”和“非晶态”在相变材料的上下文中是相对的术语。即，当相变存储单元处于所谓的晶态，本领域技术人员可以理解，单元的相变材料具有与其非晶态相比更规则的晶体结构。处于晶态的相变存储单元不必完全结晶的，而处于非晶态的相变存储单元也不必完全是非结晶的。
通常，PRAM的相变材料通过以高于其熔点的温度对材料加热相对短的时间来复位到非晶态。另一方面，相变材料通过以低于其熔点的温度对材料加热相对长的时间来设为晶态。在每种情况下，在加热处理之后允许材料迅速冷却到其原来的温度。
相变材料的相变特性的速度和稳定性对于PRAM的性能特性具有决定性。如上所建议，已发现硫属化物合金具有合适的相变特性，并且特别地，包括锗(Ge)、锑(Sb)和碲(Te)的化合物(例如，Ge2Sb2Te5或GST)表现出稳定高速的、在非晶态和晶态之间的转化。
图1是相变存储单元的等效电路图。如图所示，存储单元10包括在位线BL和参考电势(例如，地)之间串联的可变电阻C和晶体管M，其中晶体管M的栅极连接到字线WL。可变电阻C包括如上面描述的相变材料，在晶态和非晶态之间编程。
通过控制经过可变电阻C的电流的大小和时间建立图1中的存储单元10的设置和复位状态。通过晶体管M响应于字线WL的电压的操作激活(或存取)可变电阻C。一旦激活，存储单元10按照位线BL的电压编程。即，控制位线BL的电压以建立编程电流，其根据“设置”和“复位”状态的不同而选择性地编程。
图2显示了当相变材料在“设置”和“复位”状态编程时相变材料的温度脉冲特性的例子。特别地，附图标记1表示相变材料在其“复位”状态编程时的温度脉冲，并且附图标记2表示相变材料在其“设置”状态编程时的温度脉冲。
如图2所示，当相变材料在其“复位”状态编程时，材料温度在升到熔点Tm(例如，610℃)以上相对短的时间，接着允许迅速冷却。相反，当相变材料在其“设置”状态编程时，材料温度升到熔点Tm之下结晶温度Tc(例如，450℃)之上相对长的时间，接着允许更慢地冷却。“复位”和“设置”编程操作的快慢冷却在本领域被分别称为快“淬火”和慢“淬火”。在熔点Tm和结晶温度Tc之间的温度范围被称为“设置窗”。
应注意图1的相变存储单元10只是作为示例，可能有其它结构。例如，存储单元10可以包括并联在位线BL和字线WL之间的可变电阻和二极管作为代替。
相变存储装置的写入驱动器是用来提供上述编程电流，例如，以提供“设置”电流或“复位”电流到正在编程的相变存储单元的位线。由于具有其它类型的非易失性存储装置，在生产上通常有降低相变存储装置中包含的电源电路的操作电压的要求。然而，由于降低了相变存储装置的电源电压(例如，从2.5V到1.8V)，使写入驱动器难以产生充分的写入电流以稳定地将相变存储单元编程为“设置”和“复位”状态。这样，建议使用电压泵电路连接到写入驱动器以确保编程中足够的写入电流。然而不巧，使用电压泵电路的常规解决方案会显著减慢全局编程操作。
发明内容
按照本发明的一方面，提供一种相变存储装置，包括：具有相变材料的存储单元，适合在编程间隔期间向存储单元供应编程电流的写入驱动器，以及适合在编程间隔期间增强写入驱动器的电流供应能力的泵电路。泵电路响应于外部控制信号在编程间隔期间之前激活。
按照本发明的另一方面，提供一种对相变存储装置编程的方法。该相变存储装置包括向存储单元供应编程电流的写入驱动器和增强写入驱动器的电流供应能力的泵电路。该方法包括，在写入驱动器向存储单元供应编程电流的编程间隔期间之前的泵设置模式间隔期间激活泵电路的辅助泵，以及在与编程间隔期间交迭的泵激活模式间隔期间激活泵电路的主泵。
附图说明
本发明上述的和其它的方面和特征，将从下面参考附图的详细描述中变得更显而易见，其中：
图1是相变存储单元的电路图；
图2是显示在对相变存储单元编程中相变材料的温度特性的图；
图3是显示按照本发明的示例性实施例的相变存储装置的块图；
图4是显示按照本发明的示例性实施例的写入驱动器的电路图；
图5是按照本发明的示例性实施例的泵电路的电路图；
图6是显示图5的泵电路的操作的时序图；
图7是按照本发明的另一示例性实施例的泵电路的电路图；以及
图8是显示图7的泵电路的操作的时序图。
具体实施方式
图3是显示按照本发明的示例性实施例的相变存储装置的块图。参考图3，该相变存储装置包括存储单元阵列100、寻址解码器200、位线选择电路300、写入驱动器400、泵电路500和数据输入缓冲器600。
存储单元阵列100包括多个像例如前述图1中所示配置的相变存储单元。存储单元阵列100的每个相变存储单元连接到字线WL和位线BL。
寻址解码器200接收行与列的地址，按照行地址寻址字线WL，并按照列地址输出位线选择信号。
位线选择电路300按照由寻址解码器200输出的位线选择信号选择性地将数据线DL连接到选择的位线BL。
写入驱动器400在编程操作中从数据输入缓冲器600接收数据并产生编程电流以供应到存储单元，即设置电流i_SET或复位电流i_RST。写入驱动器400由超过电源电压(例如，1.8V)的已升压电压VPP驱动。此后将参考图4更充分地描述写入驱动器400的内部构造和操作规则的例子。
仍参考图3，泵电路500将已升压电压VPP供应到写入驱动器400。如图所示，泵电路500通常包括辅助泵510、主泵520和控制器530。提供来减少泵设置时间的辅助泵510，作为已升压电压VPP的第一电压源并且在编程间隔期间之前和当中都激活。编程间隔期间是写入驱动器400产生上述写入电流i_SET或写入电流i_RST的时间间隔。主泵520作为已升压电压VPP的第二电压源并且在编程间隔期间当中激活。
泵控制器530响应于写入使能信号nWE和芯片使能信号nCE控制主泵520和辅助泵510的激活。特别地，泵控制器530在上述编程间隔期间开始之前将第一泵激活信号Pump_Act1供应到辅助泵510。此外，泵控制器530在编程间隔期间当中将第一泵激活信号Pump_Act1供应到辅助泵510并将第二泵激活信号Pump_Act2供应到主泵520。此后将以参考图5到8为例的方式描述泵控制器530的内部构造和操作规则。
本实施例的泵电路500在增强写入驱动器400的电流供应能力上是有效的。此外，通过在编程间隔期间之前激活辅助泵510，泵电路500的全局设置时间减少了，从而也减少了图3的相变存储装置的编程时间。
现在参考图3的写入驱动器400的示例的电路图图4。由已升压电压VPP驱动的写入驱动器400包括设置电流发生电路410、复位电流发生电路420、脉冲宽度控制电路430和写入驱动器控制器440。
设置电流发生电路410(从图3的泵电路500)接收已升压电压VPP，并响应于控制信号SET_VDD在数据线DL上产生设置电流脉冲i_SET。特别地，PMOS晶体管PM1和PM2形成电流镜。当控制信号SET_VDD是高电平，NMOS晶体管NM1导通，电流从电流镜的一侧流入。该电流从而在连接到数据线DL的电流镜的另一侧表现为设置电流i_SET。
复位电流发生电路420也接收高电压VPP，并响应于复位控制信号RST_VDD在数据线DL上提供复位电流i_RST。特别地，当复位控制信号RST_VDD是低电平时施加复位电流i_RST，从而将PMOS晶体管PM3置于导通状态。注意到复位电流i_RST可以由设置电流i_SET和由将PMOS晶体管PM3置于导通状态得到的电流组成。
设置电流i_SET和复位电流i_RST的每个的脉冲宽度由脉冲宽度控制电路430控制。即，当脉冲宽度控制信号PUL_WID是高电平时，例如当NMOS晶体管NM2导通时，数据线DL接地。从而，设置电流i_SET和复位电流i_RST的脉冲宽度是由脉冲宽度控制信号PUL_WID是低电平的期间(例如当NMOS晶体管NM2截止)所定义的。
写入驱动器控制器440从数据输入缓冲器600(图3)接收数据，并依靠该数据的逻辑状态，产生设置电压控制信号SET_VDD、复位电压控制信号RST_VDD以及脉冲宽度控制信号PUL_VDD。即，如果写入驱动器控制器440接收逻辑状态“1”的数据，产生设置电压控制信号SET_VDD、复位电压控制信号RST_VDD以及脉冲宽度控制信号PUL_VDD，使得在数据线DL输出通常在图4中显示的复位电流441。在另一方面，如果写入驱动器控制器440接收逻辑状态“0”的数据，产生设置电压控制信号SET_VDD、复位电压控制信号RST_VDD以及脉冲宽度控制信号PUL_VDD，使得在数据线DL输出通常在图4中显示的设置电流442。
图5是显示图3中所示的泵电路500的示例性实施例500a的电路图。参考图5，该示例的泵电路500a包括辅助泵510、主泵520和泵控制器530a。辅助泵510响应于第一泵激活信号Pump_Act1激活以输出已升压电压VPP，主泵520响应于第二泵激活信号Pump_Act2激活以输出已升压电压VPP。如前所述，已升压电压VPP是用来驱动图3的相变存储装置的写入驱动器400。
泵控制器530a包括第一脉冲发生电路531a、第二脉冲发生电路532a、第三脉冲发生电路533a、第一门闩电路534和第二门闩电路535。
第一脉冲发生电路531a包括第一“或非”门NOR1和第一脉冲发生器51。“或非”门NOR1的一个输入连接到地端，而另一个输入接收写入使能信号nWE。第一脉冲发生电路531a响应于写入使能信号nWE产生第一脉冲信号PUL_1a。
第二脉冲发生电路532a包括第二“或非”门NOR2和第二脉冲发生器52。“或非”门NOR2的一个输入接收写入使能信号nWE，而另一个输入接收芯片使能信号nCE。第二脉冲发生电路532a响应于写入使能信号nWE和芯片使能信号nCE产生第二脉冲信号PUL_2a。
第三脉冲发生电路533a包括“或”门OR和第三脉冲发生器53。“或”门OR的一个输入接收写入使能信号nWE，而另一个输入接收芯片使能信号nCE。第三脉冲发生电路533a响应于写入使能信号nWE和芯片使能信号nCE产生第三脉冲信号PUL_Fa。
第一门闩电路534包括第三和第四“或非”门NOR3和NOR4。第一门闩电路534响应于第一脉冲信号PUL_1a以使能第一泵激活信号Pump_Act1，并且响应于第三脉冲信号PUL_Fa以禁止第一泵激活信号Pump_Act1。
第二门闩电路535包括第五和第六“或非”门NOR5和NOR6。第二门闩电路535响应于第二脉冲信号PUL_2a以使能第二泵激活信号Pump_Act2，并且响应于第三脉冲信号PUL_Fa以禁止第二泵激活信号Pump_Act2。
图6是显示图5的泵电路的示例性操作的时序图。
在泵关闭模式，写入使能信号nWE和芯片使能信号nCE都是高电平。在该状态下，不向第一和第二门闩电路534和535提供脉冲，并且第一和第二泵激活信号Pump_Act1和Pump_Act2是禁止的。
接着，在泵设置模式，写入使能信号nWE变低电平，使得第一脉冲发生电路531a将第一脉冲信号PUL_1a供应到第一门闩电路534。这样，使能第一泵激活信号Pump_Act1以激活辅助泵510。
接着，在泵激活模式，芯片使能信号nCE变低电平，使得第二脉冲发生电路532a将第二脉冲信号PUL_2a供应到第二门闩电路535。这样，使能第二泵激活信号Pump_Act2以激活主泵520。
最后，在第二泵关闭模式，写入使能信号nWE回到高电平，使得第三脉冲发生电路533a将第三脉冲信号PUL_Fa供应到第一和第二门闩电路534和535。这样，禁止第一和第二泵激活信号Pump_Act1和Pump_Act2，从而去激活辅助泵510和主泵520。一段时间后，芯片使能信号nCE回到高电平。
在上文联系图6描述的操作中，泵设置模式是在先于相变存储单元阵列100(图3)的编程间隔期间的期间内执行。泵激活模式是在相变存储单元阵列100的编程间隔期间内执行。通过在编程间隔期间开始之前的泵设置模式激活辅助泵510，减少了泵电路500a的全局设置时间，从而也减少了图3的相变存储装置的编程时间。此外，通过在泵设置模式只激活辅助泵510，将功耗最小化。
图7是显示图3的泵电路500的另一个实施例530b的电路图。参考图7，该示例的泵电路500b包括辅助泵510、主泵520和泵控制器530b。辅助泵510响应于第一泵激活信号Pump_Act1激活以输出已升压电压VPP，主泵520响应于第二泵激活信号Pump_Act2激活以输出已升压电压VPP。如前所述，已升压电压VPP是用来驱动图3的相变存储装置的写入驱动器400。
泵控制器530b包括第一脉冲发生电路531b、第二脉冲发生电路532b、第三脉冲发生电路533b、第一门闩电路534和第二门闩电路535。
第一和第二门闩电路534和535以与图5中同样附图标记的门闩电路同样的方式操作。因此，此处省略对图7中的一和第二门闩电路534和535的详细描述以避免重复。
第一脉冲发生电路531b包括第一探测器61、第一反相器INV1、第一“与”门AND1和第一脉冲发生器51。第一检测器61接收写入使能信号nWE，第一反相器INV1接收芯片使能信号nCE，第一“与”门AND1接收来自第一探测器61(nWE_1st)和第一反相器INV1的输出，第一脉冲发生器51接收来自第一“与”门AND1的输出。第一脉冲发生电路531b响应于写入使能信号nWE和芯片使能信号nCE产生第一脉冲信号PUL_1b。
第二脉冲发生电路532b包括第二探测器62、第二反相器INV2、第二“与”门AND2和第二脉冲发生器52。第二检测器62接收写入使能信号nWE，第二反相器INV2接收芯片使能信号nCE，第二“与”门AND2接收来自第二探测器62(nWE_4th)和第二反相器INV2的输出，第二脉冲发生器52接收来自第二“与”门AND2的输出。第二脉冲发生电路532b响应于写入使能信号nWE和芯片使能信号nCE产生第二脉冲信号PUL_2b。
第三脉冲发生电路533b包括间隔计时器71和第三脉冲发生器53。间隔计时器71接收来自第二探测器62(nWE_4th)的输出，第三脉冲发生器53接收来自间隔计时器71的输出。第三脉冲发生电路533b响应于写入使能信号nWE产生第三脉冲信号PUL_Fb。
图8是显示图7的泵电路500b的示例性操作的时序图。
在泵关闭状态，写入使能信号nWE和芯片使能信号nCE最初都是高电平，接着芯片使能信号nCE落为低电平。在该状态下，不向第一和第二门闩电路534和535施加脉冲，第一和第二泵激活信号Pump_Act1和Pump_Act2被禁止。
接着，在泵设置模式，触发写入使能信号nWE，第一检测器61检测写入使能信号new(nWE_1st)的第i次转变(该示例中，i等于1)，其使得第一脉冲发生电路531b将第一脉冲信号PUL_1b施加到第一门闩电路534。这样，使能第一泵激活信号Pump_Act1以激活辅助泵510。
接着，在泵激活模式，第二检测器62检测写入使能信号nWE(nWE_4th)的第j次转变(该示例中，j等于4)，其使得第二脉冲发生电路532b将第二脉冲信号PUL_2b施加到第二门闩电路535。这样，使能第二泵激活信号Pump_Act2以激活主泵520。此外，间隔计时器71响应于写入使能信号nWE的第j次转变(nWE_4th)的检测激活。
当激活时，间隔计时器71测量预设置时间间隔Tpgm。当时间间隔在写入使能信号nWE的第j次转变(nWE_4th)的检测之后过去时间间隔Tpgm时，第三脉冲发生电路533b将第三脉冲信号PUL_Fb施加到第一和第二门闩电路534和535。禁止第一和第二泵激活信号Pump_Act1和Pump_Act2，从而去激活辅助泵510和主泵520以重新进入泵关闭模式。
按照本发明，因为辅助泵在编程之前事先操作，因此在编程中可以提高编程速度。此外，在泵设置模式，主泵不操作，只有辅助泵操作。结果，可以减低功耗。
在上面联系图8描述的操作中，泵设置模式是在相变存储单元阵列100(图3)编程间隔期间之前的时间间隔内执行。泵激活模式是在相变存储单元阵列100的编程间隔期间之中执行。通过在编程间隔期间开始之前的泵设置模式激活辅助泵510，减少了泵电路500b的全局设置时间，从而也减少了图3的相变存储装置的编程时间。此外，通过在泵设置模式只激活辅助泵510，将功耗最小化。
已用示例性实施例描述了本发明；然而应理解本发明的范围不仅仅限于公开的实施例。而是，本发明的范围包括各种修正和相似的配置。从而，权利要求的范围应按照最大的范围，以包括所有这样的修正和相似的配置。

Claims (19)

1.一种相变存储装置，包括：
具有相变材料的存储单元；
适于在编程间隔期间向存储单元供应编程电流的写入驱动器；以及
适于在编程间隔期间增强写入驱动器的电流供应能力的泵电路，该泵电路包括主泵、辅助泵、以及用于控制主泵和辅助泵的激活的泵控制器，
其中所述泵控制器响应于外部控制信号在编程间隔期间之前激活所述辅助泵，在编程间隔期间之内激活所述主泵和所述辅助泵。
2.如权利要求1所述的相变存储装置，其中外部控制信号是写入使能信号和芯片使能信号。
3.如权利要求2所述的相变存储装置，其中泵控制器响应于写入使能信号的使能而激活辅助泵，并响应于芯片使能信号的使能而激活主泵。
4.如权利要求3所述的相变存储装置，其中泵控制器响应于写入使能信号的禁止而去激活辅助泵和主泵。
5.如权利要求3所述的相变存储装置，其中泵控制器包括：
适于响应于写入使能信号的使能而产生第一脉冲信号的第一脉冲发生电路；
适于响应于芯片使能信号的使能而产生第二脉冲信号的第二脉冲发生电路；
适于响应于第一脉冲信号激活辅助泵的第一门闩电路；以及
适于响应于第二脉冲信号激活主泵的第二门闩电路。
6.如权利要求5所述的相变存储装置，其中泵控制器进一步包括适于响应于写入使能信号的使能而产生第三脉冲信号的第三脉冲发生电路，并且
其中第一和第二门闩电路响应于第三脉冲信号去激活辅助泵和主泵。
7.如权利要求2所述的相变存储装置，其中泵控制器检测写入使能信号的转变次数，并响应于写入使能信号的第i次转变的检测而激活辅助泵，以及响应于写入使能信号的第j次转变的检测而激活主泵，其中i和j是自然数，并且j＞i。
8.如权利要求7所述的相变存储装置，其中泵控制器在写入使能信号的第j次转变的检测之后的预设置时间间隔内去激活主泵和辅助泵。
9.如权利要求8所述的相变存储装置，其中泵控制器包括用来测量预设置时间间隔的间隔计时器。
10.如权利要求7所述的相变存储装置，其中泵控制器包括：
检测写入使能信号的第i次转变以产生第一脉冲信号的第一脉冲发生电路；
检测写入使能信号的第j次转变以产生第二脉冲信号的第二脉冲发生电路；
适于响应于第一脉冲信号而操作辅助泵的第一门闩电路；以及
适于响应于第二脉冲信号而操作主泵的第二门闩电路。
11.如权利要求10所述的相变存储装置，其中泵控制器进一步包括在写入使能信号的第j次转变的检测之后的预设置时间间隔内产生第三脉冲信号的第三脉冲发生电路，以及
其中第一和第二门闩电路响应于第三脉冲信号以去激活主泵和辅助泵。
12.如权利要求11所述的相变存储装置，其中第一脉冲发生电路包括检测写入使能信号的第i次转变的第一检测器，以及
其中第二脉冲发生电路包括检测写入使能信号的第j次转变的第二检测器。
13.如权利要求12所述的相变存储装置，其中第三脉冲发生电路包括用于测量在第二检测器检测写入使能信号的第j次转变之后的预设置时间间隔的间隔计时器。
14.一种编程相变存储装置的方法，相变存储装置包括向存储单元提供编程电流的写入驱动器，以及增强写入驱动器的电流供应能力的泵电路，所述方法包括：
在写入驱动器向存储单元供应编程电流的编程间隔期间之前的泵设置模式间隔期间激活泵电路的辅助泵；以及
在与编程间隔期间交叠的泵激活模式间隔期间激活泵电路的主泵和辅助泵。
15.如权利要求14所述的编程相变存储装置的方法，其中辅助泵和主泵响应于施加到相变存储装置的写入使能信号和芯片使能信号激活。
16.如权利要求15所述的编程相变存储装置的方法，其中当写入使能信号使能时，激活辅助泵，以及
其中当芯片使能信号使能时，激活主泵。
17.如权利要求16所述的编程相变存储装置的方法，进一步包括，在泵激活模式之后，响应于写入使能信号的禁止而去激活主泵和辅助泵。
18.如权利要求15所述的编程相变存储装置的方法，其中辅助泵与写入使能信号的第i次转变同步激活，以及
其中主泵与写入使能信号的第j次转变同步激活，其中i和j是自然数，并且i＜j。
19.如权利要求18所述的编程相变存储装置的方法，进一步包括在写入使能信号的第j次转变之后的预设置时间段内去激活主泵和辅助泵。
CN2006101322915A 2005-09-16 2006-09-18 相变存储装置及其编程方法 Active CN1933023B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050086619A KR100757410B1 (ko) 2005-09-16 2005-09-16 상 변화 메모리 장치 및 그것의 프로그램 방법
KR86619/05 2005-09-16

Publications (2)

Publication Number Publication Date
CN1933023A CN1933023A (zh) 2007-03-21
CN1933023B true CN1933023B (zh) 2011-11-09

Family

ID=37878797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101322915A Active CN1933023B (zh) 2005-09-16 2006-09-18 相变存储装置及其编程方法

Country Status (4)

Country Link
US (2) US7471553B2 (zh)
JP (1) JP2007087568A (zh)
KR (1) KR100757410B1 (zh)
CN (1) CN1933023B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834738B1 (ko) 2006-08-31 2008-06-05 삼성전자주식회사 상변화 메모리 장치의 구동 방법 및 그 방법을 사용하는상변화 메모리 장치
TWI331343B (en) * 2007-03-28 2010-10-01 Nanya Technology Corp A compensation circuit and a memory with the compensation circuit
JP5503102B2 (ja) * 2007-07-04 2014-05-28 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリ装置
KR100882119B1 (ko) * 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR101408876B1 (ko) 2007-11-13 2014-06-18 삼성전자주식회사 상 변화 메모리 장치의 기입 드라이버 회로
US8964488B2 (en) 2007-12-14 2015-02-24 Samsung Electronics Co., Ltd. Non-volatile memory device using variable resistance element with an improved write performance
KR101339288B1 (ko) 2007-12-14 2013-12-09 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
US7916544B2 (en) * 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
KR101004679B1 (ko) * 2008-11-11 2011-01-04 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 프로그래밍 전류 검증방법
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
KR101086858B1 (ko) * 2009-04-15 2011-11-25 주식회사 하이닉스반도체 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
JP2010283992A (ja) 2009-06-04 2010-12-16 Elpida Memory Inc 電源電圧生成回路、及び半導体装置
KR101131552B1 (ko) 2010-02-24 2012-04-04 주식회사 하이닉스반도체 상 변화 메모리 장치
KR101201859B1 (ko) 2010-09-03 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 프로그래밍 전류펄스 조절방법
KR101666551B1 (ko) 2010-09-10 2016-10-25 삼성전자주식회사 전압 발생기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 전압 발생 방법
KR101866293B1 (ko) 2011-08-23 2018-06-14 삼성전자주식회사 라이트 신호 생성 회로 및 이를 포함하는 가변 저항 메모리 장치, 그 구동 방법
US9053784B2 (en) * 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
KR102360213B1 (ko) * 2017-09-06 2022-02-08 삼성전자주식회사 칩 사이즈를 감소한 저항성 메모리 장치 및 그 동작방법
CN112102858B (zh) 2019-02-27 2023-02-03 北京时代全芯存储技术股份有限公司 记忆体写入方法
KR20220151748A (ko) * 2021-05-07 2022-11-15 삼성전자주식회사 비휘발성 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462038A (zh) * 2001-05-31 2003-12-17 株式会社半导体能源研究所 非易失存储器及其驱动方法
WO2004084228A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Phase change memory device
CN1613119A (zh) * 2001-11-06 2005-05-04 爱特梅尔股份有限公司 用于在测试低压非易失性存储器时提高编程速度的双模式高压电源

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280420A (en) 1992-10-02 1994-01-18 National Semiconductor Corporation Charge pump which operates on a low voltage power supply
US5412257A (en) 1992-10-20 1995-05-02 United Memories, Inc. High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
JPH06309868A (ja) 1993-04-26 1994-11-04 Hitachi Ltd 半導体記憶装置
KR0173934B1 (ko) * 1995-12-29 1999-04-01 김광호 내부전원전압 공급장치
US6359947B1 (en) * 1999-08-31 2002-03-19 Intel Corporation Split clock buffers for a negative charge pump
JP2001207960A (ja) * 2000-01-25 2001-08-03 Toyota Autom Loom Works Ltd 空気調和装置
JP3835968B2 (ja) * 2000-03-06 2006-10-18 松下電器産業株式会社 半導体集積回路
JP3973857B2 (ja) * 2001-04-16 2007-09-12 日鉱金属株式会社 マンガン合金スパッタリングターゲットの製造方法
US6567296B1 (en) * 2001-10-24 2003-05-20 Stmicroelectronics S.R.L. Memory device
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
KR100549345B1 (ko) 2003-08-25 2006-02-02 주식회사 하이닉스반도체 고전압 공급 회로 및 고전압 공급 방법
EP1548744A1 (en) * 2003-12-23 2005-06-29 STMicroelectronics S.r.l. Fast reading, low power consumption memory device and reading method thereof
KR100674992B1 (ko) * 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462038A (zh) * 2001-05-31 2003-12-17 株式会社半导体能源研究所 非易失存储器及其驱动方法
CN1613119A (zh) * 2001-11-06 2005-05-04 爱特梅尔股份有限公司 用于在测试低压非易失性存储器时提高编程速度的双模式高压电源
WO2004084228A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Phase change memory device

Also Published As

Publication number Publication date
US20070064473A1 (en) 2007-03-22
JP2007087568A (ja) 2007-04-05
KR100757410B1 (ko) 2007-09-11
US7751234B2 (en) 2010-07-06
US20090003049A1 (en) 2009-01-01
CN1933023A (zh) 2007-03-21
US7471553B2 (en) 2008-12-30
KR20070032427A (ko) 2007-03-22

Similar Documents

Publication Publication Date Title
CN1933023B (zh) 相变存储装置及其编程方法
KR100674983B1 (ko) 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
JP4191211B2 (ja) 不揮発性メモリ及びその制御方法
US7283387B2 (en) Phase change random access memory device having variable drive voltage circuit
EP1835508B1 (en) Pram and associated operation method and system
JP4328796B2 (ja) 半導体記憶装置及びその書き込み制御方法
US7511993B2 (en) Phase change memory device and related programming method
JP2007164964A (ja) 相変化メモリ装置及びそのプログラム方法
JP2010055699A (ja) 半導体装置
KR101365683B1 (ko) 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
KR101384357B1 (ko) 상 변화 메모리 장치 및 이의 비트라인 디스차지 방법
US8036057B2 (en) Semiconductor memory device and control method thereof
JP5413938B2 (ja) 半導体記憶装置及びその書き込み制御方法
JP2006269057A (ja) コア面積が低減された半導体メモリ装置
JP5647722B2 (ja) 半導体装置
JP5655169B2 (ja) 複数のセンスアンプ及びこれを備える半導体装置
JP5548789B2 (ja) 半導体装置
JP2014099240A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant