CN1613119A - 用于在测试低压非易失性存储器时提高编程速度的双模式高压电源 - Google Patents

Abstract

一种双模式高压电源电路，它使用通过一内高压开关(30)连接的一高压(V_PP)，此高压开关(30)决定一非易失性存储器电路(46)的存储器块是用内部高压电荷泵(20)以第一模式进行编程还是用与内部高压电荷泵平行连接的一外部高压电源，同时以第二模式进行编程。当双模式高压电源电路只用其内部电荷泵高压(V_PP)以第一模式运行时，它运行于一低功率、慢速模式，一次只能对一位或两位进行编程，但允许该泵的面积在硅片上只占据较小的面积。当运行于第二模式时，即可以使用外部电源高压时，一次可以同时写入八位或八位以上，从而允许进行快速编程而用不着增加内部电荷泵的尺寸或面积，从而消除了电路要增加空间以及为了增加硅片的面积而要增加的制造成本。

Description

用于在测试低压非易失性存储器时提高编程速度的双模式高压电源

技术领域

本发明总的涉及非易失性存储器集成电路器件，更具体地说，涉及提高对这种器件编程的速度。

背景技术

非易失性存储器件在半导体集成电路工业中是用于逻辑系统(诸如微处理器)中以及用于形成存储部件(诸如存储器板或固态硬盘)的。一种传统的非易失性或快擦写存储器器件包括一般组织成多个存储器区段的多个存储单元。在每个存储器区段中，存储单元安排成包括多个行和多个列的阵列。多条字线分别耦合到存储单元的各行上，多条位线分别连接到存储单元的各列上。每个存储单元可以存储二进制的一位。在传统的非易失性存储器运行时，当该非易失性存储器是处于传统的嵌入式编程模式时，是通过从高压电源把一电流通过存储单元连接于其上的各自的位线提供给存储单元的漏极而对一存储单元进行编程的。

随着运行于2.7V或低于2.7V的低以及极低电压快擦写非易失性存储器的出现，片内电压倍增器电荷泵所占据的硅片面积大得令人难以处理。电荷泵面积大的原因在下面加以解释。

一个n级的电荷泵的开路电压V_MO可近似地由式(1)给出：

V_MO＝n(V_DD-V_TH)    (1)

式中，n＝级数

V_DD＝电源电压

V_TH＝在电荷泵链中NMOS晶体管的平均阀值电压。

请参阅图4，图中示出了已有技术的电荷泵20。此内部电荷泵20在其输入端22接受一低压电源V_DD而在输出端24产生一编程电压V_M。多个连接着二极管的NMOS晶体管215串联地连接在输入端22和输出端24之间。每一个二极管晶体管215之间是一节点230。一时钟信号CLK供应到时钟输入端28并被反相器223反相以提供一经反相的时钟信号 CLK 221。此反相信号221被一第二反相器225再次反相以提供一时钟信号212。诸电容器219连接在每一个节点230及时钟信号212，221的其中一个之间。交错的节点(N1，N3，N5)通过电容器219之一连接到时钟信号线212，而其他节点(N2，N4，N6)则通过一个电容器219连接到经反相的时钟信号线221上。

在图4中，内节点230用符号N_K表示，K＝1，2，…6。节点N_K处的平均电压是：

${\tilde{V}}_k=k(V_{\mathrm{DD}}-{\tilde{V}}_{\mathrm{THk}})...\left(2\right)$

在节点N_K处NMOS晶体管的平均阀值电压

受到由平均节点电压 提供的衬底偏压的影响。式(3)提供了衬底偏压对增加的

的影响的近似值：

${\tilde{V}}_{\mathrm{THk}}={\tilde{V}}_{\mathrm{THo}}+\mathrm{\γ}(\sqrt{{\tilde{V}}_k}+{\mathrm{\φ}}_B-\sqrt{{\mathrm{\φ}}_B})...\left(3\right)$

式中

是零衬底偏压时的阀值电压，γ是衬底偏压系数，φ_B是内建衬底(体)电压。典型值是：

$V_{\mathrm{THo}}\≅0$ 对NMOS本体晶体管(无增强注入)

$\mathrm{\γ}\≅0.1\÷0.9\sqrt{V}$

${\mathrm{\φ}}_B\≅0.6\÷0.7V$

对式(1)的V_MO及

进行试凑迭代计算产生了 ${\tilde{V}}_{\mathrm{TH}}=1.5V$ 的典型值(n＝8÷10级)。

请参阅图5，图中画出了电荷泵的开路电压V_MO 515相对于电源电压V_DD 519的曲线图。在有负载的情况下，V_M的行为具有下列的近似式：

式中，T＝时钟周期，C＝电容器值。

假定 是热电子注入机制所决定的， 电荷泵的电流能力为：

条件是

从图5的曲线图525可以看出，当V_DD 519为低值时，电流能力515大大降低。此外，如果假定编程单元电路电流(快闪热电子注入机理)是 那么，可以同时进行编程的位数(q)，即存储器单元为：

假定C＝100pF，T＝100ns，并且对(8)式用上面假定的其他值进行计算，可得出以下的结果：

n＝10

${\tilde{V}}_{\mathrm{TH}}=1.5V$

V_M标称值＝10V

I_编程单元＝200μA

C＝100PF

T＝10ns

q＝[5(V_DD-2.5)]位(V_DD单位为伏)  (9)

表1在第二列中示出了当电容为100pF，而电压V_DD为示于表中第一列的各个值时，可以在一次同时进行编码的比特数值。表1的第三列示出了在第一列的电源电压V_DD的情况下，编程速率固定在一次8位时相应的电容值。

表1

VDD(伏)	如果C＝100pF，q(位数)为	一次可以同时编程8比特的C值(pF)
			5	[12.5]    12	64
4.5	[10]    10	80
			4	[7.5]    7	107
3.5	[5]    5	160
			3.0	[2.5]    2	320
2.5	[0]    0

注：[]是值的整数部分

从表1可以看到下列结果，当V_DD＝3伏时，人们可以用C＝100pF一次写入2位，或者用C＝320pF一次可写入8位。作为比较，当V_DD＝4.5V时，人们可以用C＝100pF一次写入10位，或者用C＝80pF一次写入8位。所以，为了能够在一次写入8位而将内部电压从V_DD＝4.5V降低到V_DD＝3V，电荷泵电容器的面积必须增加 这样的大面积是令人难以应付的。

已有技术进行了努力以提高快擦写非易失性存储器的编程速度。授予Javanifard等人的美国专利5,663,918号中揭示了一种具有内部电源的集成电路，该电路中包括可以选择外部电源电压或内部电源以为集成电路中的其余电路提供电压的电路。该集成电路包括电压检测器电路以检测外部电压的电平以及一控制电路用以响应于检测到的外部电压选择外部电源电压或内部电源。该专利描述了一种互相排斥地使用外部电源及由内部电荷泵驱动的工作电源电压的方法。此外，该调节方法是基于用一电压控制振荡器对电荷泵的频率进行控制来进行的。

授予Roohparvar的美国专利6,014,332号中揭示了一种快擦写存储器，该存储器包括确定在一次写入操作中可以对多少存储单元进行编程的电路，其方法是测量可以用于编程的电功率。

本发明的目的是提供一种双模式电源用以提高对快擦写非易失性存储器的编程的速度，在该快擦写存储器在用低压电源进行工作时，可以用不着增加电荷泵的尺寸。

本发明的另一个目的是提供一种双模式高压电源，它有第一模式和第二模式，在第一模式中，只使用由低压电源V_DD驱动的内部电荷泵进行编程，在第二模式中，同时使用内部电荷泵和外部高压电源进行编程以同时对较大数量的存储单元进行编程。

发明内容

上述目的是通过一种双模式高压电源电路来实现的。该电路包括一外部高压开关，它决定一非易失性存储器电路的诸存储器块是用由内部电荷泵产生的内部高压来进行编程还是用外部电源高压和内部电荷泵高压一起来进行编程。当双模式电源电路只用内部电荷泵高压运行，以保持硅片面积较小时，一次只能有一位或两位可以被编程。这是第一操作模式。然而，当外电源高压可用时，八或更多位可以同时被编程(写入)。因此输出可以快四倍或四倍以上。这是第二操作模式。

从慢速到快速编程的转换可以通过指令进行或者由快擦写存储器本身根据检测外部电压而自动进行。

该双模式电源电路包括使用一滞后比较器通过接通或断开馈给内部电荷泵的恒定频率的时钟脉冲来调节编程电压，以及快速编程模式中通过接通或断开外部电压开关来调节编程电压。(第二电源电压是在外部的，但控制其配置的开关是在内部的)。此由滞后比较器组成的反馈回路允许来自内部电荷泵的编程电压可以与外部电源相匹配，因为此编程电压值对整个非易失性存储单元的性能(在数据保持和单元的耐久性两方面)都是非常关键的。

附图的简单说明

图1是本发明双模式高压电源电路的方框图。

图2是编程存储器块的编程信号的时序图。

图3是用于本发明的双模式高压电源电路的外电压开关的电气示意图。

图4是用于本发明且在已有技术中已知的电荷泵电路的电气示意图。

图5是显示低压电源V_DD与图4的电荷泵的开路电压之间的关系的曲线图。

实施本发明的最佳方式

请参阅图1，图中示出了本发明的双模式高压电源电路15。一内部电荷泵20在其输入端22接受常规的电源低电压V_DD。该电荷泵20在一时钟端28接受一定时信号CHP-CLK。一接地端26连接到地信号。该内部电荷泵在其输出端24产生一编程电压V_M。一储能电容器(tank capacitor)44连接在编程电压输出24及信号地线之间。该编程电压V_M被提供到一共同的节点29，被用于对多个存储器块46进行编程。每一个存储器块46连接到一存储器块开关44，该开关44具有一输入端45以接受编程电压V_M以及一编程控制端42以接受一编程控制信号。

该电源电路15的定时信号是由片内振荡器70产生的，此振荡器70产生一时钟信号72，该时钟信号72被提供给一触发电路50的时钟端58。该触发器产生一输出52。触发器50的输出52以及时钟信号72被输入到一与门80，而与门80的输出是用于电荷泵20的CHP-CLK时钟定时信号。

该双模式高压电源电路15还包括一除法器及滞后电压比较器电路60。该滞后电压比较器电路60在基准端62接受一基准电压V_ref并还在输入端66接受编程电压V_M。该滞后电压比较器电路60的输出是一模拟允许操作信号ENo，它是在允许操作输出64处产生的。该模拟允许操作信号ENo作为数据输入被提供给触发器50。一外部电压开关30决定编程是在通常的较慢编程模式进行(即其中只使用低压电源V_DD并且同一时间只有一位或两位被编程)，还是是在较快的编程模式的情况下进行(即其中高电压源V_PP与低电压源V_DD一起使用以及八位或更多位可以在同一时间一次被编程)。外电压开关30在输入端38接受高电压V_PP以及在允许操作端33接受一第一允许操作信号EN。该第一允许操作信号EN是从触发电路50的输出端取得的。在第二允许操作端36，外电压开关接受快速编程允许操作信号FAST-PEN，该信号用于启动或释放开关30。一接地端37与信号地相连接。开关30还有一端35，该端35用于接受低电压电源V_DD。该外电压开关30在输出端39产生一编程电压，该编程电压在共同节点29与电荷泵24的输出相连。

该内部电荷泵20可以使用图4中的已有技术的电荷泵或者使用其他已有技术的任何等效的装置。类似地，滞后电压比较器电路60也可以使用已有技术中已知的任何滞后电压比较器电路，只要得到的编程电压调节到内部电压值就可以。当调节器工作时，滞后电压比较器电路60的所需要的结果是一个恒定的内部负荷线，以使编程电压可以被外部电源所匹配。与门80用于选通馈给内部电荷泵20的时钟信号以提供一完整的时钟周期。如果不用与门80联系图4所描述的脉动两相电荷泵就不能适当地工作。触发电路50进位舍入滞后电压比较器60的输出模拟允许操作信号ENo以产生允许操作信号EN，该信号只在时钟信号的正边缘处改变。这样，内部电荷泵20就将通过信号CHP-CLK接受时钟信号CLK及经过反相的时钟CLK信号，它们始终是成对的正脉冲。

现请参阅图2。信号FAST-PEN(快速编程允许操作信号110)被用于允许外电压开关30启动，同时改变编程控制块40的行为。在图2中，诸编程选择信号(PS0)100-(PS7)107启动一存储器块开关44，以将高压编程信号V_M与诸存储器块46之一(存储器块1-7)连接。每个存储器块46对应于存储在快擦写存储器内任何位中的一位。如图2所示，当快速编程允许操作信号100未被启动时(低电平)，该双模式高压电源运行于慢速编程模式，其中，它只使用由低压V_DD驱动的内部电荷泵进行编程。在这种情况下，在每一个地址处，一次只有两位被编程。对于数据130的第一字节而言，从图中可以看出，编程选择信号(PS7)107及(PS6)106被启动，以在同时进行编程。然后下一对编程选择信号(PS5)105及(PS4)104在第一对信号(PS5)105及(PS4)104结束其编程后被启动。这种操作将一直继续到所有在第一地址(addr 0)130的存储器块都被编程为止。在下一个地址(addr1)140，电路仍然以慢速编程模式运行。即每次只有两位被编程。

在下一个地址(addr 2)150，快速编程启动信号110被启动(高电平)。如图2所示，在快速编程模式，所有编程信号(PS0-PS7)100-107都同时被启动。这允许所有八个存储器块同时被编程。当快速编程启动信号110在下面的地址被启动时，即在(addr 3)160及(addr 4)170被启动时，此快速编程模式一直继续运行。

在这些地址每一个地址中，双模式高压电源以快速编程模式运行，它允许一次有八位或更多位被同时编程。在快速编程模式中，内部电荷泵电路即使在外电压电源接通时也是运行的。这是为了将内部电荷泵在快速编程模式测试期间所引发的噪声至少可以维持在正常运行编程模式时相同的水平。如果不是这样，则测试对器件噪声就太有利了。在所有情况下，使用同样的调节器来控制内部高压及外部高压进一步确保了该测试代表了在满负荷正常运行时的特征。

请参阅图3。图中示出了外高压电源开关30的细节。该外高压电源开关30包括一输入端38，后者接受外电源高压V_PP，一输出端39，在其上产生编程电压V_M。一开关电阻308连接到输入端38并且与连接着二极管的NMOS晶体管302串联，该连接着二极管的NMOS 302接在开关电阻308和低压电源端V_DD 35之间。一对PMOS晶体管304、306以交叉耦合方式连接在二极管302和开关电阻308之间。一高压启动线HVEN 330产生在该对PMOS晶体管中的第一个304的漏极端。一与非门320在第一输入端33处接受一第一启动信号EN1以及在一第二输入端36处接受一第二启动信号EN2。一与非门320在端326处产生一选通输出。该与非门输出与NMOS晶体管318的栅极相连，该NMOS晶体管318具有一漏极与高压启动线330相连并有一源极端与地37相连。与非门输出325还输入至一反相器316。该反相器316的输出加到一第二NMOS晶体管314的栅极。该NMOS晶体管314具有一与地相连的源极端和一连接到第二PMOS晶体管306的漏极端的漏极端。高压启动线330接到NMOS晶体管312的栅极端。NMOS晶体管是一传输晶体管(pass transistor)，它在漏极端通过一传输电阻310连接到输入端38。传输晶体管312的源极端连接到输出端39。

PMOS晶体管304、306的交叉耦合提供了一个正回路，它在高压启动线330上恢复了全输入电压电平。由于在端35上的低电压V_DD比在端38处的外部高压V_PP小得多，由与非门320及反相器316加在晶体管318及314的栅极上的内电压驱动有可能不足以与晶体管304、306的栅极上的外高压驱动相对抗。为此，开关电阻308将使在与晶体管304、306的源极相连的节点上的电压降低，因为在开关期间有总电流流过晶体管318及304以及在306及314之间。

在节点N_TOP 318上的电压被连接着二极管的晶体管302限制在恰好低于供给的低电压V_DD。这一情况的结果是开关时间与节点N_TOP电压完全消失所经历的时间相比大为缩短。开关电阻308应该足够大以允许节点N_TOP 381的电压降低到低电压V_DD的电平，以便使晶体管318或314可以开关/切换(toggle)通过PMOS晶体管304，306的电流。在开关转换以后，流过开关电阻308的电流为零，因此HVEN 330上的电压达到全外高压V_PP(和在输入端38上一样)或者一直到地电位。这样，该传输晶体管M_PASS 312就完全导通或完全截止。该传输电阻R_PASS 310必须与内部电荷泵的输出阻抗的数量级相匹配。

现请参阅图1。滞后电压比较器60基于编程电压V上的脉动工作以接通或断开电荷泵20。该电荷泵的功能与其说是电压发生器还不如说更像电流发生器。为此，如果外电源电压V_PP开关30的串联阻抗太低，调节反馈回路由于在槽路电容C_TANK44上的V_PP使外电源电压具有太多的脉动而不能很好地工作。该电荷泵输出阻抗可用式(10)表示，此式(10)是从上面的式(4)导出的：

使用从式(9)的数字值，可得出：

外电源V_PP的目的是增加内部电荷泵的电流能力。假定此内部电荷泵能在一次提供2位，则为了能够使8位同时编程，外电源电压V_PP必须提供余下6位，因此，

$R_{\mathrm{PASS}}=\frac{2}{8-2}\·10\mathrm{k\Ω}=3.3\mathrm{k\Ω}$

为了使外电源电压V_PP负荷线与内部电荷泵负荷线相匹配，外电源电压V_PP必须近似地等于编程电压V_MO。这些计算假定传输晶体管M_PASS 312具有包括在传输电阻R_PASS310的电阻中的串联电阻。

本发明的双模式高压电源结构能够在测试具有一慢串行存取的低压快擦写存储器时用外部电源高电压加内部电荷泵进行平行快速编程。此双模式电源还可以允许人们以较慢、低电流、串行编程方式进行编程，从而可以把内部电流泵在硅片上只占用非常小的面积。

Claims (11)

1.一种双模式高压电源电路，能用于在测试低电压非易失性存储器时为编程提供较高的编程速度，该电路包括：

一电荷泵，该泵在一输入端接受外电源低电压(V_DD)并在一输出端产生一编程高电压V_M，该电荷泵具有一时钟输入端以接受一定时信号；

一外部高电压开关，此开关具有一第一输入端第二输入端、一输出端、以及多个启动输入，所述外高压开关在其第一输入端接受一外电源高电压(V_PP)，在第二输入端接受一外电源低电压(V_DD)并在输出端产生一编程高电压(V_M)，所述输出端在一共同的节点连接于电荷泵的输出端，该外电压开关由一加到诸启动输入端的第一个输入端上的一快速编程启动信号所启动及释放；

多个非易失性存储器块，每一存储器块连接到具有一连接到共同编程节点的编程输入端以接受编程电压，并且每一存储器块开关具有一用以接受一信号以启动或释放存储器块开关的控制输入端，每一非易失性存储器块当其各自的存储器块开关被启动时，用编程电压进行编程；

一编程控制电路，它具有一用于接受快速编程启动信号的输入端及多个连接于存储器开关的控制输入端的输出端；以及

用于为电荷泵产生定时信号的装置，

从而，该双模式高压电源电路当外部高压开关被释放时运行于第一编程模式，而当外高压开关被启动时运行于第二编程模式。

2.如权利要求1所述的双模式高压电源电路，其特征在于，产生定时信号的装置包括：

一提供时钟信号的振荡电路；

一除法器及滞后比较器电路，用于提供对编程电压的调节，该除法器及滞后比较器电路在一信号输入端接受编程电压，并在一基准输入端接受一基准电压，并在一输出端产生一模拟启动信号；

一触发器电路，该电路在一时钟端接受一时钟信号，在一数据端接受一模拟启动信号并在一输出端产生一定时启动信号；

一逻辑门，该逻辑门在一第一输入端接受时钟信号并在一第二输入端接受一定时启动信号，并在一输出端产生一定时间信号。

3.如权利要求2所述的双模式高压电源电路，其特征在于，该定时启动信号提供到外高压开关的诸启动输入端的第二个启动输入端上。

4.如权利要求2所述的双模式高压电源电路，其特征在于，该编程的高电压具有一值，此值由一滞后比较器电路加以调节以在两种运行模式中产生相同的最大负荷线。

5.如权利要求4所述的双模式高应电源电路，其特征在于，该电荷泵具有一工作时钟频率和一输出阻抗，所述工作时钟频率及输出阻抗均为恒定值。

6.如权利要求5所述的双模式高压电源电路，其特征在于，输出阻抗及编程电压由该外电源高压通过内部传输电阻及外部电压开关所匹配。

7.如权利要求1所述的双模式高压电源电路，其特征在于，对诸非易失性存储器块进行编程的编程高压是当外电压开关被释放时由电荷泵产生的。

8.如权利要求7所述的双模式高压电源电路，其特征在于，诸非易失性存储器块中的两个存储器块是在同时被编程的。

9.如权利要求1所述的双模式高压电源电路，其特征在于，对诸非易失性存储器块进行编程的高电压当外电压开关被启动时，是由外电源高压及内电荷泵两者产生的。

10.如权利要求9所述的双模式高压电源电路，其特征在于，至少八个非易失性存储器块同时被编程。

11.如权利要求1所述的双模式高压电源电路，其特征在于，外部电压开关包括：

一个二极管，该二极管连接到第二输入端；

一开关电阻，它连接到第一输入端；

一对PMOS晶体管，它的以交叉耦合方式连接在该二极管及开关电阻之间，一高压启动线在该对PMOS晶体管之一的漏极端产生一高压启动线；

一第一逻辑门，它接受多个启动输入，并在一输出端上产生一第一门输出；

一第一NMOS晶体管，该NMOS晶体管具有一与高压启动线相连接的漏极端，一与一地电位相连接的源极端，并在一栅极端上接受第一门输出；

一第二逻辑门，它在输入端接受第一门输出，并在输出端产生一第二门输出；

一第二NMOS晶体管，它具有一连接于该对PMOS晶体管的另一个晶体管的漏极端的漏极端、一连接于地电位的源极端，并在栅极端上接受第二门输出；

一传输晶体管，它具有一连接于高压启动线的一栅极端；

一连接于第二输入端的漏极端，以及

一传输电阻，它串联在传输晶体管的漏极和第二输入端之间。

Images