CN110580930B - 具有拟接地电位的内存电路 - Google Patents

具有拟接地电位的内存电路 Download PDF

Info

Publication number
CN110580930B
CN110580930B CN201810596916.6A CN201810596916A CN110580930B CN 110580930 B CN110580930 B CN 110580930B CN 201810596916 A CN201810596916 A CN 201810596916A CN 110580930 B CN110580930 B CN 110580930B
Authority
CN
China
Prior art keywords
circuit
voltage
potential
memory
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810596916.6A
Other languages
English (en)
Other versions
CN110580930A (zh
Inventor
陈曜洲
陈印章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richtek Technology Corp
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to CN201810596916.6A priority Critical patent/CN110580930B/zh
Priority to US16/285,140 priority patent/US10629270B2/en
Publication of CN110580930A publication Critical patent/CN110580930A/zh
Application granted granted Critical
Publication of CN110580930B publication Critical patent/CN110580930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/04—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using capacitive elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种具有拟接地电位的内存电路，包含：记忆单元、内存控制电路以及拟接地电压产生电路。内存控制电路包括：位准偏移电路，耦接于可变供应电压，根据第一地址信号而产生驱动信号；以及驱动电路，与拟接地电压产生电路耦接于拟接地节点，以可变供应电压为电源，且根据驱动信号而产生存取信息，用以对记忆单元进行数据存取；其中于高电压操作下，可变供应电压提供第一供应电位，使得存取信息的高位准对应于第一供应电位，且拟接地电压产生电路于拟接地节点提供拟接地电位，其中第一供应电位与拟接地电位的电位差小于驱动电路的耐压。

Description

具有拟接地电位的内存电路
技术领域
本发明涉及一种内存电路，特别是指一种具有拟接地电位的内存电路。
背景技术
图1显示一种现有技术的内存电路(内存电路1)，内存电路1用以进行一高电压操作或一低电压操作以存取一数据，其中于高电压操作时，可变供应电压Vpp提供高电位，例如但不限于10V，而驱动电路22以可变供应电压Vpp为电源(此时为10V)而产生存取信息(例如但不限于图中所示的字线WL)，其中高电压操作例如可对应于对记忆单元10进行编程(也就是写入数据)。另一方面，于低电压操作时，可变供应电压Vpp提供较低电位，例如但不限于5V，而驱动电路22以可变供应电压Vpp为电源(此时为5V)而产生存取信息WL，其中低电压操作例如可对应于对记忆单元10进行数据读取。
图1中所示的现有技术，其缺点在于，如以低压元件设计驱动电路22，可变供应电压Vpp的高电位将受限于驱动电路22中低压元件的耐压，会造成较长的编程时间，或是较差的数据写入可靠性。反之，若欲提高可变供应电压Vpp的高电位以缩短编程时间或提高可靠性，则需以高压元件设计驱动电路22，如此一来又会提高成本。
本发明相较于图1的现有技术，其优点在于，可使用低压元件设计驱动电路，却又可提高可变供应电压Vpp的高电位，可有效缩短编程时间，提高数据写入可靠性，且不会提高成本。
发明内容
本发明的目的在于，克服现有技术的不足与缺陷，提出一种具有拟接地电位的内存电路，其可使用低压元件设计驱动电路，却又可提高可变供应电压Vpp的高电位，可有效缩短编程时间，提高数据写入可靠性，且不会提高成本。
为了实现上述发明目的，就其中一个观点言，本发明提供了一种内存电路，用以进行一高电压操作或一低电压操作以存取一数据，该内存电路包含：一记忆单元，用以储存该数据；一内存控制电路，用以控制该记忆单元；以及一拟接地电压产生电路，与该内存控制电路耦接于一拟接地节点；其中该内存控制电路包括：一位准偏移电路，耦接于一可变供应电压，根据一第一地址信号而产生一驱动信号；以及一驱动电路，耦接于该位准偏移电路、该拟接地节点以及该记忆单元，该驱动电路以该可变供应电压为电源，且根据该驱动信号而产生一存取信息，用以对该记忆单元进行该高电压操作或该低电压操作；其中于该高电压操作下，该可变供应电压提供一第一供应电位，使得该存取信息的一高位准对应于该第一供应电位，且该拟接地电压产生电路于该拟接地节点提供一拟接地电位，其中该第一供应电位与该拟接地电位的电位差小于该驱动电路的一耐压；其中于该低电压操作下，该可变供应电压提供一第二供应电位，使得该存取信息的该高位准对应于该第二供应电位，该拟接地电压产生电路将该拟接地节点电连接至一共同接地电位。
在一较佳实施例中，该记忆单元根据该第一供应电位与该共同接地电位的电压差而进行该高电压操作。
在一较佳实施例中，其中该第一供应电位与该共同接地电位的电压差大于该耐压。
在一较佳实施例中，该第二供应电位与该共同接地电位的电位差小于该耐压。
在一较佳实施例中，该内存电路还包含一编程开关，用以于该高电压操作时提供该记忆单元一编程接地电位，以进行该高电压操作。
在一较佳实施例中，该内存电路以该高电压操作而对该记忆单元写入该数据。
在一较佳实施例中，该驱动电路包括一上拉开关，用以根据该驱动信号而导通该可变供应电压以提供该存取信息的该高位准。
在一较佳实施例中，该驱动电路包括一下拉开关，用以根据该驱动信号而导通该拟接地节点以提供该存取信息的一低位准。
在一较佳实施例中，该偏移电路还耦接于拟接地节点，且还根据该拟接地节点的电位而产生该驱动信号。
在一较佳实施例中，该拟接地电压产生电路包括：一参考电压电路，用以于该高电压操作时提供该拟接地电位；以及一接地开关，用以于该低电压操作时，导通该共同接地电位至该拟接地节点，且于该高电压操作时关断。
在一较佳实施例中，该参考电压电路包括一放大电路，用以根据一参考信号以及一拟接地相关信号的差值而调节该拟接地电位，其中该拟接地相关信号相关于该拟接地电位。
在一较佳实施例中，该参考电压电路包括至少一二极管以及一电流源以提供该拟接地电位，其中该电流源提供该至少一二极管的直流操作电流，其中该拟接地电位由该至少一二极管的一顺向电压及/或该至少一二极管的一反向崩溃电压而决定。
在一较佳实施例中，该记忆单元包括一非易失性储存元件。
在一较佳实施例中，该非易失性储存元件为一浮动栅极快闪储存元件或一一次性可编程储存元件。
底下通过具体实施例详加说明，应当更容易了解本发明的目的、技术内容、特点及其所实现的功效。
附图说明
图1显示一种现有技术内存电路的方块图；
图2A显示本发明的具有拟数接地电位的内存电路的一实施例方块图；
图2B显示本发明的具有拟接地电位的内存电路的一具体实施例示意图；
图3显示对应于本发明的具有拟接地电位的内存电路的波形示意图；
图4显示本发明的具有拟接地电位的内存电路中，拟接地电压产生电路的一具体实施例示意图；
图5A-5B显示本发明的具有拟接地电位的内存电路中，拟接地电压产生电路的另外两种具体实施例示意图。
具体实施方式
本发明中的附图均属示意，主要意在表示各电路间的耦接关系，以及各信号波形之间的关系，至于电路、信号波形与频率则并未依照比例绘制。
请参阅图2A，图中所示为本发明的内存电路的一种实施例(内存电路2A)，内存电路2A包含记忆单元10、内存控制电路20以及拟接地电压产生电路30，内存电路2A用以进行高电压操作或低电压操作，以对记忆单元10存取数据。内存控制电路20耦接于记忆单元10。拟接地电压产生电路30则与内存控制电路20耦接于拟接地节点PGND。
请继续参阅图2A，内存控制电路20包括位准偏移电路21以及驱动电路22。位准偏移电路21耦接于可变供应电压Vpp，且根据第一地址信号Y_add而产生驱动信号(例如但不限于如图所示的DRV)。在一实施例中，位准偏移电路21同时耦接于操作电压VCC，用以将对应于操作电压VCC的位准的第一地址信号Y_add转换为对应于可变供应电压Vpp的位准的驱动信号DRV。驱动电路22耦接于位准偏移电路21、拟接地节点PGND以及记忆单元10，驱动电路22以可变供应电压Vpp为电源，且根据驱动信号DRV而产生存取信息WL，用以对记忆单元10进行高电压操作或低电压操作。在一实施例中，所述的高电压操作例如可对应于对记忆单元10进行编程(也就是写入数据)，而低电压操作例如可对应于对记忆单元10进行数据读取。在一实施例中，位准偏移电路21还耦接于拟接地节点PGND，且还根据拟接地节点PGND的电位而产生驱动信号DRV。
请同时参阅图3，图3所示为本发明的内存电路的操作波形示意图。其中于高电压操作下(例如对应于编程信号PGM为高位准时)，可变供应电压Vpp提供第一供应电位VHV(例如但不限于17V)，使得存取信息WL的高位准对应于第一供应电位VHV，也就是，例如可以高达17V的电压(相对于共同接地电位GND而言)对记忆单元10进行编程，且拟接地电压产生电路30于拟接地节点PGND提供拟接地电位VPG(例如但不限于9V)，其中第一供应电位VHV与拟接地电位VPG的电位差(即17V-9V＝8V)小于驱动电路22的耐压VWS(例如但不限于为10V)，本实施例中，于高电压操作下，由于驱动电路22的实际操作电压为可变供应电压Vpp(此时为VHV，例如17V)与拟接地电位VPG(如9V)的电压差(也就是8V)，因此，根据本发明，可以较低耐压(如10V)的元件进行驱动电路22的设计，可降低成本。
另一方面，于低电压操作下(例如对应于编程信号PGM为低位准时)，可变供应电压Vpp提供第二供应电位VLV(例如但不限于为5V)，使得存取信息WL的高位准对应于第二供应电位VLV，而于低电压操作下，拟接地电压产生电路30将拟接地节点PGND电连接至共同接地电位GND(即0V)。本实施例中，于低电压操作下，驱动电路22的实际操作电压为可变供应电压Vpp(此时为VLV，例如5V)与共同接地电位GND的电压差(也就是5V)，用以进行例如读取数据等操作，以节省电力消耗。
请继续参阅图2A，在一实施例中，内存电路2还包含感测放大器40，用以根据第二地址信号X_add而于进行低电压操作时，感测记忆单元10所储存的位状态，以读取数据。
请参阅图2B，图中所示为本发明的内存电路、其记忆单元10、内存控制电路20以及拟接地电压产生电路30的具体实施例示意图，在一实施例中，记忆单元10包括非易失性储存元件，例如但不限于浮动栅极快闪储存元件或一次性可编程储存元件。而在一实施例中，记忆单元10可为电容式的一次性可编程储存元件，举例而言，以电容式的一次性可编程储存元件作为记忆单元10的情况下，记忆单元10的等效电路可如图2B的电容CM，在一实施例中，在对记忆单元10进行数据编程时(也就是对应于前述的高电压操作时)，可以例如高达17V的存取信息WL将电容CM的介电层击穿，以改变其电容值或电阻值，而将数据写入，另一方面，欲读取数据时(例如对应于前述的低电压操作时)，则可例如通过感测放大器40感测击穿或未击穿的电容值或电阻值以判别记忆单元中数据的位准。而在包括快闪储存元件的实施例中，则可通过高电压(如17V)的存取信息WL将电荷存入浮动栅极中，以写入数据位。由于本发明的内存电路可于高电压操作时通过一拟接地节点PGND而降低驱动电路22所承受的电压，因此可提高可变供应电压Vpp的高电位，因而可以较高电位的存取信息WL进行编程，如此可于较短的编程时间内即完成例如击穿上述的电容式可编程储存元件，且可确保击穿的程度，以提高数据写入可靠性，且由于无需使用高压元件设计驱动电路22，因此可降低成本。
请继续参阅图2B，在一实施例中，内存电路2还包含一编程开关SGG，用以提供记忆单元10第一供应电位VHV与一编程接地电位PGG的电压差，以进行高电压操作，在一实施例中，编程开关SGG可耦接于位线与编程接地电位PGG之间，且根据编程信号PGM而决定是否导通，在一实施例中，编程接地电位PGG可直接电连接于共同接地电位GND。就一观点而言，记忆单元10根据第一供应电位VHV与共同接地电位GND的电压差而进行高电压操作，换言之，在进行数据编程时(也就是对应于前述的高电压操作)，可以第一供应电位VHV与共同接地电位GND的电压差对记忆单元10进行例如前述击穿的操作而进行编程。在其他实施例中，编程接地电位PGG还可以是负电压，可进一步提高对记忆单元10编程时的电压。此外，如图所示，开关SX则是用以根据第二地址信号X_add而导通，且与前述第一地址信号共同译码，以对特定地址的记忆单元进行前述的写入或读取。
值得注意的是，在一实施例中，可变供应电压Vpp的第一供应电位VHV(如17V)与共同接地电位GND的电压差(也就是17V)大于耐压VWS(如前述的10V)，换言之，根据本发明，第一供应电位VHV可不受限于例如前述的驱动电路22的元件耐压，而以超过耐压VWS的可变供应电压Vpp进行如前述的高电压操作。而在一实施例中，可变供应电压Vpp的第二供应电位VLV(如5V)与共同接地电位GND的电位差(也就是5V)小于耐压VWS(如前述的10V)。
请继续参阅图2B，在一实施例中，位准偏移电路21还耦接于拟接地节点PGND，且还根据拟接地节点PGND的电位而产生驱动信号DRV，本实施例中，驱动信号DRV包括驱动信号DH与DL，其与驱动电路22的操作细节容后详述。
请继续参阅图2B，图中所示为本发明的驱动电路的一种实施例(驱动电路22)，在一实施例中，驱动电路22包括上拉开关SH(例如但不限于PMOS晶体管)，用以根据驱动信号DH而导通可变供应电压Vpp以提供存取信息WL的高位准。在一实施例中，驱动电路22包括下拉开关SL(例如但不限于NMOS晶体管)，用以根据驱动信号DL而导通拟接地节点PGND以提供存取信息WL的低位准。值得注意的是，存取信息WL的低位准在高电压操作时为拟接地电位VPG，而存取信息WL的低位准在高电压操作时则为共同接地电位GND。
请继续参阅图2B，在一实施例中，拟接地电压产生电路30包括参考电压电路31以及接地开关SG，于高电压操作时，参考电压电路31用以提供前述的拟接地电位VPG，且接地开关SG此时为关断。此外，于低电压操作时，接地开关SG导通共同接地电位GND至拟接地节点PGND，例如但不限于以编程信号PGMn控制接地开关SG，其中编程信号PGMn例如为PGM的反相信号。在一实施例中，参考电压电路31受控于编程信号PGM而决定是否产生拟接地电位VPG。
请参阅图4，图中所示为本发明的参考电压电路的一种实施例(参考电压电路31)，参考电压电路31包括放大电路32，用以根据参考信号VREF以及拟接地相关信号PGR的差值而调节拟接地电位VPG，其中于高电压操作中，拟接地相关信号PGR相关于拟接地电位VPG，如图4所示，在一实施例中，拟接地相关信号PGR例如可为拟接地电位VPG的分压；而在另一实施例中，拟接地相关信号PGR可直接电连接于拟接地电位VPG。
请参阅图5A，图中所示为本发明的参考电压电路的另一种实施例(参考电压电路31’)，参考电压电路31’包括至少一二极管以及电流源IS，其中所述的至少一二极管例如但不限于如图所示的多个串联耦接的二极管D1～Dn，n为自然数，而电流源IS则用以提供前述二极管的直流操作电流，其中于高电压操作中，拟接地电位VPG由该至少一二极管的顺向电压及/或该至少一二极管的反向崩溃电压而决定，举例而言，如图5A所示，参考电压电路31’通过二极管D1～Dn的顺向电压而决定拟接地电位VPG，在其他实施中，可包括例如但不限于齐纳二极管(如图5B所示参考电压电路31”中的DZ)，而通过齐纳二极管DZ的反向崩溃电压决定拟接地电位VPG。
以上已针对较佳实施例来说明本发明，但以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。所说明的各个实施例，并不限于单独应用，也可以组合应用，举例而言，两个或以上的实施例可以组合运用，而一实施例中的部分组成也可用以取代另一实施例中对应的组成部件。此外，在本发明的相同精神下，本领域技术人员可以想到各种等效变化以及各种组合，举例而言，前述的记忆单元可为多个，在此情况下，内存电路可包含对应数量的内存控制电路。又例如，本发明所称“根据某信号进行处理或运算或产生某输出结果”，不限于根据该信号的本身，也包含于必要时，将该信号进行电压电流转换、电流电压转换、及/或比例转换等，之后根据转换后的信号进行处理或运算产生某输出结果。由此可知，在本发明的相同精神下，本领域技术人员可以想到各种等效变化以及各种组合，其组合方式甚多，在此不一一列举说明。因此，本发明的范围应涵盖上述及其他所有等效变化。

Claims (14)

1.一种内存电路，用以进行一高电压操作或一低电压操作以存取一数据，该内存电路包含：
一记忆单元，用以储存该数据；
一内存控制电路，用以控制该记忆单元；以及
一拟接地电压产生电路，与该内存控制电路耦接于一拟接地节点；
其中该内存控制电路包括：
一位准偏移电路，耦接于一可变供应电压，根据一第一地址信号而产生一驱动信号；以及
一驱动电路，耦接于该位准偏移电路、该拟接地节点以及该记忆单元，该驱动电路以该可变供应电压为电源，且根据该驱动信号而产生一存取信息，用以对该记忆单元进行该高电压操作或该低电压操作；
其中于该高电压操作下，该可变供应电压提供一第一供应电位，使得该存取信息的一高位准对应于该第一供应电位，且该拟接地电压产生电路于该拟接地节点提供一拟接地电位，其中该第一供应电位与该拟接地电位的电位差小于该驱动电路的一耐压；
其中于该低电压操作下，该可变供应电压提供一第二供应电位，使得该存取信息的该高位准对应于该第二供应电位，该拟接地电压产生电路将该拟接地节点电连接至一共同接地电位。
2.如权利要求1所述的内存电路，其中该记忆单元根据该第一供应电位与该共同接地电位的电压差而进行该高电压操作。
3.如权利要求1所述的内存电路，其中该第一供应电位与该共同接地电位的电压差大于该耐压。
4.如权利要求1所述的内存电路，其中该第二供应电位与该共同接地电位的电位差小于该耐压。
5.如权利要求1所述的内存电路，还包含一编程开关，用以于该高电压操作时提供该记忆单元一编程接地电位，以进行该高电压操作。
6.如权利要求1所述的内存电路，该内存电路以该高电压操作而对该记忆单元写入该数据。
7.如权利要求1所述的内存电路，其中该驱动电路包括一上拉开关，用以根据该驱动信号而导通该可变供应电压以提供该存取信息的该高位准。
8.如权利要求1所述的内存电路，其中该驱动电路包括一下拉开关，用以根据该驱动信号而导通该拟接地节点以提供该存取信息的一低位准。
9.如权利要求1所述的内存电路，其中该位准偏移电路还耦接于拟接地节点，且还根据该拟接地节点的电位而产生该驱动信号。
10.如权利要求1所述的内存电路，其中该拟接地电压产生电路包括：
一参考电压电路，用以于该高电压操作时提供该拟接地电位；以及
一接地开关，用以于该低电压操作时，导通该共同接地电位至该拟接地节点，且于该高电压操作时关断。
11.如权利要求10所述的内存电路，其中该参考电压电路包括一放大电路，用以根据一参考信号以及一拟接地相关信号的差值而调节该拟接地电位，其中该拟接地相关信号相关于该拟接地电位。
12.如权利要求10所述的内存电路，其中该参考电压电路包括至少一二极管以及一电流源以提供该拟接地电位，其中该电流源提供该至少一二极管的直流操作电流，其中该拟接地电位由该至少一二极管的一顺向电压及/或该至少一二极管的一反向崩溃电压而决定。
13.如权利要求1所述的内存电路，其中该记忆单元包括一非易失性储存元件。
14.如权利要求13所述的内存电路，其中该非易失性储存元件为一浮动栅极快闪储存元件或一一次性可编程储存元件。
CN201810596916.6A 2018-06-11 2018-06-11 具有拟接地电位的内存电路 Active CN110580930B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810596916.6A CN110580930B (zh) 2018-06-11 2018-06-11 具有拟接地电位的内存电路
US16/285,140 US10629270B2 (en) 2018-06-11 2019-02-25 Memory circuit having pseudo ground

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810596916.6A CN110580930B (zh) 2018-06-11 2018-06-11 具有拟接地电位的内存电路

Publications (2)

Publication Number Publication Date
CN110580930A CN110580930A (zh) 2019-12-17
CN110580930B true CN110580930B (zh) 2021-05-28

Family

ID=68764250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810596916.6A Active CN110580930B (zh) 2018-06-11 2018-06-11 具有拟接地电位的内存电路

Country Status (2)

Country Link
US (1) US10629270B2 (zh)
CN (1) CN110580930B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102915A (ja) * 1999-09-29 2001-04-13 Sony Corp レベルシフト回路及びそれを用いた信号線駆動回路
US6438041B1 (en) * 2000-02-24 2002-08-20 Advanced Micro Devices, Inc. Negative voltage regulation
CN1591691A (zh) * 2003-08-26 2005-03-09 三星电子株式会社 编程操作时控制位线电压电平的闪存编程控制电路和方法
CN1613119A (zh) * 2001-11-06 2005-05-04 爱特梅尔股份有限公司 用于在测试低压非易失性存储器时提高编程速度的双模式高压电源
CN101051527A (zh) * 2005-11-25 2007-10-10 意法半导体股份有限公司 用低电压晶体管实现的电子设备
CN101185139A (zh) * 2005-01-25 2008-05-21 桑迪士克股份有限公司 具有旁路模式的电压调节器
CN102394106A (zh) * 2011-10-27 2012-03-28 上海新储集成电路有限公司 基于相变存储单元的可编程双电平转换器及其实现方法
US9595966B2 (en) * 2015-03-04 2017-03-14 Magnachip Semiconductor, Ltd. Level shifter and non-volatile memory device using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714308B1 (ko) * 2005-08-10 2007-05-02 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 클럭신호발생기

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102915A (ja) * 1999-09-29 2001-04-13 Sony Corp レベルシフト回路及びそれを用いた信号線駆動回路
US6438041B1 (en) * 2000-02-24 2002-08-20 Advanced Micro Devices, Inc. Negative voltage regulation
CN1613119A (zh) * 2001-11-06 2005-05-04 爱特梅尔股份有限公司 用于在测试低压非易失性存储器时提高编程速度的双模式高压电源
CN1591691A (zh) * 2003-08-26 2005-03-09 三星电子株式会社 编程操作时控制位线电压电平的闪存编程控制电路和方法
CN101185139A (zh) * 2005-01-25 2008-05-21 桑迪士克股份有限公司 具有旁路模式的电压调节器
CN101051527A (zh) * 2005-11-25 2007-10-10 意法半导体股份有限公司 用低电压晶体管实现的电子设备
CN102394106A (zh) * 2011-10-27 2012-03-28 上海新储集成电路有限公司 基于相变存储单元的可编程双电平转换器及其实现方法
US9595966B2 (en) * 2015-03-04 2017-03-14 Magnachip Semiconductor, Ltd. Level shifter and non-volatile memory device using the same

Also Published As

Publication number Publication date
US10629270B2 (en) 2020-04-21
US20190378577A1 (en) 2019-12-12
CN110580930A (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
CN101617371B (zh) 具有多个外部电源的非易失性半导体存储器
US20210012843A1 (en) Voltage generation circuit which is capable of executing high-speed boost operation
CN101154464B (zh) 包括高电压产生电路的半导体器件及产生高电压的方法
US10403374B2 (en) Reduction of output voltage ripple in booster circuit
US8144525B2 (en) Memory cell sensing using negative voltage
US9633701B2 (en) Resistor switching circuit, storage circuit, and consumable chip
CN103903647A (zh) 具有多个外部电源的非易失性半导体存储器
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
WO2002013199A1 (fr) Memoire a semiconducteurs non volatile et procede de lecture des donnees
CN111009267A (zh) 包括电荷泵电路的存储器装置
US20120201081A1 (en) Semiconductor storage device
US6198685B1 (en) Word-line driving circuit and semiconductor memory device
US8503247B2 (en) Semiconductor storage apparatus, and method and system for boosting word lines
JP4916084B2 (ja) フラッシュメモリにおけるワード線デコーディングアーキテクチャ
CN110580930B (zh) 具有拟接地电位的内存电路
CN104616691A (zh) 字线电压产生电路以及存储器
US8520465B2 (en) Semiconductor device
JPH06282992A (ja) 不揮発性半導体記憶装置
US20230088312A1 (en) Voltage control in semiconductor memory device
US20130286755A1 (en) Decoder circuit of semiconductor storage device
JP4284614B2 (ja) 強誘電体メモリ装置
CN114783488A (zh) 页缓冲器、编程方法、存储器装置及系统
US8593874B2 (en) Voltage generation circuit which is capable of reducing circuit area
CN100483551C (zh) 半导体存储装置
CN106297885B (zh) 脉冲发生器、存储系统、存储器件及其内部电源控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant