CN1591691A - 编程操作时控制位线电压电平的闪存编程控制电路和方法 - Google Patents

Abstract

提供一种用于闪存设备的编程控制电路和利用该电路对闪存设备编程操作期间控制位线电压电平的控制方法，闪存设备包括以矩阵形式排列的多个存储器单元，其中每个存储器单元连接到字线、位线和电源线并提供编程电流给位线。编程控制电路包括电压电平读出控制部分、开关控制部分、电流宿和开关电路。电压电平读出控制部分响应第一编程控制信号被使能或禁止，并将与正被编程的存储器单元相连的位线的电压与基准电压比较并输出与比较结果对应的电压控制信号。开关控制部分响应电压控制信号和第二编程控制信号而输出开关偏置信号。电流宿响应基准偏置信号将预定电流提供给接地电压。在位线和电流宿之间连接的开关电路响应开关偏置信号被导通或截止。

Description

编程操作时控制位线电压电平的 闪存编程控制电路和方法

本申请要求于2003年8月26日在韩国知识产权局申请的韩国专利申请No.2003-59102的优先权。在此结合其整体披露作为参考。

技术领域

本发明涉及一种闪存设备，具体地说，涉及一种用于闪存设备的编程控制电路和使用这种编程控制电路执行的编程控制方法。

技术背景

通常，闪存设备执行读出操作、编程操作和擦除操作。闪存设备的编程操作是通过热电子注入(hot electron injection)执行的。闪存设备的擦除操作是通过在存储器单元的源极和该存储器单元的浮动栅之间发生的Fowler-Nordheim(FN)隧道效应执行的。

伴随施加到存储器单元偏压上幅值变化的结果，闪存设备执行这三种操作。具体地说，在传统的分割栅型闪存的编程操作期间，编程电流在正被编程的该存储器的源极和漏极之间流动。这是由于所述编程操作是通过将由该存储器单元的源极所生成的热载流子注入到该存储器单元的浮动栅来执行的。美国专利No.6014331披露了一种用于对传统的分割栅型闪存单元编程的范例性电路，借此，其整体也被引入作为参考。

传统的分割栅型闪存包括以行和列阵列结构排列的多个存储器单元，如提供了传统分割栅型闪存单元阵列一小部分的图1所示。如图1所示，存储器单元C00-C02共享字线WL0，存储器单元C10-C12共享字线WL1，和所有6个存储器单元C00-C02和C10-C12共享公共电源线SL0。此外，存储器单元C00和C10共享位线BL0，存储器单元C01和C11共享位线BL1，以及存储器单元C01和C12共享位线BL2。

图2是传统分割栅型闪存单元的剖面图。如图2所示，分割栅型存储单元10包括基底11、源极12、漏极13、浮动栅14和控制栅15。通过经过沟道17和绝缘层16向浮动栅14注入从源极14产生的热载流子执行分割栅型闪存单元10的编程操作。

下面将参考图3描述现有技术的闪存设备的编程控制电路。在图3的存储器单元C10中，栅极被连接到字线WL1，漏极被连接到位线BL0，和源极被连接到电源线SL0。存储器单元C10也和存储器单元C00共享电源线SL0和位线BL0。

编程控制电路20被连接到位线BL0，该位线BL0接下来被连接到将被编程的存储器单元C10的漏极。编程控制电路20包括第一开关控制部分21、第一开关电路N1、反相器22、第二开关控制部分23、第二开关电路24和电流宿N3。当存储器单元C10被编程时，第一开关电路N1和第二开关电路24被导通，不同的偏压被施加到字线WL1、位线BL0和电源线SL0上。例如，在存储器单元C10的编程操作期间，4V的高偏压可以施加到字线WL1上，0.8V的偏压可以施加到位线BL0上，和4.5V的偏压可以施加到电源线SL0上。同时，0V的电压可以施加到被连接到现在没有被编程的存储器单元C00的栅极上的字线WL0上。另外，虽然在图3中没有指出，例如5V偏压的高偏压可以施加到位线BL1和BL2上。

当存储器单元C10被编程时，4V的偏压被施加到字线WL1上和存储器单元C10被导通，从而允许编程电流Ip在存储器单元C10的源极和漏极之间流动。当进行编程操作时，存储器单元C10的栅极的阈值电压将趋向增加。结果是，仅使用施加到存储器单元C10的栅极上的偏压(图2的VG)使编程电流Ip在存储器单元C10的源极(图2的12)和漏极(图2的13)之间流动的能力趋向降低或被抑制。

更具体地说，完成编程操作所需的时间量将随被编程的存储器单元的特征而改变。结果是，规定持续时间的编程操作可能导致某些存储器单元的重复编程。作为重复编程的结果，即使是在完成擦除操作之后，在编程操作期间注入的某些电子也可能趋向被保存在存储器单元的浮动栅(图2的14)中。

这种现象受对存储器单元执行的编程操作的数量和该特定存储器单元的特性的极大影响。换言之，当编程操作的时间超过对特定存储器单元完全编程所需的时间时，该存储器单元将趋向于被重复编程。相反，当擦除操作的持续时间不足以消除必需数量的电子时，在编程操作期间注入到该存储器单元的浮动栅中的某些电子可能趋向于被保留在该存储器单元的浮动栅中。

例如，假设某些电子没有被释放掉，而是被保留在该存储器单元C10的浮动栅中，那么，当再次编程存储器单元C10时，附加的电子将被再次注入到存储器单元C10的浮动栅中。结果是，存储器单元C10将趋向于在其浮动栅中包含多于所需数量的电子。

此外，在编程操作期间，希望以如下的方式将电子注入到存储器单元C10的浮动栅中，即编程电流Ip的流动通常被保持为长达该操作的持续时间。但是，当在存储器单元C10的浮动栅中存在太多的电子时，编程电流Ip将趋向于减少或中断。结果是，需要的编程电流Ip不再被提供给位线BL0。作为该中断的结果，第一开关电路N1和第二开关电路24将被导通，位线BL0的电压电平将经过电流宿N3的操作变成0V。

结果是，在与正被编程的存储器单元C10共享位线BL0和电源线SL0的存储器单元C00中可能发生击穿。如这里所使用的，击穿是指即使是存储器单元C00处于截止状态，电流也开始在存储器单元C00的源极和漏极之间流动。由于现在没有被编程的存储器单元C00与存储器单元C10共享电源线SL0和位线BL0，所以，发生了击穿。

当连接到存储器单元C00的漏极的位线BL0的电压电平变成0V时，相对高的偏压(例如.4.5V)被施加到电源线SL0上。结果是，虽然存储器单元C00没有被导通，但由于在该源极和漏极之间产生的大压差，所以在存储器单元C00的源极和漏极之间有电流流动。这种击穿将使存储器单元的性能退化并缩短存储器单元的使用寿命。

另外，当位线BL0的电压电平变成0V时，存在很高的概率使存储器单元C10被重复编程。这是由于即使当编程电流Ip不再被提供给位线BL0时，来自存储器单元C10的源极的电子还是被持续不断地注入到存储器单元C10的浮动栅。因此，在编程操作过程中，必须将位线的可变电压控制在预定的范围内。

发明内容

本发明提供一种用于闪存设备并用于控制在编程操作期间变化的位线电压电平的编程控制电路和在该编程控制电路中执行的编程控制方法。

本发明的一个范例性实施例提供一种用于闪存设备的编程控制电路，该闪存设备利用以矩阵形式排列的多个存储器单元，其中每个存储器单元被连接到字线、位线和电源线上，并且编程电流被施加到所述位线上。该范例性的编程控制电路包括一电平读出控制部分、一开关控制部分、一电流宿和一开关电路。所述电平读出控制部分响应第一编程控制信号被使能或禁止，将连接到将被编程的存储器单元上的位线的电压(此后称之为位线电压)与一基准电压进行比较，并基于比较结果输出一个电压控制信号。所述开关控制部分响应该电压控制信号和第二编程控制信号输出一个开关偏置信号。所述电流宿响应一个基准偏置信号将预定电流提供给接地电压。开关电路被连接在位线和电流宿之间并响应所述开关偏置信号被导通或截止。

本发明的另一个范例性实施例提供一种用于闪存设备的编程控制方法，该闪存设备利用以矩阵形式排列的多个存储器单元，所述多个存储器单元中的每一个都被连接到字线、位线和电源线上并将编程电流提供给所述位线。该编程控制方法包括使能编程控制信号；响应该编程控制信号使被连接到将被编程的存储器单元的位线上的开关电路导通；响应该编程控制信号和该位线的电压输出一电压控制信号；通过响应该电压控制信号使该开关电路导通或截止控制该位线的电压电平；和当该编程控制信号被禁止时结束就所选择存储器单元的编程操作。

附图说明

通过下面结合附图对本发明范例性实施例的详细描述，本发明的上述和其它的方面和优点将变得更加明显。

图1是部分传统分割栅型闪存单元阵列的电路图；

图2是传统的分割栅型闪存单元的剖面图；

图3示出了部分传统分割栅型闪存单元阵列和它的一个编程控制电路；

图4示出了根据本发明范例性实施例的部分分割栅型闪存单元阵列和它的一个编程控制电路；

图5是更加详细地示出根据本发明范例性实施例的、包括在图4中的范例性比较器的电路图。

具体实施方式

下面将结合其中描述了本发明最佳实施例的附图详细描述本发明。在附图中，相同的附图标记用于识别相同、对应或类似的元件。

图4示出了根据本发明一个最佳实施例的范例性编程控制电路100和分割栅型闪存单元阵列的代表部分。如图4所示，存储器单元C10的栅极被连接到字线WL1，存储器单元C10的漏级被连接到位线BL0，和存储器单元C10的源极被连接到电源线SL0。存储器单元C10与具有被连接到字线WL0上的存储器单元C00的栅极的存储器单元C00共享电源线SL0和位线BL0。

编程控制电路100被连接到一个位线上，该位线被连接到将被编程的一个存储器单元的漏级上。为下面描述的目的，假设图4所示的存储器单元C10是已经被选择为利用正被连接到位线BL0上的编程控制电路100编程的存储器单元。

编程控制电路100包括电平读出控制部分101、第一开关控制部分102、第一开关电路103、反相器104、第二开关控制电路105、第二开关电路106、和电流宿107。

电平读出控制部分101将从节点ND输出的位线BL0的电压VBL与基准电压VREF进行比较，并基于比较的结果而输出电压控制信号CTL。

电平读出控制部分101包括比较部分110和逻辑电路120。比较部分110响应第一编程控制信号PROG而被使能或禁止。一旦比较部分110被使能，它就将电压VBL与基准电压VREF进行比较并输出比较结果信号DIFF。下面将参考图5来进一步描述比较部分110的结构。

范例性的逻辑电路120响应第一编程控制信号PROG、第二编程控制信号DIN、和比较结果信号DIFF而输出电压控制信号CTL。如图4所示，可以利用反相器121及与非门122和123来实现逻辑电路120。反相器121将第二编程控制信号DIN反相并输出经反相的第二编程控制信号/DIN。与非门122响应第一编程控制信号PROG和比较结果信号DIFF而输出预定电平的逻辑信号LS。与非门123响应反相的第二编程控制信号/DIN和逻辑信号LS而输出电压控制信号CTL。对本领域技术人员很明显，逻辑电路120可以由各种电路实施，其中的每一个都可以基于输入信号PROG、DIFF和DIN的状态而输出电压控制信号CTL。另外，反相器104和121可以用反相第二编程控制信号DIN并向与非门123和第二开关控制部分105输出经反相的第二编程控制信号/DIN的反相器来替换。

第一编程控制信号PROG使能闪存设备的整个编程操作，第二编程控制信号DIN使能将对存储器单元C10执行的编程操作。

第一开关控制部分102经过第一输入端IN1接收第一高电压VHM并经过第二输入端IN2接收电压控制信号CTL。第一开关控制部分102响应电压控制信号CTL而输出第一开关偏置信号Vswb1。

更详细地讲，例如当电压控制信号CTL被使能时，第一开关控制部分102将作为第一开关偏置信号Vswb1的第一高电压VHM输出给输出端OUT，在该时间处，第一开关偏置信号Vswb1将升高。相反，当电压控制信号CTL被禁止时，第一开关控制部分102不将第一高电压VHM输出给输出端OUT，并且第一开关偏置信号Vswb1将变低。

响应第一开关偏置信号Vswb1，第一开关电路103将被导通或截止。如图4所示，第一开关电路103可以被实施为一个NMOS晶体管。此后，第一开关电路103将被称之为NMOS晶体管103。第一开关偏置信号Vswb1被施加到NMOS晶体管103的栅极。NMOS晶体管103的漏极被连接到位线BL0，和NMOS晶体管103的源极被连接到第二开关电路106。

反相器104将第二编程控制信号DIN反相并输出经反相的第二编程控制信号/DIN。第二开关控制部分105经过第一输入端IN1接收第二高电压VHN并经过第二输入端IN2接收经反相的第二编程控制信号/DIN。第二开关控制部分105响应经反相的第二编程控制信号/DIN而输出第二开关偏置信号Vswb2。

更详细地讲，例如当经反相的第二编程控制信号/DIN是高时，第二开关控制部分105将作为第二开关偏置信号Vswb2的第二高电压VHN输出给输出端OUT，并且第二开关偏置信号Vswb2将升高。相反，当经反相的第二编程控制信号/DIN为低时，第二开关控制部分105不将第二高电压VHN输出给输出端OUT并且第二开关偏置信号Vswb2将降低。

在此例子中，第二高电压VHN可以被设置成低于第一高电压VHM。

第二开关电路106响应第二开关偏置信号Vswb2被导通或截止。如图4所示，第二开关电路106可以被实施为一个PMOS晶体管131和一个NMOS晶体管132。第二开关偏置信号Vswb2被施加到PMOS晶体管131和NMOS晶体管132的栅极。接着，PMOS晶体管131和NMOS晶体管132的漏极被连接到NMOS晶体管103的源极。另外，PMOS晶体管131的源极被连接到第二高电压VHN，NMOS晶体管132的源极被连接到电流宿107。

电流宿107响应偏压Vb而导通，然后提供电流Io。如图4所示，电流宿107可以被实施为一个NMOS晶体管。此后，电流宿107将被称之为NMOS晶体管107。偏压Vb被施加到NMOS晶体管107的栅极。NMOS晶体管107的漏级被连接到NMOS晶体管132的源极，NMOS晶体管107的源极被连接到接地电压。

参考图5可以进一步解释比较部分110的结构和操作。如图5所示，比较部分110可以包括使能控制单元111、差动放大器112和输出控制电路113。

使能控制单元111响应第一编程控制信号PROG而使能或禁止差动放大器112。范例性的使能控制电路111包括反相器51、PMOS晶体管52和NMOS晶体管53。反相器51将第一编程控制信号PROG反相并输出经反相的第一编程控制信号/PROG。经反相的第一编程控制信号/PROG被输入给PMOS晶体管52和NMOS晶体管53的栅极。PMOS晶体管52和NMOS晶体管53的漏级接着被连接到节点NDC，和NMOS晶体管53的源极被连接到接地电压。

如图5所示，差动放大器110在使能控制电路111的控制下被使能或禁止。范例性的差动放大器112包括PMOS晶体管61-63和67以及NMOS晶体管64-66。PMOS晶体管61的源极利用正在被输入给PMOS晶体管61的栅极的经反相的第一编程控制信号/PROG而连接到内部电压VCC。另外，PMOS晶体管61的漏级与PMOS晶体管62和63的源极一起被连接到PMOS晶体管52的源极。

PMOS晶体管62和63形成一个电流镜。NMOS晶体管64和65将基准电压VREF与该位线(图4的BL0)的电压VBL进行比较，并将输出信号Vout作为比较结果输出给节点NDO。NMOS晶体管66作为电流源而工作。NMOS晶体管66的栅极被连接到使能控制电路111的节点NDC，和NMOS晶体管66的源极被连接到所述接地电压。

PMOS晶体管67允许从节点NDC输出的输出电压Vc被保持在高电平或低电平。输出控制电路113响应第一编程控制信号PROG和从节点NDO接收的输出信号Vout而输出比较结果信号DIFF。范例性的输出控制电路113包括PMOS晶体管71和反相器72。在第一编程控制信号PROG被禁止的同时，PMOS晶体管71使反相器72总是输出处于低电平的比较结果信号DIFF。PMOS晶体管71的源极被连接到内部电压VCC，和第一编程控制信号PROG被输入给PMOS晶体管71的栅极。另外，PMOS晶体管71的漏极被连接到节点NDO。反相器72反相从节点NDO接收的输出信号Vout并输出经反相的输出信号/Vout作为比较结果信号DIFF。

下面参考图4和5描述编程控制电路100的操作。首先，参考图4，为了对存储器单元C10执行编程操作，第一编程控制信号PROG和第二编程控制信号DIN被使能。这里，第一编程控制信号PROG被使能为高和第二编程控制信号DIN被使能为低。

响应于第一编程控制信号PROG，电平读出控制部分101的比较部分110被使能。更详细地讲，参看图5，高电平的第一编程控制信号PROG被使能控制电路111的反相器51反相。结果是，经反相的第一编程控制信号/PROG为低并被施加到使能控制电路111的PMOS晶体管52和NMOS晶体管53的栅极。另外，经反相的第一编程控制信号/PROG还被施加到差动放大器112的PMOS晶体管61的栅极。响应于该经反相的第一编程控制信号/PROG，PMOS晶体管52和61导通和NMOS晶体管53截止。

由PMOS晶体管52和61从节点ND输出的电压Vc将变成高。响应该高电压Vc，差动放大器112的NMOS晶体管66导通。差动放大器112的NMOS晶体管64和65将基准电压VREF与位线BL0的电压VBL进行比较并将与该比较结果对应的输出信号Vout输出给节点NDO。

当电压VBL高于基准电压VREF时，来自差动放大器112的输出信号Vout将变低。由于第一编程控制信号PROG是高，所以输出控制电路113的PMOS晶体管71将被截止。输出控制电路113的反相器72将输出信号Vout反相并输出处于高电平的比较结果信号DIFF。

参考图4，逻辑电路120的与非门122将响应高比较结果信号DIFF和高第一编程控制信号PROG而输出低逻辑信号LS。另外，逻辑电路120的反相器121将反相低第二编程控制信号DIN并输出高的经反相的第二编程控制信号/DIN。逻辑电路120的与非门123将响应高的经反相的第二编程控制信号/DIN和低逻辑信号LS而输出高电压控制信号CTL。

响应电压控制信号CTL，第一开关控制部分102输出第一高电压VHM作为第一开关偏置信号Vswb1。响应该第一开关偏置信号Vswb1，作为第一开关电路的NMOS晶体管103将被导通。

同时，反相器104反相低第二编程控制信号DIN并输出高的经反相的第二编程控制信号/DIN。响应该高的经反相的第二编程控制信号/DIN，第二开关控制部分105将输出第二高电压VHN作为第二开关偏置信号Vswb2。响应该第二开关偏置信号Vswb2，第二开关电路106的PMOS晶体管131被截止和NMOS晶体管132被导通。结果是，利用NMOS晶体管103和132形成一个电流通路，从而允许存储器单元C10的编程电流Ip经过NMOS晶体管103和132流到电流宿107。

由此，当对存储器单元C10执行编程操作时，可以减少编程电流Ip并且位线BL0的电压VBL也可以被降低，借此，减少了重复编程和击穿的可能性。

相反，当电压VBL低于基准电压CREF时，差动放大器112输出高输出信号Vout。输出控制电路113的反相器72将高输出信号Vout反相并输出低比较结果信号DIFF。与非门122响应低比较结果信号DIFF和高第一编程控制信号PROG而输出高逻辑信号LS。反相器121反相低第二编程控制信号DIN并输出高的经反相的第二编程控制信号/DIN。与非门123响应高的经反相的第二编程控制信号/DIN和高逻辑信号LS而输出低电压控制信号CTL。

响应于电压控制信号CTL，第一开关控制部分102输出第一开关偏置信号Vswb1。响应于低第一开关偏置信号Vswb1，NMOS晶体管102将被导通。结果是，存储器单元C10的编程电流Ip将不流向电流宿107，而是被施加到位线BL0上，借此，增加了位线BL0的电压VBL。

利用这种方式，在存储器单元C10的编程期间，位线BL0的电压VBL不允许为0V。而是被编程控制电路100控制在预定范围之内。在表1中示出了NMOS晶体管103根据信号PROG、DIN和CTL状态的工作状况以及VBL和VREF电压的比较。

表1

第一编程控制信号(PROG)电平	第二编程控制信号(DIN)电平	电压控制信号(CTL)电平	位线(VBL)和基准(VREF)电压的相对值	开关电路(NMOS 103)的状态
					高	高	高	-	导通
低	高	高	-	导通
					高	低	高	VBL＞VREF	导通

高	低	低	VBL＜VREF	截止
					低	低	低	-	截止

如上所述，由于编程控制电路100允许位线BL0的电压VBL被控制在预定范围之内，所以本发明可以减少或避免在与诸如C01的正在被编程的存储器单元相邻的诸如C00的存储器单元中发生击穿。另外，由于位线BL0的电压VBL被保持在近似0V的低电平，所以本发明可以减少或避免诸如C10的正在被编程的存储器单元的重复编程。

根据本发明的用于闪存设备的范例性编程控制电路和操作这种控制电路的范例性方法将可以减少或避免在与正在被编程的存储器单元共享公共电源线的相邻存储器单元中发生击穿并可以减少或避免正在被编程的存储器单元的重复编程。

已经结合本发明的范例性实施例示出和描述了本发明，本领域普通技术人员应当理解，在不脱离由所附权利要求书和等效物规定的本发明的精神和范围的前提下，可以在形式、电路、电压和其他细节方面做出各种修改。

Claims (15)

1.一种用于控制闪存设备内存储器单元编程的编程控制电路，该闪存设备包括一存储器单元阵列，其中每个存储器单元被连接到一字线、一位线和一电源线上，并可以通过将一编程电流提供给相应的位线被编程，所述编程控制电路包括：

一电平读出控制部分，用于响应第一编程控制信号被有选择地使能或禁止，当被使能时，其输出反映施加到该存储器单元的位线电压与基准电压相比较的一电压控制信号；

一开关控制部分，其响应于所述电压控制信号和一第二编程控制信号输出一开关偏置信号；

一电流宿，其响应一基准偏置信号将预定电流提供给接地电压；和

一开关电路，连接在所述位线和所述电流宿之间，该开关电路响应于所述开关偏置信号被有选择地使能或禁止。

2.根据权利要求1所述的编程控制电路，其中：

所述第一编程控制信号有选择地使能或禁止被使能的闪存设备内的编程操作；和

所述第二编程控制信号有选择地使能或禁止该存储器单元的编程操作。

3.根据权利要求1所述的编程控制电路，其中：

所述电平读出控制部分包括：

一比较部分，其中，位线电压与基准电压相比较，以生成一比较结果信号；和

一逻辑电路，其响应所述比较结果信号和所述第二编程控制信号输出电压控制信号。

4.根据权利要求3所述的编程控制电路，其中：

所述比较部分包括：

一差动放大器，用于将所述位线电压与所述基准电压相比较和生成相应的内部信号；

一使能控制电路，其响应所述第一编程控制信号有选择地使能或禁止差动放大器；和

一输出控制电路，用于当第一编程控制信号被使能时接收所述内部信号并输出比较结果信号。

5.根据权利要求4所述的编程控制电路，其中：

当所述位线电压高于基准电压时将所述内部信号设置为第一电平，和当所述位线电压低于基准电压时将内部信号设置为第二电平；和

当该内部信号处于第一电平时将比较结果信号设置为第一电平，和当该内部信号处于第二电平或当第一编程控制信号被禁止时所述比较结果信号被设置为第二电平。

6.根据权利要求5所述的编程控制电路，其中：

当所述比较结果信号被设置为第一电平和所述第二编程控制信号被使能时，所述电压控制信号被设置为第一电平；和

当所述比较结果信号被设置为第二电平和所述第二编程控制信号被使能时，所述电压控制信号被设置为第二电平。

7.根据权利要求6所述的编程控制电路，其中：

所述开关控制部分包括：

一第一开关控制部分，用于当所述电压控制信号被设置为第一电平时输出被设置为所述第一电平的第一开关偏置信号，和当所述电压控制信号被设置为第二电平时输出被设置为所述第二电平的第一开关偏置信号；和

一第二开关控制部分，其响应所述第二编程控制信号输出第二开关偏置信号。

8.根据权利要求7所述的编程控制电路，其中：

所述开关电路包括：

一连接到所述位线的第一开关电路，其中，当所述第一开关偏置信号被设置为第一电平时该第一开关电路被导通和当所述第一开关偏置信号被设置为第二电平时该第一开关电路被截止；和

连接在第一开关电路和电流宿之间的第二开关电路，其中，该第二开关电路响应于所述第二开关偏置信号被有选择地导通或截止。

9.一种用于控制闪存设备内存储器单元的编程的方法，该闪存设备包括多个存储器单元的阵列，其中每个存储器单元被连接到一字线、一位线和一电源线上并可以通过向相应的位线提供编程电流被编程，所述方法包括：

(a)使能一编程控制信号开始编程所述存储器单元；

(b)响应于所述编程控制信号导通一开关电路，所述开关电路被连接到对压的位线；

(c)响应于所述编程控制信号和所述位线的电压，生成一电压控制信号；

(d)通过响应所述电压控制信号使所述开关电路导通或截止而控制所述位线的电压电平；和

(e)禁止所述编程控制信号以停止对所述存储器单元的编程。

10.根据权利要求9所述控制编程一存储器单元的方法，其中，步骤(c)包括：

(c1)当所述编程控制信号被使能时将所述位线的电压与一基准电压相比较并基于该比较结果输出预定电平的比较结果信号；和

(c2)响应所述比较结果信号输出所述电压控制信号。

11.根据权利要求10所述控制编程一存储器单元的方法，其中，步骤(c1)包括：

(c11)当所述位线的电压高于所述基准电压时，输出被设置为第一电平的比较结果信号；和

(c12)当所述位线的电压低于所述基准电压时，输出被设置为第二电平的比较结果信号，和其中

步骤(c2)包括：

(c21)当所述比较结果信号被设置为第一电平时，输出被设置为该第一电平的电压控制信号；和

(c22)当所述比较结果信号被设置为第二电平时，输出被设置为该第二电平的电压控制信号。

12.根据权利要求11所述的控制编程存储器单元的方法，其中步骤(d)包括：

(d1)当所述电压控制信号被设置为第一电平时导通所述开关电路，并借此减少所述位线的电压；和

(d2)当所述电压控制信号被设置为第二电平时截止所述开关电路，并借此增加所述位线的电压。

13.根据权利要求11所述的在一存储器单元编程期间使用编程控制电路控制位线电压的方法，包括：

(a)启动编程操作，借此将可变的位线电压施加到所述位线并且将所述位线连接到一电流宿；

(b)将所施加的位线电压与一基准电压相比较，其中，所施加的位线电压随着编程操作的进行而减小；

(c)当所施加的位线电压保持大于所述基准电压时，继续所述编程操作；

(d)当所施加的位线电压减小得低于所述基准电压时，中断所述位线和所述电流宿之间的连接。

14.根据权利要求13所述的在编程存储器单元期间控制位线电压的方法，其中：

通过使所述第一编程控制信号处于高电平和使所述第二编程控制信号处于低电平而启动所述编程操作；

通过在使所施加的位线电压大于所述基准电压的同时保持所述电压控制信号处于高电平而继续所述编程操作，借此允许所述编程电流流向所述电流宿；当所施加的位线电压减小得低于所述基准电压时，通过将所述电压控制信号变成低电平而继续所述编程操作，借此避免电流流向所述电流宿并将所施加的位线电压保持约为0V；和

通过禁止第一编程控制信号处于低电平和禁止第二编程控制信号处于高电平而结束所述编程操作。

15.一种用于控制闪存设备内存储器单元的编程的控制电路，该闪存设备包括多个存储器单元的阵列，其中每个存储器单元被连接到一字线、一位线和一电源线上并可以通过向相应的位线提供编程电流被编程，所述控制电路包括：

(a)第一电路，用于使一编程控制电流能够启动所述存储器单元的编程；

(b)第二电路，用于响应所述编程控制电流而导通一开关电路，该开关电路连接到对应的位线；

(c)第三电路，用于响应所述编程控制信号、施加到所述位线上的一电压和一基准电压而生成一电压控制信号；

(d)第四电路，用于通过响应所述电压控制信号有选择地激活或去激活所述开关电路而控制所述位线的电压电平；和

(e)第五电路，用于禁止所述编程控制信号，以便停止编程所述存储器单元。

Images