CN103137181B

CN103137181B - 存储器、存储阵列的编程方法及电压提供系统

Info

Publication number: CN103137181B
Application number: CN201310059142.0A
Authority: CN
Inventors: 胡剑; 杨光军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2013-02-25
Filing date: 2013-02-25
Publication date: 2017-06-06
Anticipated expiration: 2033-02-25
Also published as: CN103137181A

Abstract

一种存储器、存储阵列的编程方法及电压提供系统，所述存储阵列中，同一行的存储单元共用一条源线和字线，同一列的存储单元共用一条位线。所述编程方法包括：在第一时刻，施加第一电压至与第一存储单元连接的位线以禁止对所述第一存储单元进行编程；在第二时刻，施加第二电压至与第二存储单元连接的源线以对所述第二存储单元进行编程，所述第二时刻滞后于所述第一时刻，所述第一存储单元与所述第二存储单元共用一条源线。本发明技术方案提供的存储阵列的编程方法和电压提供系统，避免了因同时施加电压造成的对存储单元误编程的问题，并且，降低了对存储阵列编程过程中的功率损耗。

Description

存储器、存储阵列的编程方法及电压提供系统

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器、存储阵列的编程方法及电压提供系统。

背景技术

存储器（Memory）是计算机系统中的记忆设备，用来存放程序和数据。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。存储器（例如，快闪存储器Flash Memory）中的存储单元通常包括四个引线：位线（BL，Bit-Line）、字线（WL，Word-Line）、源线（SL，Source-Line）和基线（SBL，Sub-Line），分别对应耦接MOS晶体管的漏极、栅极、源极和基极。一般，在对存储器的存储单元进行编程（program）操作时，需要对存储单元的各引线施加不同的编程电压。

图1为现有的一种存储阵列的电路结构示意图。参考图1，所述存储阵列包括多个呈阵列排布的存储单元以及用于选择所述存储单元并提供驱动信号的多条字线、位线以及源线。具体地，该存储阵列包含n条字线（WL1，WL2，...，WLn）、m条位线（BL1，BL1，BL3，...，BLm）以及n条源线（SL1，SL2，...，SLn）。所述存储阵列中的存储单元由NMOS管构成，每个NMOS管的栅极、漏极、源极分别与字线、位线、源线连接，其中，同一行的存储单元共用一条源线和字线，同一列的存储单元共用一条位线。对存储阵列中的某个存储单元进行编程时，需要对该存储单元连接的字线、位线和源线施加不同的电压，对与该存储单元共用源线但不需要进行编程的存储单元连接的位线施加电压以禁止编程。

例如，以对图1所示的存储单元a进行编程为例，需要对存储单元a连接的字线WL1和位线BL2施加不同的电压，还需要同时对存储单元a连接的源线SL1和与存储单元a共用源线但不需要进行编程的存储单元连接的位线BL1、BL3、…、BLm施加不同的电压。通常，对与存储单元a连接的源线SL1施加的电压取值范围为7V至9V，对与存储单元a连接的位线BL2施加的电压取值范围为0.1V至0.6V，对与存储单元a连接的字线WL1施加的电压取值范围为1.2V至2V，对与存储单元a共用源线但不需要进行编程的存储单元连接的位线BL1、BL3、…、BLm施加的电压的取值范围为2V至3V。

现有技术中，对存储单元a连接的源线SL1和与存储单元a共用源线但不需要进行编程的存储单元连接的位线BL1、BL3、…、BLm施加的电压分别由两个不同的电荷泵电路同时提供。然而，在对存储阵列编程的过程中发现，利用现有的电压提供系统和编程方法编程时，存储阵列中与需要进行编程的存储单元a共用源线、不需要进行编程的存储单元容易出现被误编程的现象。

更多关于存储阵列的编程方法的技术方案可以参考申请号为201010121436.8、发明名称为一种存储器的编程方法的中国专利申请文件。

发明内容

本发明解决的是对存储阵列编程过程中出现的不需要进行编程的存储单元容易被误编程的问题。

为解决上述问题，本发明提供了一种存储阵列的编程方法，所述存储阵列中，同一行的存储单元共用一条源线和字线，同一列的存储单元共用一条位线，所述存储阵列的编程方法包括：在第一时刻，施加第一电压至与第一存储单元连接的位线以禁止对所述第一存储单元进行编程；在第二时刻，施加第二电压至与第二存储单元连接的源线以对所述第二存储单元进行编程，所述第二时刻滞后于所述第一时刻，所述第一存储单元与所述第二存储单元共用一条源线。

可选的，还包括：在第三时刻，施加第三电压至与所述第二存储单元连接的字线，以及施加第四电压至与所述第二存储单元连接的位线，所述第三时刻超前于所述第一时刻。

可选的，所述第三电压的取值范围为1.2V至2V，所述第四电压的取值范围为0.1V至0.6V。

可选的，所述第二时刻滞后于所述第一时刻5μs至100μs。

可选的，所述第一电压的取值范围为2V至3V。

可选的，所述第二电压的取值范围为7V至9V。

为解决上述问题，本发明还提供了一种电压提供系统，包括：控制电路，适于在第一时刻输出第一控制信号，在第二时刻输出第二控制信号，所述第二时刻滞后于所述第一时刻；第一电荷泵电路，适于接收所述第一控制信号，输出第一电压至与存储阵列中的第一存储单元连接的位线以禁止对所述第一存储单元进行编程；第二电荷泵电路，适于接收所述第二控制信号，输出第二电压至与所述存储阵列中的第二存储单元连接的源线以对所述第二存储单元进行编程，所述第一存储单元与所述第二存储单元共用一条源线。

可选的，所述第一控制信号和第二控制信号为时钟驱动信号，或者所述第一控制信号和第二控制信号为使能信号。

基于上述电压提供系统，本发明还提供了一种存储器，包括上述电压提供系统和存储阵列，所述存储阵列中，同一行的存储单元共用一条源线和字线，同一列的存储单元共用一条位线。

与现有技术相比，本发明技术方案提供的存储阵列的编程方法和电压提供系统具有以下有益效果：

对存储阵列编程时，在第一时刻，施加第一电压至与第一存储单元连接的位线以禁止对第一存储单元进行编程，在滞后于第一时刻的第二时刻，施加第二电压至与第二存储单元连接的源线以对第二存储单元进行编程，第二存储单元是需要编程的存储单元，第一存储单元是与第一存储单元共用源线但不需要编程的存储单元。第一电压先于第二电压施加，避免了因同时施加第一电压和第二电压时，第二电压上升过快造成的对不需要编程的存储单元误编程的问题。

另一方面，在存储器中，对高于电源电压的编程电压均是由电荷泵电路提供，即第一电压和第二电压分别是由两个电荷泵电路产生。由于第一电压和第二电压不是同时施加于存储阵列，提供第一电压和第二电压的两个电荷泵电路也是按先后顺序开始工作。电荷泵电路的功耗在开始工作时最高，因此，按先后顺序工作的第一电荷泵电路和第二电荷泵电路的总功耗的最大值得到减小，从而减小了对存储阵列编程时的功耗。

附图说明

图1是现有的一种存储阵列的电路结构示意图；

图2是本发明实施方式的存储阵列的编程方法的流程示意图；

图3是本发明实施例的对存储阵列编程施加电压的时序示意图；

图4是本发明实施方式的电压提供系统的结构示意图；

图5是本发明实施例的电荷泵电路输出电压随时间变化的波形示意图；

图6是本发明实施例的电荷泵电路输出电压的变化率随时间变化的波形示意图；

图7是本发明实施例的电荷泵电路功耗随时间变化的波形示意图；

图8是利用现有技术与本发明实施方式对存储阵列进行编程时电荷泵电路的总功耗随时间变化的波形对比示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

图2是本发明实施方式的存储阵列的编程方法的流程示意图，所述存储阵列中，同一行的存储单元共用一条源线和字线，同一列的存储单元共用一条位线。参考图2，所述存储阵列的编程方法包括：

步骤S21：在第一时刻，施加第一电压至与第一存储单元连接的位线以禁止对所述第一存储单元进行编程；

步骤S22：在第二时刻，施加第二电压至与第二存储单元连接的源线以对所述第二存储单元进行编程，所述第二时刻滞后于所述第一时刻，所述第一存储单元与所述第二存储单元共用一条源线。

对存储器进行编程的编程信号发出后，还在超前于所述第一时刻的第三时刻，施加第三电压至与所述第二存储单元连接的字线，以及施加第四电压至与所述第二存储单元连接的位线以对所述第二存储单元进行编程。

为更好地对本发明的实施方式进行理解，下面结合附图和实施例对本发明技术方案存储阵列的编程方法的工作原理进行详细说明。本实施例中，存储阵列的结构可以如图1所示，以对存储单元a编程为例进行说明，所述第二存储单元即为存储单元a，所述第一存储单元即为与存储单元a共用源线SL1但不需要编程的存储单元。

在需要对存储阵列进行编程时，由存储器中的控制电路发出编程信号，所述控制电路还用于在需要对存储阵列进行读操作和擦除操作时，输出读信号和擦除信号。图3是本发明实施例的对存储阵列编程施加电压的时序示意图，参考图3，在所述编程信号发出后，在第三时刻T3、第一时刻T1和第二时刻T2按序依次对存储阵列施加电压。

具体地，在所述第三时刻T3，由存储器中的行译码电路和列译码电路选中存储单元a，并施加第三电压至与存储单元a连接的字线WL1、同时施加第四电压至与存储单元a连接的位线BL2。在本实施例中，所述第三电压的取值范围为1.2V至2V，所述第四电压的取值范围为0.1V至0.6V。

在所述第一时刻T1，施加第一电压至与存储单元a共用源线SL1的存储单元连接的位线BL1、BL3、…、BLm，以禁止对与存储单元a共用源线SL1的存储单元进行编程。在本实施例中，所述第一电压由电荷泵电路提供，其取值范围为2V至3V。

继续参考图3，在所述第二时刻T2，施加第二电压至与存储单元a连接的源线SL1。在本实施例中，所述第二时刻T2滞后于所述第一时刻T1的时间为5μs至100μs，所述第二电压也由电荷泵电路提供，其取值范围为7V至9V。

施加完上述电压，经过一段时间后，在T4时刻，撤销对存储阵列施加的所述第一电压、第二电压、第三电压、和第四电压，对存储阵列进行编程的一个编程周期结束，亦即完成一个写周期。对于存储单元a，热电子由存储单元a的源极注入，完成编程；对于与存储单元a共用源线SL1的存储单元，由于施加了所述第一电压，被禁止编程。

需要说明的是，对于与存储单元a不共用源线的其它存储单元，由于在编程过程中，未给其连接的源线SL2、…、SLn和字线WL2、…、WLn施加电压，即保持原状态的0V电压，因此不会被编程。

本实施方式中，所述第一电压、第二电压、第三电压、第四电压、所述第二时刻T2滞后于所述第一时刻T1的时间、所述第三时刻T3超前于所述第一时刻T1的时间以及所述第四时刻T4的取值可以根据电路结构和器件特性等进行选定，故上述实施例中的具体取值范围不应作为对本发明的限定。

对应于本发明实施方式的存储阵列的编程方法，本发明实施方式还提供一种电压提供系统，如图4所示。所述电压提供系统包括：

控制电路41，适于在第一时刻T1输出第一控制信号，在第二时刻T2输出第二控制信号，所述第二时刻T2滞后于所述第一时刻T1；

第一电荷泵电路42，适于接收所述第一控制信号，输出第一电压至与存储阵列中的第一存储单元连接的位线以禁止对所述第一存储单元进行编程；

第二电荷泵电路43，适于接收所述第二控制信号，输出第二电压至与所述存储阵列中的第二存储单元连接的源线以对所述第二存储单元进行编程，所述第一存储单元与所述第二存储单元共用一条源线。

具体地，所述控制单元41输出的第一控制信号和第二控制信号可以为控制电荷泵电路进行升压动作的时钟驱动信号，也可以为控制电荷泵电路工作的使能信号。

所述电压提供系统输出的第一电压和第二电压用于存储阵列的编程，具体编程过程可参考上述存储阵列的编程方法的实施例，在此不再赘述。

在本发明中，用于禁止编程的所述第一电压先于用于编程的所述第二电压施加，就不会出现所述第二电压已上升至足够高电压而所述第一电压还比较低，导致与需要编程的存储单元共用源线但不需要编程的存储单元被误编程的情况出现。

本技术方案的发明人发现，在应用本发明存储阵列的编程方法及电压提供系统对存储器编程时，还可以有效地降低存储器的功耗，下面结合附图对这一效果作进一步阐述。

基于半导体设计的低功耗要求，存储器的电源电压通常比较低，因此，电荷泵电路被广泛应用于存储器中，用于通过较低的电源电压获得较高的编程电压和擦除电压。

图5是电荷泵电路输出电压随时间变化的波形示意图，其中，横轴表示时间t，纵轴表示电荷泵电路输出电压。可以看出，电荷泵电路刚开始工作时输出的电压快速上升，到最后趋于稳定，即随着时间增加电荷泵电路输出电压的变化越来越缓慢。参考图6，电荷泵电路输出电压的变化率随时间变化的波形示意图，横轴表示时间t，纵轴表示电荷泵电路输出电压的变化率。随着时间的增加，电荷泵电路输出电压的变化率逐渐减小。

通过上述对电荷泵电路输出电压的分析，可以知道电荷泵电路功耗随时间变化的波形示意图，如图7所示，横轴表示时间t，纵轴表述电荷泵电路功耗。与电荷泵电路输出电压的变化率随时间变化的趋势相同，电荷泵电路功耗也随着时间的增加而降低。

图8是利用现有技术与本发明实施方式对存储阵列进行编程时电荷泵电路的总功耗随时间变化的波形对比示意图，电荷泵电路的总功耗具体为提供所述第一电压的第一电荷泵电路42和提供所述第二电压的第二电荷泵电路43的功耗之和。其中，横轴表示时间t，纵轴表示对存储阵列进行编程时电荷泵电路的总功耗。图中的直线表示利用现有技术对存储阵列进行编程时电荷泵电路的总功耗，折线表示利用本发明实施方式对存储阵列进行编程时电荷泵电路的总功耗。

参考图8，现有技术中，由于提供所述第一电压和第二电压的两个电荷泵电路开始工作的时间相同，两个电荷泵电路的最大功耗都在开始工作的时刻产生，为描述方便，假定最大功耗分别为P1和P2，则利用现有技术对存储阵列进行编程时电荷泵电路的总功耗最大值为P1+P2，即图8中A点的纵坐标对应的数值。

本技术方案中，提供所述第一电压的第一电荷泵电路42先于提供第二电压的第二电荷泵电路43工作，两个电荷泵电路的最大功耗都在各自开始工作的T1时刻和T2时刻产生，也为P1和P2，但电荷泵电路的总功耗的最大值发生了改变。电荷泵电路的总功耗在所述第二电荷泵电路43开始工作时产生，参考图8，假定B点的纵坐标对应的数值为电荷泵电路的总功耗最大值，由于此时所述第一电荷泵电路42已经工作了一段时间，如前所述，电荷泵电路功耗随着时间的增加而降低，此时所述第一电荷泵电路42的功耗小于P1，因此，电荷泵电路的总功耗最大值小于P1+P2，从而降低了对存储阵列编程过程中的功率损耗。

基于上述电压提供系统，本发明实施例还提供了一种存储器，包括上述电压提供系统和存储阵列。所述存储阵列中，同一行的存储单元共用一条源线和字线，同一列的存储单元共用一条位线，可以为图1所示的结构。

综上所述，本发明技术方案提供的存储阵列的编程方法和电压提供系统，避免了因同时施加电压造成的对存储单元误编程的问题，并且，降低了对存储阵列编程过程中的功率损耗。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种存储阵列的编程方法，所述存储阵列中，同一行的存储单元共用一条源线和字线，同一列的存储单元共用一条位线，其特征在于，包括：

第一电荷泵电路在第一时刻开始工作，施加第一电压至与第一存储单元连接的位线以禁止对所述第一存储单元进行编程；

第二电荷泵电路在第二时刻开始工作，施加第二电压至与第二存储单元连接的源线以对所述第二存储单元进行编程，所述第二时刻滞后于所述第一时刻，所述第二存储单元是需要编程的存储单元，所述第一存储单元是与所述第二存储单元共用一条源线但不需要编程的存储单元。

2.根据权利要求1所述的存储阵列的编程方法，其特征在于，还包括：在第三时刻，施加第三电压至与所述第二存储单元连接的字线，以及施加第四电压至与所述第二存储单元连接的位线，所述第三时刻超前于所述第一时刻。

3.根据权利要求2所述的存储阵列的编程方法，其特征在于，所述第三电压的取值范围为1.2V至2V，所述第四电压的取值范围为0.1V至0.6V。

4.根据权利要求1所述的存储阵列的编程方法，其特征在于，所述第二时刻滞后于所述第一时刻5μs至100μs。

5.根据权利要求1所述的存储阵列的编程方法，其特征在于，所述第一电压的取值范围为2V至3V。

6.根据权利要求1所述的存储阵列的编程方法，其特征在于，所述第二电压的取值范围为7V至9V。

7.一种电压提供系统，其特征在于，包括：

控制电路，适于在第一时刻输出第一控制信号，在第二时刻输出第二控制信号，所述第二时刻滞后于所述第一时刻；

第一电荷泵电路，适于接收所述第一控制信号，输出第一电压至与存储阵列中的第一存储单元连接的位线以禁止对所述第一存储单元进行编程；

第二电荷泵电路，适于接收所述第二控制信号，输出第二电压至与所述存储阵列中的第二存储单元连接的源线以对所述第二存储单元进行编程，所述第一存储单元与所述第二存储单元共用一条源线。

8.根据权利要求7所述的电压提供系统，其特征在于，所述第一控制信号和第二控制信号为时钟驱动信号，或者所述第一控制信号和第二控制信号为使能信号。

9.根据权利要求7所述的电压提供系统，其特征在于，所述第二时刻滞后于所述第一时刻5μs至100μs。

10.根据权利要求7所述的电压提供系统，其特征在于，所述第一电压的取值范围为2V至3V。

11.根据权利要求7所述的电压提供系统，其特征在于，所述第二电压的取值范围为7V至9V。

12.一种存储器，其特征在于，包括：权利要求7至11任一项所述的电压提供系统和存储阵列；所述存储阵列中，同一行的存储单元共用一条源线和字线，同一列的存储单元共用一条位线。