CN103903647A - 具有多个外部电源的非易失性半导体存储器 - Google Patents

Abstract

一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路（例如电压转换器电路）产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。

Description

具有多个外部电源的非易失性半导体存储器

本申请为申请号为200880005233.3、申请日为2008年2月12日、发明名称为“具有多个外部电源的非易失性半导体存储器”的申请的分案申请。

背景技术

当今，许多电子装置包括存储器系统以保存信息。例如，一些存储器系统保存数字化的音频或者视频信息以便由相应的媒体播放器来重放。其它存储器系统保存软件和相关的信息以执行不同类型的处理功能。

在许多电子装置中，存储器系统通常包括控制器和一个或者多个对应的闪速存储器装置。该控制器典型地包括配置成产生信号到该存储器装置以便保存和检索来自该闪速存储器装置的数据的电路。

常规的闪速存储器装置典型地包括单个功率输入引脚以接收来自外部电源的功率。通常以诸如3.3伏的所选的电压电平接收功率。因为与闪速存储器相关联的存取和编程操作要求不同的电压，所以闪速存储器装置典型地被配置成包括一个或者多个功率电压转换器以产生对于操作该闪速存储器装置所必需的任意内部电压。例如，常规的闪速存储器装置典型地包括功率转换器电路以将3.3伏的输入转换成其它内部使用的电压，例如5伏、7伏、12伏等等。

附图说明

通过例子，将参考附图，其中：

图1是根据这里的实施例的包括多个功率输入端的存储器装置的实例图；

图2是根据这里的实施例的包括多个功率输入端和电压的交叉共享的存储器装置的实例图；

图3是根据这里的实施例的包括用于选择产生内部电压的输入功率源的检测器电路的存储器装置的实例图；

图4是说明根据这里的实施例的存储器装置和对应的实例性组件的实例图；

图5是根据这里的实施例的包括一个或多个存储器装置的存储器系统的实例图；

图6是说明电压转换器电路的实例图；

图7是说明根据这里的实施例的功率管理电路的实例图；

图8是说明关于存储器单元的擦除操作的实例图；

图9是说明单元编程操作的实例图；

图10是说明被擦除的单元的读取的实例图；

图11是说明被编程的单元的读取的实例图；

图12是说明在读取页期间的偏置条件的实例图；

图13是说明块擦除操作的实例图；

图14是说明页编程操作的实例图；

图15是说明页编程偏置条件的实例图；

图16是说明块解码器的实例图；和

图17-19是根据这里的实施例的与一个或多个存储器装置和/或存储器系统相关联的实例性方法。

具体实施方式

在常规的存储器装置中存在与产生内部功率信号相关联的某些不足。例如，如上讨论的，常规存储器装置现在使用例如3.3伏的单个初级输入电压，以便给存储器装置中的闪速存储器提供功率。在内部，该3.3伏的输入被转换成多个较高电压电平，其被使用于例如从闪速存储器读取数据、编程该闪速存储器、擦除该闪速存储器等操作。

为了将该初级输入电压转换成较高电压，常规的存储器装置典型地包括一个或者多个所谓的电荷泵电路。在操作期间，一个或者多个电荷泵的每一个将该初级输入电压（即3.3伏）转换成特定的较高电压电平以便被该闪速存储器使用以执行不同的存储器操作。

通常，电荷泵的转换效率对于在输入电压和所产生的输出电压之间的较大差异呈指数地变差。例如，将3.3伏的输入转换成20伏的输出的电荷泵的转换效率低于将3.3伏的输入转换成7伏的输出的电荷泵的转换效率。

当前存在生产在越来越低的电压下操作的电路装置的趋势。例如，之前的技术要求5伏的电源以操作对应的存储器装置的核心存储器。如上提及的，常规的闪速存储器装置的技术当前要求3.3伏的电源以便给对应的核心存储器提供功率。期望未来的存储器装置将在例如1.8伏的输入或者甚至更低的功率源下操作。当前，执行关于核心存储器的存储器操作所要求的高电压没有随着为核心存储器提供功率所要求的电压成比例减小。换句话说，即便核心存储器在例如1.8伏的较低电压下操作，该核心存储器可能仍然要求在5和20伏之间范围的电压以便执行存储器操作。

配置核心闪速存储器在例如1.8伏（或者甚至更低）的低电压下操作，这降低了给该核心存储器装置提供功率所花费的功率量。然而，将该低或较低的电压输入（例如1.8伏）转换成例如在5和20伏之间的相同范围的较高电压以便能够使存储器操作，这将导致减小转换器效率、提高将1.8伏转换成较高电压的范围所要求的相应电荷泵电路的尺寸和复杂度的负面影响，和/或降低存储器装置的读取/编程/擦除性能。

通常，这里的实施例包括存储器装置和/或存储器系统，其克服了上面讨论的不足，和/或本领域中已知的其它不足。例如，根据这里的实施例，存储器装置包括核心存储器以用于保存数据，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于至少提供功率给该核心存储器（例如闪速存储器）的第一电压。另外，该存储器装置包括用于接收第二电压的第二功率输入端。在存储器装置中的功率管理电路（例如一个或者多个电压转换器电路）接收第二电压并获得传送到该闪速存储器的一个或多个内部电压。

因此，这里的实施例包括存储器装置，其被配置成具有适当的输入端（例如，功率输入引脚、焊盘、导电路径等）以接收不是仅单一的电压，而是多个不同电压（例如第一电压、第二电压、第三电压等）以用于提供功率给该存储器装置并操作该存储器装置。

根据一个实施例，第一电压给存储器装置中的闪速存储器（例如核心存储器）提供功率，同时第二电压功率被“上”转换或者“下”转换成一个或者多个被传送（例如提供）到该闪速存储器以支持下面操作的输入电压，该操作例如：i）编程在该闪速存储器中的单元，ii）擦除在该闪速存储器中的单元，iii）从在该闪速存储器中的单元中读取数据，和iv）编程数据到该闪速存储器的单元。也就是，该所接收的第二电压能够被“下”转换成一组一个或者多个被用于执行关于该核心存储器的操作的较低电压。另外，或者作为可选择的，该第二电压能够被“上”转换成一组一个或多个被用于执行关于该核心存储器的操作的较高电压。

为了转换该第二电压为较高电压，功率管理电路（例如功率转换器电路）可以包括一个或者多个电荷泵电路，其将该第二电压转换成大于该第二电压的一个或多个电压。例如，该第一电压可以是1.8伏或3.3伏；该第二电压可以是大约5伏或者更大，但是这些电压将根据应用场合而改变。该功率管理电路接收该第二电压（例如5伏）并且将其转换到不同电压电平的范围内，例如7伏、10伏、18伏和/或20伏。再次注意到，这些内部产生的电压能够被提供给闪速存储器以支持关于在该存储器装置中的闪速存储器的不同类型的数据存取操作。

在进一步的实例性实施例中，该存储器装置中的功率管理电路包括一个或者多个电荷泵电路。例如，该功率管理电路可以包括用于将第二电压转换成高于该第二电压（例如5伏）的第一内部电压（例如7伏）的第一电荷泵电路以及用于将该第二电压（例如5伏）转换成高于该第一内部电压（例如7伏）的第二内部电压（例如10伏）的第二电荷泵电路。

如上所提及的，该第一内部电压和该第二内部电压可被用于支持关于该闪速存储器的不同数据存取操作。例如，第一内部电压可以是被用于支持关于在该闪速存储器的存储单元中保存的数据的读取操作的7伏的信号；该第二内部电压可以是支持关于在闪速存储器中的存储单元的擦除操作的20伏的信号，等等。将在该说明书的后面讨论不同的所产生的电压的更具体的使用。

还在其它实例性实施例中，该存储器装置可以包括基板（例如半导体基板、电路板等），在其上面存在功率管理电路（例如电压转换器电路）和闪速存储器中的一个或者二者。

该存储器装置和/或基板可以包括相应的第一导电焊盘或功率输入引脚以接收来自存储器装置外部的第一功率源的第一电压。该存储器装置和/或基板可以包括第二导电焊盘或者功率输入引脚以接收来自存储器装置外部的第二功率源的第二电压。因此，替代如在常规应用中那样的仅接收单一电压，这里的实施例支持接收和使用从多个外部功率源接收的功率。

为了支持传送第一和第二电压到这里讨论的合适的实施例，基板（例如，半导体基板）可以包括i）传送第一电压到闪速存储器的第一导电路径，和ii）传送第二电压到功率管理电路的第二导电路径。另外，该基板可以包括多个导电路径以传送由功率管理电路产生的电压到该闪速存储器。

再次注意到，如这里描述的存储器装置可以被配置成感测一个或多个输入电压的存在或幅值并且自动地选择合适的输入电压用于产生操作闪速存储器所使用的一个或多个内部电压。例如，该存储器装置可以包括检测器电路用于监控该第二电压。在该第二电压低于阈值的期间，检测器电路能够产生信号来通知或控制功率管理电路以基于第一电压而不是第二电压来获得一个或者多个内部产生的电压（例如由功率管理电路产生的在存储器装置中的内部电压）。在该第二电压高于阈值的期间，该检测器电路能够产生信号来通知该功率管理电路基于该第二电压而不是第一电压来获得至少一个内部电压（例如，由功率管理电路产生的在存储器装置中的内部电压）。因此，根据这里的实施例该功率管理电路基于多个输入电压中被选择的一个来产生内部电压。

附加的实施例通过控制寄存器或者被用于产生内部电压的特定外部电压的逻辑输入来支持电选择。

这些和其它实施例将在该说明书的后面被更详细地讨论。

如上讨论的，这里的技术非常适合用在存储器装置和系统中，例如那些支持使用闪存技术，电可擦除半导体存储器，非易失性存储器等等。然而，应该注意到这里的实施例不限于使用在这样的应用中并且这里讨论的技术也非常适合于其它应用。

另外，尽管可以在本公开的不同地方讨论这里的不同的特征、技术、结构等的每一个，但是通常地期望这些概念的每一个都能够彼此独立地执行或者以可行的彼此的组合来执行。因此，本发明的至少一些实例性实施例能够以多种不同的方式被体现和展望。

现在，更具体的，图1是说明了根据这里的实施例的存储器装置110的实例图。

在本实例的情境中，存储器装置110包括输入端112（例如，输入端112-1、输入端112-2、和输入端112-3）、功率管理电路120、和存储器管理电路130。功率管理电路120包括一组一个或者多个电压转换器电路122（例如，电压转换器电路例如是电压转换器电路122-1、电压转换器电路122-2、……、电压转换器电路122-K）以便将该输入电压Vpp（例如第二电压）转换成内部电压V1、V2、……、Vk。存储器管理电路130包括存储器135（例如非易失性半导体存储器，诸如闪速存储器）以用于存储数据。

存储器管理电路130还包括I/O逻辑138和用于访问存储器135的相关电路。

在操作期间，存储器装置110的输入端112-1（例如，一个或者多个功率输入引脚、焊盘、导电路径等）接收第一电压（例如Vcc），其用于至少给闪速存储器135提供功率。Vcc能够被使用于给诸如I/O逻辑138的其它电路和支持访问存储器135的相关电路提供功率。

注意到，在可选择的实施例中，存储器装置110可以包括再一个电压输入端以用于给I/O逻辑138的部分提供功率。因此，存储器装置110不限于仅接收两个不同的输入电源电压。

在本实例的情境中，电压Vss表示一个或者多个接地信号，其提供对于第一电压Vcc和/或第二电压Vpp的一个或者多个对应的返回路径。该返回路径不被认为是功率输入。另外，存储器装置110的输入端112-2（例如，一个或多个功率输入引脚、焊盘、导电路径等）接收第二电压（例如Vpp），其被提供或者传送给功率管理电路120。在一个实施例中，Vpp大于Vcc。

存储器装置110的输入端112-3接收地电压（例如一个或多个返回路径）或电压Vss。

因此，如图1所示，存储器装置110包括不同的输入端112以接收来自多个外部功率源的电压。例如，第一功率源提供电压Vcc给存储器装置110；第二功率源提供Vpp给存储器装置110。注意到，其它实施例也可以包括如上提及的附加功率输入。

如所示，存储器装置110和在存储器装置110中的对应的基板可以包括i）将第一电压Vcc传送给在存储器管理电路130中的闪速存储器135和相关电路的导电路径105-1，和ii）将第二电压Vpp传送给功率管理电路120的导电路径105-2。

另外，注意到存储器装置110和对应的基板（功率管理电路120和存储器管理电路130存在于该基板上）可以包括多个导电路径（例如导电路径126-1、导电路径126-2、……、导电路径126-K）以便将由功率管理电路120产生的内部电压V1、V2、……、Vk传送给闪速存储器135。

因此，通过导电路径105-2，存储器装置110的功率管理电路130接收电压Vpp（例如第一外部电源）。基于Vpp，功率管理电路120获得一个或多个内部电压V1、V2、……、Vk，其被传送（通过存储器装置110中的导电路径126）到存储器135以便支持存储器操作。

在一个实例性实施例中，功率管理电路120接收和转换第二电压Vpp（例如5伏）成不同的电压电平，例如V1=7伏（例如支持读取操作）、V2=10伏（例如支持通过操作），……，Vk-1=18伏（例如，支持编程操作），和Vk=20伏（例如，支持擦除操作）。如上提及的，一个或者多个内部产生的电压V1、V2、……、Vk被传送（例如提供）给存储器135以便支持操作，例如i）编程在闪速存储器中的单元，ii）擦除在存储器135中的单元，iii）从在存储器135中的单元中读取数据。

再次注意到，上面的电压仅仅是实例，由功率管理电路120产生的实际电压可依据应用而改变。

为了转换Vpp成内部电压V1、V2、……、Vk，功率管路电路120包括电压转换器电路122，诸如，例如一个或者多个电荷泵电路。

通常，一种类型的电荷泵是使用多级的电容器作为能量存储元件以产生较高电压或较低电压的电子电路。电荷泵使用多种形式的切换装置以控制电压与电容器的连接。在一个实施例中，电压转换器电路122包括Dickson类型的电荷泵，如关于图6所示和讨论的。

注意到，电荷抽送动作典型地在千赫兹到兆赫兹的范围内工作，但是实际的操作频率依据应用而变化。而且，除了产生较高电压或较低电压之外，还应该注意到电荷泵能够被配置成将电压反置并且根据在功率管理电路120中的控制器和电路拓扑来产生很小的电压输出。

仍然参考图1，当电荷泵被用于产生内部电压V1、V2、……、Vk时，在输入电压和输出电压之间的差比较小的情况下该电荷泵典型地在产生较高电压时更有效。换句话说，如上讨论的，对于将3.3伏的输入转换成20伏的输出的电荷泵的转换效率低于对于将5伏的输入转换成20伏的输出的电荷泵的转换效率。因此，如这里描述的，基于较高输入电压Vpp（而不是Vcc）产生内部电压V1、V2、……、Vk提高了功率管理电路120的功率转换效率。

相应的，在向这里描述的存储器装置110增加另一个电压输入（例如Vpp）的代价下，功率管理电路120的尺寸和复杂性能够被减小，但是仍然提供合适的电压以执行不同的存储器操作。更具体的，使用Vpp（代替Vcc）以给功率管理电路120提供功率并且产生内部电压V1、V2、……、Vk，这能够减少在电荷泵中被要求用于产生相同的输出电压的多个级。例如，为了将3.3伏的输入转换成20伏可能要求24级的电荷泵，而将5伏的输入转换成20伏可能仅仅要求10级的电荷泵。因此，这里的实施例减小了产生内部电压V1、V2、……、Vk所使用的对应的电压转换器电路的尺寸和复杂性。

为了执行这里描述的实施例，存储器装置110可以包括基板（例如半导体基板、印刷电路板、柔性电路板等），在其上有功率管理电路120和闪速存储器135中的一个或这两者。存储器装置110和/或基板可以包括用于接收来自存储器装置外部的第一功率源的第一电压的相应的导电焊盘或功率输入引脚和用于接收来自存储器装置外部的第二功率源的第二电压的第二导电焊盘或功率输入引脚。

作为实例性的电压范围，根据与存储器135相关联的功率要求，输入端112-1能够支持接收电压Vcc，例如在1.5和3.5伏之间的电压。输入端112-2能够被配置成支持接收较高输入电压Vpp（例如，Vpp能够大于Vcc，如前面讨论的那样）。

再次注意到，上面讨论的实例性的电压值和范围仅仅是出于说明的目的，输入电压（例如Vpp和Vcc）的实际值能够依据应用而改变。

基于上述讨论，这里的实施例包括存储器装置110，其被配置成克服了如上面讨论的不足和/或本领域中已知的其它不足。例如，根据这里的实施例，存储器装置110包括存储器135以用于保存数据。替代使用在输入端112-1上接收的相同输入电压（例如Vcc）给存储器135和电压转换器电路122两者提供功率，存储器装置110包括用于接收电压Vpp的附加输入端112-2。

总之，如上提及的，使用单独和/或较高输入电压Vpp以产生用于操作存储器功能（例如，读取、编程、擦除、……）的内部电压V1、V2、……、Vk，这相比于常规存储器装置提供了优势。例如，功率管理电路120和对应的电压转换器电路122基于比给存储器135供电的电压更高的输入电压在产生内部电压V1、V2、……、Vk方面更有效。换句话说，存储器135和/或I/O逻辑138能够在相对低电压Vcc下操作；功率管理电路120和对应的电压转换器电路122能够在较高电压下操作。使用较高输入电压Vpp提高了转换器的效率（例如减少功率消耗）和因此减少了产生内部电压V1、V2、……、Vk所需要的相应的转换器电路（例如，电荷泵电路）的尺寸和复杂性。

使用较高电压Vpp（与使用Vcc相反）还能够提高关于存储器装置110的存储器135的读取/编程/擦除性能，这是因为它更容易产生更快速地执行关于存储器135的存储器操作所需要的较高内部电压V1、V2、……、Vk。也就是说，较高内部电压V1、V2、……、Vk的产生支持较快速的读取/编程/擦除操作。当功率管理电路120基于输入电压Vcc（而不是Vpp）产生内部电压V1、V2、……、Vk时，该内部电压V1、V2、……、Vk成比例地减小，降低了执行存储器操作的整体性能。换句话说，在例如Vpp的额外电压输入在对应的存储器系统中不可获得的环境中，存储器装置110能够在输入端112-2上接收电压Vcc，产生较低内部电压V1、V2、……、Vk，并且还仍然操作，但是以较慢的读取/编程/擦除速度进行。然而，大多数的应用将受益于用于向功率管理电路120提供功率的另一电压，例如Vpp。

图2是根据这里的实施例的包括多个功率输入端的存储器装置110的实例图。通常，在图2中的存储器装置110支持与上面关于图1的讨论相同的操作。然而，在图2中的存储器装置110说明了能够使用Vpp作为功率管理电路120的第一功率源和Vcc是对于存储器核（例如，存储器135）和对应的控制和I/O逻辑138的第一功率源。然而，附加的，如图2所示，Vcc可以被用在内部功率管理电路120的一部分中以支持例如参考发生器、主振荡器、和时钟驱动器等的功能。还注意到Vpp可以被用在存储器135的一部分中以执行例如在行解码器和行预解码器中的本地电荷泵的功能。

图3是根据这里的实施例的包括选择输入功率和产生内部电压的检测器电路的存储器装置的实例图。在这样的实施例中，如这里描述的存储器装置110能够被配置成感测一个或多个输入电压的存在或幅值并且自动地选择合适的输入电压以产生用于操作存储器135的一个或多个内部电压。换句话说，使用者或制造商可以在对应的存储器系统中包括存储器装置110且在操作期间施加Vcc和Vpp两者到该装置。在该例子中，如上讨论的，功率管理电路120基于输入电压Vpp产生内部电压V1、V2、……、Vk。根据另一个例子，如果电压Vpp失效或用户或制造商将Vpp接地（或者使其为开路），该检测器电路310（通过开关305）能够检测这样的条件并且传送电压Vcc（替代电压Vpp）到电压转换器电路122的输入端以产生相应的内部电压V1、V2、……、Vk。因此，电压Vcc能够被用作为当Vpp不可获得时产生内部电压V1、V2、……、Vk的备份。

在一个实施例中，如所示的实例性泵能够被设计成基于较低电压操作。然而，如果较高电压被用于操作该电压转换器电路122（例如电荷泵电路），该泵将更快且更早地关闭。

检测器电路310能够确定是自动地选择输入电压Vcc还是输入电压Vpp的一种方法是比较在输入端112-2处的电压与阈值参考值。如果在输入端112-2处的电压大于阈值，该检测器电路310控制开关305以传送在该输入端112-2处的电压到电压转换器电路122。如果在输入端112-2处的电压小于阈值，则检测器电路310控制开关305以传送在输入端112-1处的电压到电压转换器电路122。

检测器电路310能够确定是自动地选择电压Vcc还是电压Vpp的另外一种方法是比较在输入端112-2处的电压与在输入端112-1处的电压。如果在输入端112-2处的电压高于在输入端112-1处的电压，则该检测器电路310控制开关305以传送电压Vpp到电压转换器电路122。如果在输入端112-2处的电压低于在输入端112-1处的电压，则该检测器电路310控制开关305以传送电压Vcc到电压转换器电路122以产生内部电压V1、V2、……、Vk。相应地，功率管理电路120的检测器电路310能够基于多个输入电压的状态来产生内部电压V1、V2、……、Vk。

在一个实施例中，如果输入电压相等，则存储器装置110能够以如上所讨论的和如图2所示的那样操作。

基于如上讨论的不同操作模式，能够通过使用例如比较在Vpp引脚上的电平和Vcc电源电压的比较器来检测Vpp的电压电平或状态，从而自动引发在单一电源模式（例如Vcc被使用于给功率管理电路120和存储器管理电路提供功率）和多电源模式（例如使用如图1所示的Vcc和Vpp）之间的模式切换。因此，如果使用者已将Vpp引脚接地（0V），则存储器将使用Vcc电源以便给内部高电压泵供电。如果使用者已将Vpp连接到适合的电压（5-12V），则该存储器能够使用Vpp电源给泵提供功率以用于更高效率的操作。

在另一个实施例中，存储器装置110的存储器管理电路130可以包括控制寄存器以用于手动地或者电子式地选择（例如通过配置命令）所谓的单一电源模式或所谓的双模式，在该单一电源模式中功率管理电路120基于Vcc产生内部电压V1、V2、……、Vk，在该双模式中电源管理电路基于Vpp产生内部电压V1、V2、……、Vk，同时通过Vcc给存储器135提供功率。

更具体的，作为除了使用检测器电路310和开关305以在不同的电源模式之间进行切换之外的另一选择，存储器管理电路130可以包括配置寄存器（例如，装置控制配置寄存器）以用于基于软件命令在单一电源模式和多电源模式之间进行选择性地切换。如下面描述的对寄存器的多种附加功能能够灵活地使用多个外部功率源。（对于存储器装置的内部或外部的）数字控制器装置能够被配置成向控制寄存器进行写入并且选择哪种模式应该被使用以按着下面的表1中的那样来操作存储器装置110。为了选择Vcc作为用于产生内部电压V1、V2、……、Vk的源，与存储器装置110相关联的控制器将逻辑0写入到在下面的表1中的装置控制寄存器的位0。为了选择Vpp作为用于产生内部电压V1、V2、……、Vk的源，控制器将逻辑1写入到在下面的表1中的装置控制寄存器的位0。

表1.装置控制寄存器

描述    位7 位6 位5 位4 位3 位2 位1 位0

使用Vcc X X X X X X X   0

使用Vpp X X X X X X X   1

根据一些实例性实施例，在闪速存储器装置135中的读装置信息寄存器（如在下面的表2中的那样）可以基于位6和7提供关于存储器装置110的可能配置的信息。例如，当位6和7是逻辑“0”时，这表示给定的存储器装置110使用输入电压Vcc以产生内部电压。当位6是“0”并且位7是“1”时，这表示给定的存储器装置110使用输入电压Vpp以产生内部电压。最后，当位6是“1”并且位7是“0”时，这表示给定的存储器装置110能够由控制器配置以使用输入电压Vpp或者输入电压Vcc来产生内部电压。因此，该装置配置寄存器能够被用于表示哪些提供功率的项被存储器装置110支持。

表2-装置配置寄存器

图4是说明根据这里的实施例的与存储器装置110相关联的样品的组件外形尺寸的实例图。为了清楚起见，点的垂直序列表示从引脚到存储器装置410的连接。

如所示，组件410能够被具体化为例如48引脚的TSOP1类型的组件（12毫米X20毫米）。组件410的引脚1专用于接收传送到存储器装置110的输入端112-2的输入电压Vpp。组件410的引脚12专用于接收传送到存储器装置110的输入端112-1的电压Vcc。引脚13将被连接到对应的地电压（例如，输入端112-3）。

引脚28和44是用于各自给I/O逻辑138的一部分提供功率的附加输入端的例子，如前讨论的那样。引脚30和43将被连接到与电压Vccq相关联的地。

与图4中的组件410相关联的附加细节能够在序列号60/902,003的美国临时专利申请中找到。

图5是根据这里的实施例的包括一个或多个存储器装置110的存储器系统500的实例图。如图所示，存储器系统500包括功率转换器电路550以用于接收从源提供的电压V_INPUT，诸如，该源是例如计算机系统的母板、120伏的墙壁电源插座、与USB连接器相关联的电源。基于输入到功率转换器550的V_INPUT和可能的一个或多个其它电压，功率转换器550产生一个或多个不同电压（例如Vcc和Vpp）。该产生的电压Vcc和Vpp被施加以提供功率给一个或多个存储器装置110（例如存储器装置110-1、存储器装置110-2、……存储器装置110-X）。

作为上面的实施例的替换，注意到，能够从外部源接收电压Vpp和电压Vcc而不必通过在基板505上的电源装置来转换。因此，取决于不同电源电压Vcc和Vpp的有效性，功率转换器550是可任选的。

如前讨论的，存储器系统500中的一个或多个存储器装置的每一个可以包括由电压Vcc来提供功率的相应的闪速存储器135、和相应的功率管理电路120以用于接收电压Vpp并将其转换成由相应的闪速存储器使用的至少一个电压来执行存储器操作，以便管理保存在对应的存储器装置中的数据。

存储器系统500可以包括基板505（例如电路基板、印刷电路板、柔性带、在单个组件中的多个芯片等），在该基板上存在一组存储器装置。例如功率转换器550和访问控制器560的可选电路也能够存在于基板505上或者存在于关于基板505的一个或多个远程位置（例如在母板、控制器等上面）。

为了将电压Vcc和Vpp传送到存储器装置，该基板可以包括导电路径510。如所示，导电路径510-1将电压Vcc传送到在基板505上的存储器装置。导电路径510-2将电压Vpp传送给在基板505上的存储器装置。

根据如前面讨论的实施例，在基板505上的每一个存储器装置可以包括对应的第一功率输入引脚以用于将电压Vcc递送到相应的存储器装置的闪速存储器。另外，在基板505上的每一个存储器装置可以包括对应的第二功率输入引脚以用于将电压Vpp递送到相应的存储器装置的功率管理电路。

如前讨论的，由相应的功率管理电路产生的一个或多个内部电压能够起如下功能，例如：i）编程在相应闪速存储器中的单元，ii）擦除在相应闪速存储器中的单元，iii）读取来自在相应闪速存储器中的单元的数据。

存储器系统500能够被用在多种不同类型的消费者和商业应用中。例如，在一个实施例中，存储器系统500是闪存盘（thumb drive）装置，例如插入到计算机的USB端口的存储棒。在这样的例子中，USB端口可以提供例如Vpp的电压，其被本地下变换成Vcc。在闪存盘装置中的Vpp和本地产生的Vcc被施加到在该闪存盘装置（例如所谓的存储棒）中的对应的一个或多个存储器装置以执行如这里描述的功能。

根据另一个实施例，存储器系统500可以是可拆卸地连接到母板的单列或双列直插存储器板。

根据另一个实施例，存储器系统500是与计算机系统相关联的固态内部存储器驱动器。

根据另一个实施例，存储器系统500是计算机系统可访问的外部驱动器。因此，存储器系统500能够以取决于应用的多个不同形式因素被配置。

图6是说明根据这里的实施例的电压转换器电路122的实例图，其将例如Vpp或Vcc的输入电压转换成内部电压V1、V2、……、Vk之一。功率管理电路120产生并施加信号CLK和CLK#到每一个电荷泵级（例如级1、级2、……、级N）的输入端。对于较高效率，CLK和CLK#能够是如所示的Vcc电平信号，或者可选择的Vpp电平信号。基于如所示的时钟信号和输入电压的应用，电压转换器电路122产生内部电压V1。如前面讨论的，功率管理电路120可以包括多个其它电压转换器电路122（类似于图6中所示的）以产生其它内部电压V2、……、Vk。

更具体的，图6包括实例性的N级的乘法器（例如多个电压转换器之一）和与多个电压转换器之一相关联的对应操作的典型电压波形的说明。再次注意到，根据这里的实施例，电压转换器电路122能够被使用在功率管理电路120中。

如图6所示，两个时钟(即CLK和CLK#)是反相位的且具有幅值Vcc，并且电容耦合到在开关链路中的对应的栅极。在本实例的情境中，电压转换器电路122（例如乘法器）以与组桶式延迟线相类似的方式操作，然而，在开关链路中的开关之间的节点处的电压在每个抽送周期之后不复位，以使得平均节点电压电势（例如在开关链路中的一个开关和下一个开关之间的节点的电压）从开关链路的输入端到输出端逐步增加以产生电压V1。该操作在原理上类似于在MOS（金属氧化物半导体）集成电路中经常使用以便增大电压的公知的“自举”技术。

再次注意到如图6中示出的电压转换器电路122仅仅以举例方式被示出并且其它转换器电路或线路能够被使用在功率管理电路120中以将输入电压转换成输出电压。

图7是说明根据这里的实施例的功率管理电路120和相关联电路的实例图。如所示，功率管理电路120包括电源控制器702以用于启动不同电压转换器电路的操作。基于来自电源控制器702的输入，参考发生器710对于每一个转换器122产生不同的参考电压。主振荡器产生时钟信号。

每一个调节器715（例如调节器715-1，调节器715-2，调节器715-3，调节器715-4，调节器715-5）依据由给定的电压转换器产生的对应电压来接收对应的参考电压。例如，调节器715-1接收电压参考Verase_ref，调节器715-2接收电压参考Vprogram_ref，等等。电压调节器715给对应的驱动器720提供对应产生的电压是否在调节内的指示。

取决于来自振荡器705的主时钟信号和从对应的调节器715接收到的相应输入控制，驱动器720的每一个（例如驱动器720-1，调节器720-2，调节器720-3，调节器720-4，调节器720-5）输出一个或多个控制信号到对应的电荷泵单元730。电荷泵单元730（例如电荷泵730-1，电荷泵730-2，电荷泵730-3，电荷泵730-4，和电荷泵730-5）接着产生被用于支持不同存储器操作的相应内部电压V1、V2、……、V5。

在存储器装置110的存储器135中的闪速存储器单元（NAND闪存或NOR闪存）典型地通过Folwer-Nordheim（F-N）隧穿或热电子注入而被擦除和编程。擦除、编程和读取操作以及内部电压V1、V2、……、Vk的使用以在该单元电平处执行这样的操作被示出在随后的图8-11中的实例性NAND闪速存储器实施例中。

正如在该说明书的后面将更详细讨论的那样，为了执行与存储器135相关联的读取和编程验证操作，功率管理电路120能够产生Vread和Vread7的电压：

Vread（在一些实例中，4.5V-5.5V）：到所选择的NAND串中的未选择的单元门的字线电压

Vread7（在一些实例中，6V-7V）：在所选择的块解码器中的Vread通过电压

为了执行编程操作，功率管理电路能够产生Vpgm和Vpass：

Vpgm（在一些实例中，14V-20V）：到所选择的NAND串中的所选择的单元门的字线电压

Vpass（在一些实例中，8V-14V）：到所选择的NAND串中的未选择的单元门的字线电压

为了执行擦除操作，功率管理电路能够产生Verase：

Verase（在一些实例中，～20V）：到单元基板的擦除电压

如本领域的技术人员将了解的，可以通过单元技术、装置技术和过程技术来改变如上提及的高电压电平。

图8是说明根据这里的实施例的关于存储器单元的擦除操作的实例图。

在NAND闪速存储器实施例中，通过F-N隧穿来管理在存储器135中的单元的擦除和编程。在擦除操作期间，存储器135的对应单元810的顶聚（toppoly）815（即顶栅）被偏置到Vss（地），同时单元810的衬底830被偏置到由功率管理电路120产生的擦除电压Vers（例如20伏）。单元810的源和漏极被浮置（由于从P-衬底830到n+源极/漏极的结正向偏置，源极和漏极自动被偏置到Vers（例如Verase））。通过该擦除偏置条件，在浮置的聚（floating poly）820（即浮置栅）中的捕获电子（电荷）经由隧道氧化物825被均一地发送到衬底830，如所示。

被擦除单元的单元的Vth（例如电压阈值）变为负，如图8的图表850中所示。换句话说，该被擦除的单元是导通状态的晶体管（即通常利用0V的栅极偏压Vg被导通）。

图9是说明根据这里的实施例的单元编程操作的实例图。

如所示，在编程操作期间，存储器135的实例性单元910的顶聚（toppoly）915（即顶栅）被偏置到编程电压Vpgm，而单元910的衬底930、源极和漏极被偏置到Vss（地）。通过该编程偏置条件，在衬底930中的电子（电荷）经由隧道氧化物925被均一地注入浮置的聚(floating poly)920（即浮置栅）。被编程的单元的电压阈值变为正，如图9的图表950中所示。换句话说，该被编程的单元是截止状态晶体管（即通常利用0V的栅极偏压Vg被关断）。

图10是说明根据这里的实施例的被擦除的单元的读取的实例图。

为了读取在存储器135中的单元的单元数据，被选择的单元（例如，单元1010）的对应的栅极和源极被偏置到0V。

如果单元1010诸如被擦除的单元如图10中所示，该被擦除的单元810具有负阈值电压（如图表1050中所示）且因此在该给定偏置条件下存在从漏极到源极的单元电流（Icell）。

图11是说明根据这里的实施例的被编程的单元的读取的实例图。

如上讨论的那样为了读取在存储器135中的单元的单元数据，被选择的单元（例如单元1110）的对应的栅极和源极被偏置到0V。

如果单元1110被编程，如图11中所示，该被编程的单元1110具有正阈值电压（如图表1150中所示）和在该给定偏置条件下不存在从漏极到源极的单元电流。连接到每一个位线的读出放大器读出并锁存单元数据；诸如在图10中的单元1010的被擦除的单元（导通单元）被读出为逻辑“1”和诸如在图11中的单元1110的被编程的单元（关断单元）被读出为逻辑“0”。

图12是说明根据这里的实施例的在与存储器装置110相关联的读取页操作期间的偏置条件和使用由功率管理电路120产生的内部电压（例如Vread）的NAND单元串的实例图。

在存储器135中被选择的字线（例如字线27）被设置为0V，而未选择的字线（例如字线0-26和28-31）、SSL和GSL被偏置到电压Vread（例如7伏）。Vread由功率管理电路120产生并且足够高以致使未选择的单元晶体管（例如在字线0-26和28-31上的那些晶体管）导通，而与它们的编程状态（即单元Vth）无关。该公共源极线（CSL）被设置接地。在应用读取偏置条件的情况中，所选择的单元的电压阈值（例如Vth）确定单元电流Icell。该单元电流Icell由在页缓冲器中的位线读出放大器来读出。因此，位线读出放大器能够检测单元1210的状态。

图13是说明根据这里的实施例的块擦除操作的实例图。

在存储器135中的闪速存储器单元必须在编程之前被擦除。根据一个实施例，是以块为基础而不是以逐个单元为基础来执行擦除操作。

为了执行在图13中所示的存储器135的单元的块擦除操作，袋型的p-阱（PP-阱）衬底1325被偏置到由功率管理电路120产生的擦除电压Vers，而在所选择的块中的位线（B/Ls）和公共源极线（CSL）被设置到浮置状态。在上述状态的同时，在被选择的块中的所有字线被偏置到0V，而通过在它们（例如SSL和GSL）与衬底1325之间发生的电容去耦合，串选择线（SSL）和地选择线（GSL）被浮置和提升到擦除电压Vers。通过该技术，在所选择的块中的整个组的单元能够通过F-N隧穿被擦除。

图14是说明根据这里的实施例的页编程操作的实例图。注意到在所选择的块中的所选择的页必须在页编程之前被擦除并且该被擦除的单元被读取为逻辑“1”。

由功率管理电路120产生的下面的电压被用于执行如下讨论的页编程操作：Vpgm、Vpass和Vpi。

用于编程的Vpgm（例如在本实例的情境中的～18V）被设置到足够高的编程电压以使用在所选择的单元上的0V的漏极电压引起F-N隧穿。

用于“通过”Vpi的Vpass（例如在本实例的情境中的～10V）被设置到足够高的通过电压以致使在所选择的串中的未选择的单元晶体管导通而与它们的编程状态（即单元Vth）无关。同时，Vpass应该足够低以使得不会在未选择的单元上引起F-N隧穿。

用于禁止编程的Vpi（例如，在本实例的情境中的～8V）被设置到足够高的编程禁止电压以阻止在所选择的单元上的F-N隧穿。Vpi典型地高于电源电压Vcc并且低于Vpass。

在逻辑“0”编程的情况中，所选择的位线被设置到0V并且所选择的单元的沟道接地。所选择的单元的栅极被偏置到第一电压Vpgm。因此，通过从漏极注入电子（F-N隧穿）到浮置栅来编程所选择的单元。

在逻辑“1”编程的情况中，在编程之前的被擦除的单元必须保持单元状态（即被擦除的单元的阈值电压Vth）。换句话说，单元编程被阻止。为了阻止单元编程，所选择的单元位线被设置到Vpi并且该Vpi电平经由未选择的单元被传递到所选择的单元的漏极。在所选择的单元上的电压差（Vpgm-Vpi）阻止从漏极到浮置栅的F-N隧穿。

在前面的实例中，高编程禁止电压Vpi直接经由位线被提供给NAND串沟道。在最坏的情况中，对应于全部所选择的页的所有位线被设置到Vpi（即在所选择的页上的所有单元被编程为逻辑‘1’的情况），这产生下面的问题：

在编程操作期间由内部高电压发生器来提供Vpi并且要求大容量的电荷泵来提供Vpi至高容量位线。这导致功率消耗和芯片尺寸的急剧增加。

连接到位线的页缓冲器必须被提供有高电压晶体管以便提供Vpi。高电压晶体管大于常规电压（即Vcc）晶体管，这加大了页缓冲器尺寸（和由此导致的芯片尺寸）。

由高电压位线隔离要求来担负存储器的进一步按比例缩小。

由于由具有受限电流源的内置电压发生器来给高容量位线充电至Vpi，所以编程速度较慢。

图15是说明根据这里的实施例的页编程偏置条件的实例图。

为了解决在图14中描述的问题，可使用在图15中示出的自升压编程禁止方案。

在SSL晶体管导通并且GSL晶体管关断的情况中，要被编程的单元的位线电压被设置到0V，同时要被禁止编程的单元的位线电压被设置到Vcc。0V位线将相关联的单元NAND串的沟道连接到地。当编程电压Vpgm被施加到所选择的单元的栅极时，在栅极和沟道之间的大电势差导致电子F-N隧穿到浮置栅上，对该单元编程。

在编程禁止单元中（例如Vcc被施加到相应位线的单元），位线初始地给相关联的沟道预充电。当单元NAND串的字线电压升高到在被选择的字线处的编程电压Vpgm和升高到在未选择的字线处的通过电压Vpass时，通过控制栅、浮置栅、沟道和体的串联电容被耦合并且沟道电势被自动地提升。

在编程禁止串中，当耦合的沟道电压升高到[Vcc-Vth]（Vth：SSL晶体管的阈值电压）时，SSL晶体管关断并且沟道变成浮置节点。该浮置沟道电压能够升高到栅极电压的大约80%。因此，当编程电压Vpgm（例如在本实例的情境中的15.5-20伏）和通过电压（Vpass例如在本实例的情境中的10V）被施加到控制栅时，在本实例的情境中的编程禁止单元的沟道电压被提升到大约8V。该高沟道电压阻止在编程禁止单元中发生F-N隧穿。使用该技术，由施加较高电压Vpi（在本实例的情境中的～8V）到位线的要求引起的所有不足都能够被消除。

图16是说明根据这里的实施例的块解码器的实例图。注意到对于块解码器的电路实施有多种变化。

串选择线SSL、字线WL0到WL31、地选择线GSL和公共源极线CSL被经由传输晶体管TSS、TS0到TS31、TGS和TCS的公共信号SS、S0到S31、GS和CS来驱动，传输晶体管TSS、TS0到TS31、TGS和TCS共同地被块解码器的输出信号BD_out控制。

本地电荷泵是高电压切换电路以用于控制传输晶体管TSS、TS0到TS31、TGS和TCS。其典型地包括增强型NMOS晶体管、耗尽型NMOS晶体管（DEP）、本征NMOS晶体管（native NMOS transistor）（NAT）和2输入端的NAND门。当块解码器锁存输出BDLCH_out是Vdd、HVenb是0V且输入OSC在振荡（注意：本地电荷泵是公知的电路技术）时，块解码器的输出信号BD_out升高到Vhv。

当输入RST_BD脉冲高（短脉冲）时锁存输出BDLCH_out被复位到0V，并且在有效行预解码地址信号Xp、Xq、Xr和Xt的情况下，当输入LCHBD脉冲高（短脉冲）时解码地址被锁存。

图17是说明根据这里的实施例的与存储器装置110相关联的方法的实例流程图1700。通常，流程图1700记录如上讨论的一些概念。注意到在所有的流程图中的步骤顺序仅仅是示例性的，并且步骤通常能够以任意顺序被执行。例如，没有理由认为下面的步骤1710必须在步骤1715之前，诸如此类。

在步骤1710中，存储器装置110接收电压Vcc。

在步骤1715中，存储器装置110使用电压Vcc以给在存储器装置110中的闪速存储器135提供功率。

在步骤1720中，存储器装置110接收电压Vpp。

在步骤1725中，存储器装置110将电压Vpp转换成一个或多个内部电压V1、V2、……、Vk，其使能与闪速存储器135相关联的存储器控制操作。

图18是说明根据这里的实施例的与存储器装置110相关联的方法的实例流程图1800。通常，流程图1800记录如上讨论的一些概念。

在步骤1810中，存储器装置110接收电压Vcc。

在步骤1815中，存储器装置110使用电压Vcc以给存储器135提供功率。

在步骤1820中，存储器装置110接收电压Vpp。

在步骤1825中，存储器装置110产生一组内部电压V1、V2、……、Vk，每一个内部电压大于或等于电压Vpp。如前讨论的，由存储器135使用内部电压以执行不同的数据存取操作。为了产生内部电压V1、V2、……、Vk，存储器装置110的功率管理电路执行下面的子步骤。

在子步骤1830中，存储器装置110的功率管理电路120操作存在于与闪速存储器135为同一基板上的电源电路（例如电压转换器电路122）以产生大于Vpp的第一内部电压（例如Verase）。

在子步骤1835中，存储器装置110的功率管理电路120提供或者传送第一内部电压到存储器135。

在子步骤1840中，存储器装置110的功率管理电路120操作存在于与闪速存储器为同一基板上的电压转换器电路122以产生大于Vpp的第二内部电压。

在子步骤1845中，存储器装置110提供第二内部电压（例如Vprogram）到存储器135。

图19是根据这里的实施例的与存储器系统500相关联的实例性流程图1900。

在步骤1910中，存储器装置110的用户、制造商、操作者、拥有者提供电压Vcc给存储器装置110以给存储器装置110中的闪速存储器提供功率。在一个实施例中，这包括施加Vcc给存储器装置的第一引脚以给闪速存储器和/或相关电路提供功率。

在步骤1915中，存储器装置110的用户、制造商、操作者、拥有者提供电压Vpp给存储器装置110以给在存储器装置110中的功率转换器电路提供功率。在一个实施例中，提供电压Vpp包括施加Vpp给存储器装置110的第二引脚。如讨论的那样，功率管理电路（例如功率转换器电路）接收Vpp并且将Vpp转换成一个或多个内部电压V1、V2、……、Vk，该内部电压被相应的闪速存储器135使用以支持数据管理操作。例如，施加电压Vpp使能下面所选择的数据管理操作中的一个或多个：i）编程在闪速存储器中的单元，ii）擦除在闪速存储器中的单元，iii）从在闪速存储器中的单元中读取数据。

能够对所描述的实施例进行一定的适应性改变和修改。因此，上面讨论的实施例被认为是说明性的而不是限制性的。

Claims (9)

1.一种存储器装置，包括：

用于保存数据的存储器；

用于使得能够对所述存储器中的数据进行访问的输入/输出逻辑;

用于接收用于给所述输入/输出逻辑提供功率的第一外部电压的第一输入引脚;

用于接收第二外部电压的第二输入引脚,所述第二电压的幅值大于所述第一电压的幅值;以及

功率管理电路,其用于接收该第二电压并且将该第二电压转换为至少第一内部电压、第二内部电压和第三内部电压，所述第一内部电压、第二内部电压和第三内部电压中的每个具有互不相同的并且与所述第二外部电压的平均值不同的平均值；以及

其中，至少部分地通过由所述功率管理电路提供的所述第一内部电压、第二内部电压和第三内部电压来使得能够对所述存储器中的数据进行修改。

2.根据权利要求1所述的存储器装置，其中所述第一内部电压、第二内部电压和第三内部电压中的每个的平均值大于所述第二外部电压的平均值。

3.根据权利要求1所述的存储器装置，其中所述存储器是闪速存储器。

4.根据权利要求3所述的存储器装置，其中所述闪速存储器是NAND闪速存储器。

5.根据权利要求1所述的存储器装置，其中所述功率管理电路至少包括第一调节器、第二调节器和第三调节器，所述第一调节器、第二调节器和第三调节器用于分别调节所述第一内部电压、第二内部电压和第三内部电压。

6.根据权利要求1所述的存储器装置，其中所述功率管理电路包括第一调节器电路，该第一调节器电路用于：

i)接收所述第一内部电压；以及

ii)生成输出以指示所述第一内部电压是否在第一调节内。

7.根据权利要求6所述的存储器装置，其中所述功率管理电路还包括参考发生器电路，该参考发生器电路用于生成要被提供给所述第一调节器电路的参考电压。

8.根据权利要求6所述的存储器装置，其中所述功率管理电路还包括第二调节器电路，该第二调节器电路用于：

i)接收所述第二内部电压；以及

ii)生成输出以指示所述第二内部电压是否在第二调节内。

9.根据权利要求6所述的存储器装置，其中所述功率管理电路还包括第二调节器电路，该第二调节器电路用于：

i)接收所述第三内部电压；以及

ii)生成输出以指示所述第三内部电压是否在第二调节内。

Images