JP3595691B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP3595691B2 JP3595691B2 JP23923898A JP23923898A JP3595691B2 JP 3595691 B2 JP3595691 B2 JP 3595691B2 JP 23923898 A JP23923898 A JP 23923898A JP 23923898 A JP23923898 A JP 23923898A JP 3595691 B2 JP3595691 B2 JP 3595691B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- memory cell
- write
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
Description
【０００１】
【発明の属する技術分野】
この発明は、電源電圧より高い書き込み／消去電圧を用いてデータ書き込み／消去制御を行う不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】
従来より、半導体記憶装置の一つとして、電気的書き換えを可能としたＥＥＰＯＭが知られている。中でも、メモリセルを複数個直列接続してＮＡＮＤセルを構成するＮＡＮＤセル型ＥＥＰＲＯＭは、高集積化できるものとして注目されている。ＮＡＮＤ型ＥＥＰＲＯＭのメモリセルには、半導体基板上に電荷蓄積層（浮遊ゲート）と制御ゲートとを積層形成したＦＥＴＭＯＳ構造が用いられる。このメモリセルは、浮遊ゲートに蓄積された電荷量によって、データ“０”，“１”を記憶する。この明細書では、メモリセルのしきい値電圧が正の状態をデータ“０”、負の状態をデータ“１”とする。
【０００３】
ＮＡＮＤ型ＥＥＰＲＯＭでのデータ書き込みは、選択されたワード線（制御ゲート線）に２０Ｖ程度の昇圧された書き込み電圧Ｖｐｇｍを印加し、非選択ワード線には中間電圧Ｖｐａｓｓを印加し、データ“０”，“１”に応じて選択メモリセルのチャネル電圧をコントロールする。“０”データ書き込みのビット線は０Ｖとし、このビット線電圧を選択メモリセルのチャネルまで転送する。これにより選択メモリセルでは、トンネル電流により浮遊ゲートに電子が注入され、しきい値が正の状態（データ“０”）となる。“１”データ書き込みのビット線には、ＶＣＣが与えられ、選択ゲート線にもＶＣＣが与えられる。このとき、選択ゲートがオフになり、ビット線に沿うメモリセルのチャネルはフローティングになる。この結果、チャネルは制御ゲートからの容量結合により電位上昇するから、書き込み電圧が与えられた制御ゲート線に沿ったメモリセルでしきい値の変動がなく、負のしきい値状態（データ“１”の消去状態）に保たれる。
【０００４】
ＮＡＮＤ型ＥＥＰＲＯＭでのデータ消去は、例えばメモリセルアレイ全体について、全てのワード線に０Ｖを印加し、基板或いはウェルに２０Ｖ程度の消去電圧Ｖｅｒａｓｅを印加して、全メモリセルで浮遊ゲートの電荷を基板側に放出させる。これにより、全メモリセルはしきい値が負のデータ“１”状態に消去される。メモリセルアレイが複数ブロックある場合に、ブロック単位でデータ消去を行うこともある。この場合には、選択ブロックについて上記条件を与え、非選択ブロックについてはワード線を全てフローティングにすればよい。
【０００５】
データ読み出しは、選択されたワード線に０Ｖ、残りの非選択ワード線にデータ“０”，“１”に拘わらずメモリセルがオンする中間電圧Ｖｒｅａｄを与えて、ＮＡＮＤ型セルが導通するか否かをビット線で検出することにより行われる。
【０００６】
この様なＮＡＮＤ型ＥＥＰＲＯＭにおいて、“０”データ書き込みのメモリセルのしきい値分布を一定の範囲に追い込むためには、書き込み電圧を狭い時間幅のパルス電圧として、パルス電圧の繰り返し印加による書き込み動作を行い、各書き込み動作毎に書き込み状態を確認するベリファイ読み出しを行う。特に、狭いしきい値範囲に追い込むことが要求される多値記憶の場合には、この様な書き込みモードが不可欠となり、その場合に書き込みパルス電圧を順次ステップアップさせる方式は、既に提案されている（Ｇ．Ｊ．Ｈｅｍｉｎｋ， Ｔ．Ｔａｎａｋａ， Ｔ．Ｅｎｄｏｈ， Ｓ．Ａｒｉｔｏｍｅ， ａｎｄ Ｒ．Ｓｈｉｒｏｔａ “Ｆａｓｔ ａｎｄ ａｃｃｕｒａｔｅ ｐｒｏｇｒａｍｍｉｎｇ ｍｅｔｈｏｄ ｆｏｒ ｍｕｌｔｉ−ｌｅｖｅｌ ＮＡＮＤ ｆｌａｓｈ ＥＥＰＲＯＭ’ｓ”， ｉｎ ＳＹＭＰ． ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇ． Ｔｅｃｈ． Ｐａｐｅｒｓ， Ｊｕｎｅ １９９５， ｐｐ．１２９−１３０）。
【０００７】
このデータ書き込み方式では、書き込み電圧のステップアップ分をΔＶｐｇｍとして、書き込まれるデータのしきい値分布は、ΔＶｔｈ＝ΔＶｐｇｍとなる。即ち、微小ステップずつ高くなる書き込みパルスで書き込むことにより、書き込み状態のしきい値電圧のバラツキを小さいものとすることができる。
【０００８】
【発明が解決しようとする課題】
上述のように、書き込みとベリファイ読み出しを繰り返すＥＥＰＲＯＭにおいて、書き込みパルス電圧Ｖｐｇｍのステップアップ分ΔＶｐｇｍを大きくすれば、高速の書き込みが可能であるが、これではメモリセルのしきい値のバラツキΔＶｔｈを小さい範囲に抑えることができない。そして、しきい値のバラツキΔＶｔｈが大きくなると、読み出しの際に非選択ワード線に与えられる中間電圧Ｖｒｅａｄを大きくしなければならない。この中間電圧Ｖｒｅａｄは、非選択のメモリセルをデータ“０”，“１”に拘わらず導通させるためのもので、“０”状態のメモリセルのしきい値の最大値より高くなければならないからである。
【０００９】
しかし、この様に読み出し時の中間電圧Ｖｒｅａｄを高くすると、読み出し動作において非選択の“１”データのメモリセルでチャネルから浮遊ゲートに電子注入が生じて“０”状態に変化する（リードディスターブ）可能性、即ち誤書き込みが生じる可能性が大きくなる（Ｋ．Ｔａｋｅｕｃｈｉ， Ｔ．Ｔａｎａｋａ， ａｎｄ Ｈ．Ｎａｋａｍｕｒａ “Ａ ｄｏｕｂｌｅ−ｌｅｖｅｌ−Ｖｔｈ ｓｅｌｅｃｔ ｇａｔｅ ａｒｒａｙ ａｒｃｈｔｅｃｔｕｒｅ ｆｏｒ ｍｕｌｔｉ−ｌｅｖｅｌ ＮＡＮＤ ｆｌａｓｈ ｍｅｍｏｒｉｅｓ”， ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ｖｏｌ．３１，Ｎｏ．４， Ａｐｒｉｌ， ｐｐ．６０２−６０９参照）。
【００１０】
従って、信頼性向上のためには、書き込みパルス電圧Ｖｐｇｍのステップアップ分ΔＶｐｇｍを小さくし、これにより書き込まれるメモリセルのしきい値電圧のバラツキΔＶｔｈを小さくすることが必要になる。しきい値のバラツキΔＶｔｈが小さければ、読み出しモードでの中間電圧Ｖｒｅａｄをそれだけ小さくすることができるからである。
しかし一方で、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｇｍを小さくすると、十分な書き込みを行うに必要な書き込みパルス数が多くなり、書き込み時間が長くなってしまうという問題がある。
【００１１】
この発明は、上記事情を考慮してなされたもので、用途に応じて最適のデータ書き込み／消去条件を選択できるようにした不揮発性半導体記憶装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
この発明に係る不揮発性半導体記憶装置は、ソース、ドレインを共有して複数個ずつ直列接続されたＮＡＮＤセルをマトリクス配列して構成され電気的書き換えが可能で且つデータを不揮発に記憶するＮＡＮＤ型メモリセルアレイと、このメモリセルアレイのデータを読み出すセンスアンプ回路と、前記メモリセルアレイへの書き込みデータを保持するデータラッチ回路と、前記メモリセルアレイのメモリセル選択を行うデコーダと、前記メモリセルアレイの選択されたメモリセルに書き換え電圧を与えてしきい値電圧を変動させるための書き換え電圧発生回路と、前記メモリセルアレイの非選択メモリセルに中間電圧を与える中間電圧発生回路と、前記書き換え電圧を初期値から順次ステップアップされる第１のパルス電圧として選択されたメモリセルに対して所望のしきい値に達するまで供給すると共に、前記書換え電圧のステップアップに連動させて、前記中間電圧を初期値から順次ステップアップされる第２のパルス電圧として前記非選択メモリセルに対して所望のしきい値に達するまで供給する電圧制御手段と、前記順次ステップアップされる前記第１及び第２のパルス電圧のステップアップ分を連動させて可変設定することにより、第１の書き換え時間で前記メモリセルのデータ書き込み又はデータ消去を行う第１の動作モードと、第１の書き換え時間と異なる第２の書き換え時間でメモリセルのデータ書き込み又はデータ消去を行う第２の動作モードとを選択的に設定する電圧設定回路とを備えたことを特徴とする。
【００１４】
またこの発明において例えば、前記第１の動作モードは、前記ＮＡＮＤ型セルアレイの選択されたメモリセルに対して前記第１のパルス電圧を印加する各書き込み動作の後に、前記ＮＡＮＤ型セルアレイの非選択メモリセルに電源電圧より高い第１の中間電圧を印加して前記選択されたメモリセルの書き込み状態を確認するためのベリファイ読み出し動作を行うデータ書き込みモードであり、前記第２の動作モードは、前記ＮＡＮＤ型セルアレイの選択されたメモリセルに対して前記第１のパルス電圧よりステップアップ分が大きい前記第２のパルス電圧を印加する各書き込み動作の後に、前記ＮＡＮＤ型セルアレイの非選択メモリセルに前記第１の中間電圧より高い第２の中間電圧を印加して前記選択されたメモリセルの書き込み状態を確認するベリファイ読み出し動作を行うデータ書き込みモードであるものとする。
【００１５】
またこの発明において、前記電圧設定回路は、（ａ）製品用途に応じて前記第１又は第２の動作モードを固定的に設定するものであり、或いは（ｂ）外部から入力されるコマンドにより前記第１又は第２の動作モードを可逆的に設定するものである。
【００１７】
この発明において好ましくは、前記書き換え電圧発生回路及び前記中間電圧発生回路は例えば、クロックの制御により昇圧する昇圧回路と、この昇圧回路に前記クロックを供給する昇圧制御回路とを備えて構成される。
【００１８】
またこの発明において、前記電圧設定回路は、例えば、前記昇圧回路の出力端子に負荷抵抗を介して接続された、前記パルス電圧の初期値を可変設定するための抵抗値切り替え用の第１の制御端子を持つ第１の可変抵抗回路と、この第１の可変抵抗回路と並列接続された、前記パルス電圧のステップアップ分を可変設定するための抵抗値切り替え用の第２の制御端子を持つ第２の可変抵抗回路と、これら第１及び第２の可変抵抗回路と前記負荷抵抗の接続ノードの電圧が基準電圧に達したことを検出しその検出出力により前記昇圧制御回路を制御して前記昇圧回路の動作を停止させる差動増幅器と、を備えて構成される。
【００１９】
更に、前記第１及び第２の制御端子には、（ａ）外部から入力されるコマンドに応じてそれぞれ選択的に制御信号が与えられるか、或いは（ｂ）製品用途に応じて選択された制御信号が固定的に与えられる。
【００２１】
この発明によると、不揮発性半導体記憶装置のデータ書き込み又はデータ消去について、書き換え時間の異なる少なくとも二つの動作モードを持たせることにより、必要に応じて高速のデータ書き込みを行い、或いは低速であるが信頼性を確保したデータ書き込みを行うことができる。二つの動作モードは具体的には、データ書き込みモードの場合であれば、順次ステップアップするパルス電圧として選択メモリセルに与えられる書き込み電圧のステップアップ分を異ならせることにより設定される。
【００２２】
例えば、現在考えられているＮＡＮＤ型ＥＥＰＲＯＭのフラッシュメモリの用途は、主に二つある。一つは、ディジタルスチルカメラの記憶媒体であり、もう一つはパーソナルコンピュータ等の記憶媒体である。ディジタルスチルカメラの用途では、データ書き換えは高々１０００回程度であるが、連続撮影を行うためには高速の書き込みが必要となる。この様な用途には、例えばコマンドにより書き込み電圧のステップアップ分を大きくすれば、高速の書き込みを行うことが可能になる。データ書き込み時間Ｔｐは、書き込みパルス幅Ｔｐｕｌｓｅ、書き込みパルス電圧のステップアップ分ΔＶｐｇｍ、“０”データ書き込みしきい値分布ΔＶｔｈ０（但し、ベリファイなしに書き込んだ場合）を用いて、次の式で表されることが知られている。
【００２３】
【数１】
Ｔｐ＝（１＋ΔＶｔｈ０／ΔＶｐｇｍ）×Ｔｐｕｌｓｅ
【００２４】
具体的に例えば、ΔＶｔｈ０＝２．５Ｖ、Ｔｐｕｌｓｅ＝３０μｓとすると、ΔＶｐｇｍ＝１Ｖの場合に、Ｔｐ＝１２０μｓとなり、高速の書き込みが可能である。
【００２５】
一方、ＮＡＮＤ型ＥＥＰＲＯＭをパーソナルコンピュータの記憶媒体として用いる場合には、１００万回程度の書き換えに耐えることが要求される。この様な用途には、コマンドにより、書き込みパルス電圧のステップアップ分ΔＶｐｇｍを０．５Ｖ程度と小さく設定する。これにより、書き込み速度は犠牲になるが、“０”データの書き込みしきい値を小さい範囲に追い込むことができる。この結果、読み出し時の中間電圧Ｖｒｅａｄを小さく保ち、誤書き込み等の生じない高信頼性を確保することが可能になる。
【００２６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施例を説明する。
図１は、この発明の一実施例に係るＮＡＮＤセル型ＥＥＰＲＯＭのブロック構成を示す。メモリセルアレイ１０１は後述するように、不揮発性のメモリセルを直列接続したＮＡＮＤセルを配列して構成される。このメモリセルアレイ１０１のビット線データをセンスし、或いは書き込みデータを保持するためにビット線制御回路（センスアンプ兼データラッチ）１０２が設けられている。センスアンプ兼データラッチ１０２は、データ書き込み後のベリファイ読み出し及び書き込み不十分のメモリセルに対する再書き込みを行う際のビット線電位制御をも行うもので、例えばＣＭＯＳフリップフロップを主体として構成される。
【００２７】
センスアンプ兼データラッチ１０２は、データ入出力バッファ１０６に接続されている。センスアンプ兼データラッチ１０２とデータ入出力バッファ１０６の間の接続は、アドレスバッファ１０５からのアドレス信号を受けるカラムデコーダ１０３の出力により制御される。
【００２８】
メモリセルアレイ１０１に対して、メモリセルの選択を行うため、より具体的には制御ゲート及び選択ゲートを制御するために、ロウデコーダ１０４が設けられている。基板電位制御回路１０７は、メモリセルアレイ１０１が形成されるｐ型基板（又はｐ型ウェル）の電位を制御するために設けられている。
【００２９】
メモリセルアレイ１０１の選択されたメモリセルにデータ書き込みを行う際に、電源電圧より昇圧された書き込み電圧Ｖｐｇｍを発生するために、書き込み電圧（Ｖｐｇｍ）発生回路１０８が設けられている。このＶｐｇｍ発生回路１０８とは別に、データ書き込み時に非選択のメモリセルに与えられる書き込み用中間電圧Ｖｐａｓｓを発生するための書き込み用中間電圧（Ｖｐａｓｓ）発生回路１０９、及びデータ読出時（ベリファイ読み出し時を含む）に非選択のメモリセルに与えられる読み出し用中間電圧Ｖｒｅａｄを発生するための読み出し用中間電圧（Ｖｒｅａｄ）発生回路１１０が設けられている。
【００３０】
書き込み用中間電圧Ｖｐａｓｓ、読み出し用中間電圧Ｖｒｅａｄは、書き込み電圧Ｖｐｇｍよりは低いが、電源電圧ＶＣＣより昇圧された電圧である。これらのＶｐｇｍ発生回路１０８、Ｖｐａｓｓ発生回路１０９、及びＶｒｅａｄ発生回路１１０を制御するために、制御信号発生回路１１１が設けられている。
【００３１】
Ｖｐｇｍ発生回路１０８には、その出力を監視して、データ書き込みモードで順次ステップアップされる書き込み電圧パルスを発生する場合の初期電圧やステップアップ分を可変設定するために、電圧設定回路１１２が設けられている。この実施例では更に、書き込み電圧Ｖｐｇｍの可変設定に応じて、書き込み用中間電圧Ｖｐａｓｓ、読み出し用中間電圧Ｖｒｅａｄをそれぞれ可変設定するための電圧設定回路１１３及び１１４も設けられている。
【００３２】
図２（ａ）（ｂ）は、メモリセルアレイ１０１の一つのＮＡＮＤセル部分の平面図と等価回路図であり、図３（ａ）（ｂ）は図２（ａ）のＡ−Ａ′，Ｂ−Ｂ′断面図である。ＮＡＮＤセルは、ｐ型シリコン基板１１の素子分離絶縁膜１２で囲まれた領域に形成されている。各メモリセルは、基板１１にゲート絶縁膜１３を介して浮遊ゲート１４（１４１，１４２，…，１４８）が形成され、この上に層間絶縁膜１５を介して制御ゲート１６（１６１，１６２，…，１６８）が形成されて、構成されている。これらのメモリセルのソース、ドレイン拡散層であるｎ型拡散層１９（１９０，１９１，…，１９１０）は、隣接するもの同士共有する形で接続され、これによりＮＡＮＤセルが構成されている。
【００３３】
ＮＡＮＤセルのドレイン、ソース側にはそれぞれ、メモリセルの浮遊ゲート、制御ゲートと同時に形成された選択ゲート１４９，１６９及び１４１０，１６１０が設けられている。素子形成された基板上はＣＶＤ酸化膜１７により覆われ、この上にビット線１８が配設されている。ビット線１８はＮＡＮＤセルの一端のドレイン側拡散層１９にコンタクトさせている。行方向に並ぶＮＡＮＤセルの制御ゲート１４は共通に制御ゲート線ＣＧ１，ＣＧ２，…，ＣＧ８として配設されて、これがワード線となる。選択ゲート１４９，１６９及び１４１０，１６１０もそれぞれ行方向に連続に配設されて選択ゲート線ＳＧ１，ＳＧ２となる。
【００３４】
図４は、この様なＮＡＮＤセルがマトリクス配列されたメモリセルアレイ１０１の等価回路を示している。同一の制御ゲート線（ワード線）及び選択ゲート線を共有する、破線で囲んだ範囲のＮＡＮＤセル群をブロックと称し、読み出し、書き込みの動作は通常、複数のブロックのうち一つを選択して行われる。
【００３５】
図５は、図１におけるＶｐｇｍ発生回路１０８及びこれから発生される書き込み電圧Ｖｐｇｍのステップアップ分を可変設定する電圧設定回路１１２の部分の構成を示している。Ｖｐｇｍ発生回路１１２は、昇圧回路２０１とこれを制御駆動する昇圧制御回路２０２により構成される。
【００３６】
昇圧回路２０１は、図７に示すように、電源ＶＣＣとＶｐｇｍ出力端子の間にそれぞれダイオード接続されて直列に接続されたＮＭＯＳトランジスタＱ７１，Ｑ７２，…，Ｑ７５と、それらの各接続ノードに設けられたポンピング用コンデンサＣ１１，Ｃ１２，Ｃ１３，Ｃ１４とから構成されている。奇数番目のコンデンサＣ１１，Ｃ１３の端子にはクロックφが与えられ、偶数番目のコンデンサＣ１２，Ｃ１４の端子には、クロックφと相補のクロックφｂが与えられる。これにより、各コンデンサの電荷蓄積と一方向への電荷転送が繰り返されて、電源ＶＣＣより昇圧された書き込み電圧Ｖｐｇｍが得られる。
【００３７】
昇圧制御回路２０２は、上述の相補クロックφ，φｂを発生するもので例えば、図６に示すように、ＮＡＮＤゲートＧ１とインバータＩＮＶ１１〜ＩＮＶ１４によるリングオシレータとして構成されている。ＮＡＮＤゲートＧ１の一つの入力端子は発振イネーブル信号ＯＳＣＥが入る端子であり、この発振イネーブルＯＳＣＥが“Ｈ”のときに帰還ループが形成されて発振する。ノードＮＡにクロックφが得られ、これをインバータＩＮＶ２により反転してクロックφｂが得られる。ＮＡＮＤゲートＧ１のもう一つの入力端子には、電圧設定回路１１２から得られる昇圧動作をオンオフ制御するための、通常“Ｌ”である制御信号ＣＸＸＦＬＧがインバータＩＮＶ３を介して入る。
【００３８】
電圧設定回路１１２は、書き込み電圧Ｖｐｇｍのレベルを制限する一種の電圧リミット回路。具体的に電圧設定回路１１２は、図５に示すように、Ｖｐｇｍ発生回路１０８の出力端子に負荷抵抗ＲＬを介して接続される２系統の可変抵抗回路２０３及び２０４を有する。また、負荷抵抗ＲＬとこれらの可変抵抗回路２０３，２０の接続ノードＮ１が基準電圧発生回路２０６の出力基準電圧Ｖｒｅｆに達したことを検出して制御信号ＶＸＸＦＬＡＧ＝“Ｈ”を出力する差動増幅器２０５が設けられている。
【００３９】
第１の可変抵抗回路２０４は、負荷抵抗ＲＬに流れる電流Ｉ１０＋Ｉ２０のうち、書き込み電圧パルスの初期値（図９に示すＶ０）を決定するための主要な電流分Ｉ２０が流れる回路部である。この可変抵抗回路２０４は、抵抗Ｒ２０，Ｒ２１の直列回路と、抵抗Ｒ２１の両端を制御端子ＰＩＮにより選択的に短絡するためのＮＭＯＳトランジスタＱ５とから構成されている。即ち、制御端子ＰＩＮに入る信号によりＮＭＯＳトランジスタＱ５を制御することで、電流Ｉ２０を可変設定できる。
【００４０】
第２の可変抵抗回路２０３は、書き込み電圧のステップアップ分（図９に示すΔＶ）を決定する電流分Ｉ１０が流れる回路部であり、直列接続された抵抗Ｒ１〜Ｒ４（いずれも抵抗値Ｒ）と、これらの抵抗Ｒ１〜Ｒ４の各端子に取り付けられたタップ抵抗Ｒ５〜Ｒ７（いずれも抵抗値２Ｒ）からなるＲ／２Ｒラダー回路２０７と、これに直列に接続された抵抗ＲＤ１，ＲＤ２，ＲＤ３を有する。抵抗ＲＤ１，ＲＤ２，ＲＤ３の直列回路部が書き込み電圧パルスのステップ分ΔＶの大きさを設定する部分である。抵抗ＲＤ１，ＲＤ２には並列に、制御端子Ｐａｒａｍ１，Ｐａｒａｍ２にゲートがつながるＮＭＯＳトランジスタＱ４１，Ｑ４２が接続されている。即ち、制御端子Ｐａｒａｍ１，Ｐａｒａｍ２の“Ｈ”，“Ｌ”の組み合わせにより、電圧ステップ分を決定する電流２Ｉ１が決まる。この抵抗ＲＤ１，ＲＤ２，ＲＤ３の部分を流れる電流が２Ｉ１であるとき、Ｒ／２Ｒラダー回路２０７には、図示のように、ノードＡ，Ｂ，Ｃにそれぞれ、Ｉ１，Ｉ１／２，Ｉ１／４の電流が流れることになる。
【００４１】
タップ抵抗Ｒ５，Ｒ６，Ｒ７の端子に共通ソースを接続したＮＭＯＳトランジスタ対（Ｑ１１，Ｑ１２），（Ｑ２１，Ｑ２２），（Ｑ３１，Ｑ３２）は、タップ抵抗Ｒ５，Ｒ６，Ｒ７の電流を切り替える電流切り替え回路２０８を構成している。即ち、各トランジスタ対の一方Ｑ１１，Ｑ２１，Ｑ３１のドレインは、負荷抵抗ＲＬ側のノードＮ１に接続され、他方Ｑ１２，Ｑ２２，Ｑ３２のドレインは基準電圧発生回路２０６の出力ノードＮ２に接続されて、これらのゲートが制御端子Ｂ１，Ｂ２，Ｂ３により制御される。
【００４２】
制御端子Ｂ１，Ｂ２，Ｂ３の“Ｈ”，“Ｌ”により、ＮＭＯＳトランジスタ対（Ｑ１１，Ｑ１２），（Ｑ２１，Ｑ２２），（Ｑ３１，Ｑ３２）の一方がオン、他方がオフとなる。従って、タップ抵抗Ｒ５，Ｒ６，Ｒ７の端子は、選択的にノードＮ１又はＮ２に接続されることになる。これにより、制御端子Ｂ１，Ｂ２，Ｂ３に入る３ビットの制御信号の組み合わせにより、第２の可変抵抗回路２０３側の電流Ｉ１０は８ステップで切り替えられ、この結果書き込みパルス電圧Ｖｐｇｍのレベルを８ステップに切り替えることが可能になる。
【００４３】
具体的にこの書き込み電圧設定回路１１２の基本動作を説明すると、次のようになる。書き込み電圧発生回路１０８から出力される書き込み電圧Ｖｐｇｍは、昇圧回路２０１により上昇する。この書き込み電圧の上昇に伴って、負荷抵抗ＲＬを介してノードＮ１の電圧が上昇するが、このノードＮ１が基準電圧Ｖｒｅｆに達すると、差動増幅器２０５の出力ＶＸＸＦＬＡＧが“Ｈ”になり、これが図６に示すようにインバータを介して昇圧制御回路２０２に入って昇圧動作を停止する。その結果書き込み電圧発生回路２０２の出力書き込み電圧Ｖｐｇｍは所望のレベルに保持される。
【００４４】
可変抵抗回路２０４に流れる電流Ｉ２０は、制御端子ＰＩＮが“Ｈ”のとき、Ｉ２０＝Ｖｒｅｆ／Ｒ２０である。このとき、書き込み電圧Ｖｐｇｍは、下記数２で表される。
【００４５】
【数２】
Ｖｐｇｍ＝Ｖｒｅｆ＋｛（Ｖｒｅｆ／Ｒ２０）＋Ｉ１０｝×ＲＬ
【００４６】
数２において、可変抵抗回路２０３に流れる電流Ｉ１０は、制御端子Ｐａｒａｍ１，Ｐａｒａｍ２及び制御端子Ｂ１，Ｂ２，Ｂ２により切り替えられる。具体的に例えば、第１の動作モードでは、コマンドあるいはフューズ回路により、制御端子Ｐａｒａｍ１，Ｐａｒａｍ２が、Ｐａｒａｍ１＝Ｐａｒａｍ２＝“Ｌ”に設定される。このとき、ノードＡと接地間に抵抗ＲＤ１，ＲＤ２，ＲＤ３が全て接続される。制御端子Ｂ１，Ｂ２，Ｂ３には、図１に示す制御信号発生回路１１１から順次インクリメントされる３ビットの信号が与えられる。このとき制御端子Ｂ１，Ｂ２，Ｂ３より切り替えられる書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ１は、下記数３のようになる。
【００４７】
【数３】
ΔＶ１＝Ｖｒｅｆ×ＲＬ／｛８Ｒ＋８（ＲＤ１＋ＲＤ２＋ＲＤ３）｝
【００４８】
また第２の動作モードでは、コマンド又はフューズ回路により、Ｐａｒａｍ１＝“Ｈ”，Ｐａｒａｍ２＝“Ｌ”とされる。このとき、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ２は、数３のステップアップ分ΔＶ１より大きく、下記数４のようになる。
【００４９】
【数４】
ΔＶ２＝Ｖｒｅｆ×ＲＬ／｛８Ｒ＋８（ＲＤ２＋ＲＤ３）｝
【００５０】
下記表１は、上述の二つの動作モードにおける、制御端子Ｂ１，Ｂ２，Ｂ３と書き込みパルス電圧Ｖｐｇｍのステップアップの関係を示した。
【００５１】
【表１】
【００５２】
第２の動作モードの書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ２は、第１の動作モードの書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ１より大きいから、第２の動作モードの方が第１の動作モードに比べてデータ書き込み時間は短くなる。即ち図５に示す電圧設定回路１１２は、書き込み時間の異なる二種の動作モードを設定する動作モード制御回路としての機能を持つ。
【００５３】
この実施例の場合更に、制御端子Ｐａｒａｍ１，２共に“Ｈ”にすると、ステップアップ分ΔＶ３は、下記数５で表される。即ち第３の動作モードの設定が可能である。
【００５４】
【数５】
ΔＶ３＝Ｖｒｅｆ×ＲＬ／（８Ｒ＋８ＲＤ３）
【００５５】
コマンド或いはフューズ回路等により、書き込み電圧パルスＶｐｇｍの初期値Ｖ０（上の表１の例におけるＶ１）を変更することができる。下記表２は、初期値を切り替えた二つの動作モードを示している。
【００５６】
【表２】
【００５７】
表２の第１の動作モードは、可変抵抗回路２０４の制御端子ＰＩＮを“Ｈ”、可変抵抗回路２０３の制御端子Ｐａｒａｍ１，２，３を全て“Ｌ”として、書き込み電圧パルスの初期値をＶ１とした場合である。第２の動作モードは、制御端子ＰＩＮ＝“Ｌ”として、電流Ｉ２０を減少させ、もって書き込みパルス電圧Ｖｐｇｍの初期値をＶ２（＜Ｖ１）に設定した場合である。第２の動作モードで、制御端子Ｐａｒａｍ１，２，３＝“Ｌ”のままでは、ステップアップ分は第１の動作モードと変わらないが、表２では、Ｐａｒａｍ２＝“Ｈ”とすることにより、ステップアップ分をΔＶ２としている。
【００５８】
書き込み電圧のステップアップ分を外部から設定するコマンドの例を図１０に示す。図１０（ａ）に示すように、書き込みを行うアドレス及び書き込みデータを入力するためのコマンド“８０”を入力し、続いてアドレスデータＡＤＲを入力し、その後書き込み電圧ステップを０．５Ｖに設定すると共に書き込み開始を指示するコマンド“１５”を入力する。書き込み電圧のステップを１Ｖに設定する場合には、コマンド“１５”に代わって、図１０（ｂ）示すようにコマンド“１１”を入力する。チップ内部にはコマンドデコーダを備えて、取り込んだコマンドをデコードすることにより、図５に示す制御端子Ｐａｒａｍ１，２の“Ｈ”，“Ｌ”が可逆的に設定される。書き込み電圧パルスの初期値を決める制御端子ＰＩＮの“Ｈ”，“Ｌ”も同様にコマンドにより設定することができる。
【００５９】
図１１は、書き込み電圧のステップアップ分データをもコマンドと共に外部から与える場合の例を示している。図１１（ａ）は、従来の一般的な動作であり、アドレス及び書き込みデータ入力用コマンド“８０”を入力し、続いてアドレスデータＡＤＲを入力し、次に書き込み介しコマンド“１０”を入力することによりデータ書き込みが行われる。これに対して、図１１（ｂ）に示すように、通常のコマンドに先だって、或いは図１１（ｃ）に示すように通常のコマンドの後に続けて、書き込み電圧のステップアップ分の設定を指示する“０５”コマンドを入力し、続いて設定データを入力する。
【００６０】
これにより、例えば書き込み電圧のステップアップ分ΔＶは、０．２Ｖから１．０Ｖまで０．１Ｖ刻みの任意の値に設定することも可能になる。ステップアップ分ΔＶをこの様にフレキシブルに設定可能とすることにより、最適の書き込み特性を得ることができる。
【００６１】
書き込み電圧のステップアップ分の設定は、外部からのコマンドに依らず、チップ内部に形成したフューズ回路により固定的に設定することもできる。図８は、制御端子Ｐａｒａｍｉを設定するフューズ回路を示している。図５の構成例の場合、ｉ＝１，２であり、図８の回路が２個設けられる。このフューズ回路は、ラッチ８１と、これにＮＭＯＳトランジスタＱ８３を介して接続されたフューズ素子Ｆｉ、パワーオンリセット用ＮＭＯＳトランジスタＱ８２及びリセット用ＮＭＯＳトランジスタＱ８１を有する。
リセット用ＮＭＯＳトランジスタＱ８１のゲートに入るリセット信号ＲＳＴは通常“Ｌ”であり、デバイスをリセットする際にＲＳＴ＝“Ｈ”となる。これによりフューズ回路出力Ｐａｒａｍｉは強制的に“Ｌ”になる。
【００６２】
ＮＭＯＳトランジスタＱ８２のゲートは、電源投入時に電源ＶＣＣが０Ｖから約２．２Ｖまで“Ｈ”となるパワーオンリセット信号ＰＯＮにより制御される。即ち、ＶＣＣが約２．２Ｖになると、信号ＰＯＮが“Ｌ”になる。フューズデータは、デバイスの出荷時にプログラミングされる。書き込みコマンドが入力すると、信号ＬＡＴＣＨが例えば２０ｎｓ程度“Ｈ”となり、これによりフューズデータがラッチ８１に取り込まれる。この結果、ラッチ８１の出力は、フューズＦｉが切断されたとき“Ｌ”、切断されなければ“Ｈ”である。これにより、先に図５で説明したように、制御端子Ｐａｒａｍ１，２が設定され、書き込み電圧のステップアップ分が固定的に設定されることになる。
【００６３】
なお、フューズ素子Ｆｉは機械的フューズの他、電気的に切断するフューズを用い得る。またフューズ素子Ｆｉは簡単には、例えば、デバイスの最上層金属配線を用いて形成することもできる。或いは最上層の金属配線のレイアウト変更により、ステップアップ電圧及び書き込み電圧の初期値を変更するようにしてもよい。
【００６４】
この実施例のＮＡＮＤ型ＥＥＰＲＯＭのデータ書き込み、読み出し及び消去の基本的な動作は従来と同様である。その動作を、図１２を参照して簡単に説明する。
【００６５】
データ書き込みでは、ビット線ＢＬにデータに応じて０Ｖ（“０”書き込みの場合）又はＶＣＣ（“１”書き込みの場合）を印加する。ビット線側の選択ゲートはＶＣＣ、ソース線側の選択ゲートは０Ｖである。このとき、“０”書き込みのＮＡＮＤセルのチャネルには０Ｖが伝達され、“１”書き込みのＮＡＮＤセルのチャネルは、ＶＣＣ−Ｖｔｈｓｇ（Ｖｔｈｓｇ：選択ゲートのしきい値）のフローティングになる。或いは書き込みを行うメモリセルよりもビット線側にしきい値が正電圧Ｖｔｈｃｅｌｌのセルがある場合には、書き込みメモリセルのチャネルは、ＶＣＣ−Ｖｔｈｃｅｌｌになる。
【００６６】
その後、選択されたメモリセル（図１２では○で囲んだセル）の制御ゲートに書き込み電圧Ｖｐｇｍを印加し、非選択のメモリセルの制御ゲートに中間電圧Ｖｐａｓｓを印加する。その結果、データ“０”のときは、チャネル電位が０Ｖであるので、選択メモリセルの浮遊ゲートと基板間に高電圧がかかり、基板から浮遊ゲートに電子がトンネル注入されて、しきい値電圧が正方向に移動する。データが“１”のときは、フローティングのチャネルは制御ゲートとの容量結合により中間電位になり、電子の注入は行われない。
【００６７】
書き込みパルス電圧の印加によるデータ書き込み動作の後、書き込みが充分に行われたか否かを調べるために、ベリファイ読み出し動作が行われる。ベリファイ読み出しにより書き込み不十分と判定されたメモリセルについて、書き込みを繰り返す。
【００６８】
データ消去は、図４に破線で示すブロック単位で同時に行われる。消去ブロックの制御ゲートは全て０Ｖとし、メモリセルアレイのｐ型ウェル及びｎ型ウェルに昇圧された消去電圧Ｖｅｒａｓｅ（２０Ｖ程度）を印加する。非選択ブロックの制御ゲートはフローティングとする。これにより、選択されたブロックでは全てのメモリセルで浮遊ゲートの電子がウェルに放出され、しきい値が負方向に移動する。非選択ブロックでは、制御ゲートがウェルとの容量結合により電位上昇して、消去は行われない。
【００６９】
データ読み出しは、図１２に示すようにビット線をＶＣＣにプリチャージした後フローティングにし、選択されたメモリセル（図１２では○で囲んだセル）の制御ゲートを０Ｖ、それ以外のメモリセルの制御ゲートに中間電圧Ｖｒｅａｄを印加し、ソース線を０Ｖとして、電流が流れるか否かを検出することにより行われる。選択メモリセルのデータが“０”であれば、メモリセルはオフであり、ビット線ＢＬはＶＣＣに保持され、“１”であればメモリセルがオンして、ビット線ＢＬの電位が低下する。このビット線電位の変化をセンスアンプで検出することにより、メモリセルデータが読み出される。
【００７０】
この実施例では、データ書き込み時、上述のように選択メモリセルに印加する書き込み電圧Ｖｐｇｍと非選択メモリセルに印加する中間電圧Ｖｐａｓｓが用いられるが、ある書き込み電圧Ｖｐｇｍに対して、誤書き込みが起こりにくくなるような最適の中間電圧Ｖｐａｓｓが存在することは、既に指摘されている（Ｋ．Ｄ．Ｓｕｈ，Ｂ．Ｈ．Ｓｕｈ，Ｙ．Ｈ．Ｌｉｍ，Ｊ．Ｋ．Ｋｉｍ，Ｙ．Ｊ．Ｃｈｏｉ，Ｙ．Ｎ．Ｋｏｈ，Ｓ．Ｓ．Ｌｅｅ，Ｓ．Ｃ．Ｋｗｏｎ，Ｂ．Ｓ．Ｃｈｏｉ，Ｊ．Ｓ．Ｙｕｍ，Ｊ．Ｒ．Ｋｉｍ，ａｎｄ Ｈ．Ｋ．Ｌｉｍ，“Ａ ３．３Ｖ ３２Ｍｂ ＮＡＮＤ ｆｌａｓｈ ｍｅｍｏｒｙ ｗｉｔｈ ｉｎｃｒｅｍｅｎｔａｌ ｓｔｅｐ ｐｕｌｓｅ ｐｒｏｇｒａｍｍｉｎｇ ｓｃｈｅｍｅ” ｉｎ ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．１２８−１２９， Ｆｅｂ．，１９９５参照）。
【００７１】
従ってこの実施例において、書き込み電圧Ｖｐｇｍをステップアップするに従って、中間電圧Ｖｐａｓｓもステップアップして、各書き込み電圧パルスに対して中間電圧パルスを最適化することが好ましい。具体的に例えば、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｒｍを０．５Ｖとしたとき、中間電圧Ｖｐａｓｓのステップアップ分ΔＶｐａｓｓを０．４Ｖとする。また、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｒｍを１Ｖとしたとき、中間電圧Ｖｐａｓｓのステップアップ分ΔＶｐａｓｓを０．８Ｖとする。書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｒｍを０．２Ｖとしたとき、中間電圧Ｖｐａｓｓのステップアップ分ΔＶｐａｓｓを０．０８Ｖとする。
【００７２】
この様な中間電圧Ｖｐａｓｓのステップアップは、図１に示す中間電圧発生回路１０９のための電圧設定回路１１３として、図５に示す書き込み電圧の電圧設定回路１１２と同様の回路構成を用いることにより、可能である。またこの中間電圧のステップアップは、書き込み電圧のステップアップと同様に、コマンドにより或いはフューズ回路により、書き込み電圧のステップアップ分と連動させて設定することができる。書き込み電圧Ｖｐｇｍの初期値をコマンドで変更する場合に、中間電圧Ｖｐａｓｓの初期値を同時に変更してもよい。
また、コマンド或いはフューズ回路により、前述のように書き込みパルス電圧の初期値Ｖ０を可変すれば、書き込み時間を可変とすることができる。
【００７３】
この実施例においては、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ、及び初期値Ｖ０を可変すると同時に、図１２で説明した読み出し動作時の中間電圧Ｖｒｅａｄをも可変設定する。これは、書き込み条件に依らず、読み出し電流を一定に保つためである。そのためには、図１に示す電圧設定回路１１４として、図５に示した書き込み電圧用の電圧設定回路１１２の中の第２の可変抵抗回路２０４の部分と同様の構成を用いればよい。
【００７４】
具体的に図１３は、データ書き込み状態と共に、読み出し時の中間電圧Ｖｒｅａｄの設定例を示した。図１３（ａ）の例では、書き込み電圧Ｖｐｇｍのステップアップ分をΔＶ＝０．５Ｖ、従って書き込まれる“０”データのしきい値分布をΔＶｔｈ＝０．５Ｖとした場合であり、この場合、Ｖｒｅａｄ＝３．５Ｖとする。図１３（ｂ）では、書き込みを高速化するため、書き込み電圧Ｖｐｇｍのステップアップ分をΔＶ＝１Ｖとした場合であり、このとき書き込まれる“０”データのしきい値分布はΔＶｔｈ＝１Ｖとなる。この場合には、Ｖｒｅａｄ＝４．０Ｖとする。図１３（ｃ）では、更に書き込みを高速化するため、書き込み電圧Ｖｐｇｍのステップアップ分をΔＶ＝１．５Ｖとした場合であり、このときは、Ｖｒｅａｄ＝４．５Ｖとする。
【００７５】
この様に、書き込み電圧Ｖｐｇｍのステップアップ分を変えると同時に、読み出し時の中間電圧Ｖｒｅａｄを変えることにより、動作モードに依らず読み出し電流を一定にすることができる。読み出し電流を一定にすることができれば、読み出し時間も一定になり、読み出しタイミング等の変更を要せず、安定した動作が可能になる。
【００７６】
読み出し時の中間電圧Ｖｒｅａｄの変更に仕方は、大いに任意性を有する。例えば、書き込み電圧のステップアップ分ΔＶを１Ｖ大きくした場合に、読み出し時の中間電圧Ｖｒｅａｄを２Ｖ高くしてもよい。中間電圧Ｖｒｅａｄを高くすると読み出し電流を大きくすることができるので、より安定した読み出しができる。逆に、書き込み電圧のステップアップ分ΔＶを１Ｖ大きくした場合に、読み出し時の中間電圧Ｖｒｅａｄを０．５Ｖ高くしてもよい。この場合、中間電圧Ｖｒｅａｄによるリードディスターブを低減することができ、高い信頼性を得ることができる。
【００７７】
更に、コマンドやフューズ回路により書き込み電圧のステップアップ分を大きくしたときに、読み出しタイミングを変更してもよい。例えば、書き込み電圧のステップアップ分を大きくしたとき、メモリセル電流が減る場合には、メモリセルによりビット線を放電する時間が長くなるように、読み出し時間を長くすることは有効である。
【００７８】
この実施例のＮＡＮＤ型ＥＥＰＲＯＭは、多値メモリにも適用することができる。図１４は、多値メモリの場合の書き込みデータしきい値分布と、読み出し時の中間電圧Ｖｒｅａｄの関係を示している。図１４（ａ）は、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｇｍを０．４Ｖに設定して、多値データ“１０”，“００”，“０１”を書き込んだ場合で、各データのしきい値分布は０．４Ｖである。このとき、読み出し時の中間電圧Ｖｒｅａｄは、４．５Ｖとする。図１４（ｂ）の動作モードでは、ΔＶｐｇｍ＝０．６Ｖ、従ってしきい値分布が０．６Ｖであり、このとき読み出し中間電圧はＶｒｅａｄ＝５．１Ｖに設定する。図１４（ｃ）の動作モードでは、ΔＶｐｇｍ＝０．２Ｖ、従ってしきい値分布が０．２Ｖであり、このとき読み出し中間電圧はＶｒｅａｄ＝３．９Ｖに設定する。
【００７９】
この多値メモリの場合、書き込みベリファイ読み出し時の選択メモリセルに与えられるベリファイ電圧についても、コマンド或いはフューズ回路により最適化する。図１４（ａ）の動作モードの場合、ベリファイ電圧は、“１０”データのベリファイについては０．３Ｖ、“００”データのベリファイについては、１．５Ｖ、“０１”データのベリファイについては、２．７Ｖにそれぞれ設定される。図１４（ｂ）のモードでは、ベリファイ電圧は、“１０”データについては０．３Ｖ、“００”データのベリファイについては、１．３Ｖ、“０１”データのベリファイについては、３．１Ｖにそれぞれ設定される。図１４（ｃ）のモードでは、ベリファイ電圧は、“１０”データについては０．３Ｖ、“００”データのベリファイについては、１．８Ｖ、“０１”データのベリファイについては、２．３Ｖにそれぞれ設定される。
【００８０】
この発明は、上記実施例に限られない。例えば実施例では、ＮＡＮＤ型ＥＥＰＲＯＭを説明したが、ＮＯＲ型、ＤＩＮＯＲ型、ＡＮＤ型等の他の形式のＥＥＰＲＯＭにも適用できる。
またデータ消去は通常実施例で説明したように、昇圧された消去電圧Ｖｅｒａｓｅを用いてブロック単位で一括消去されるが、消去電圧Ｖｅｒａｓｅを実施例の書き込み電圧Ｖｐｇｍと同様にステップアップするパルス電圧として消去ベリファイ読み出しと組み合わせて印加する方式を用いることもできる。この場合に消去電圧Ｖｅｒａｓｅのステップアップ分を可変設定できるようにすれば、製品用途に応じてデータ消去速度と信頼性の最適条件を選択することが可能となる。
更に、この発明はＥＥＰＲＯＭの他、マスクＲＯＭやＥＰＲＯＭにも適用することができる。
【００８１】
【発明の効果】
以上述べたようにこの発明によれば、不揮発性半導体記憶装置のデータ書き込み又はデータ消去について、書き換え時間の異なる少なくとも二つの動作モードを持たせることにより、必要に応じて高速のデータ書き込みを行い、或いは低速であるが信頼性を確保したデータ書き込みを行うことができる。二つの動作モードは具体的には、データ書き込みモードの場合であれば、順次ステップアップするパルス電圧として選択メモリセルに与えられる書き込み電圧のステップアップ分を異ならせることにより設定される。
【図面の簡単な説明】
【図１】この発明の一実施例によるＮＡＮＤ型ＥＥＰＲＯＭのブロック構成を示す。
【図２】同実施例のＮＡＮＤセルの構成を示す平面図と等価回路図である。
【図３】同実施例のＮＡＮＤセルの断面構造を示す図である。
【図４】同実施例のメモリセルアレイの等価回路を示す図である。
【図５】同実施例の電圧設定回路１１２の構成を示す図である。
【図６】同実施例の昇圧制御回路の構成を示す図である。
【図７】同実施例の昇圧回路の構成を示す図である。
【図８】同実施例のフューズ回路の構成を示す図である。
【図９】同実施例の書き込み電圧パルスを示す図である。
【図１０】同実施例の書き込みパルス電圧のステップアップ設定用コマンドを示す図である。
【図１１】書き込みパルス電圧のステップアップ設定用コマンドの他の例を示す図である。
【図１２】同実施例のデータ書き込み及び読み出しの条件を示す図である。
【図１３】同実施例の書き込みパルス電圧と読み出し中間電圧の関係を示す図である。
【図１４】同実施例を多値メモリに適用した場合の書き込みパルス電圧と読み出し中間電圧の関係を示す図である。
【符号の説明】
１０１…メモリセルアレイ、１０２…ビット線制御回路（センスアンプ兼データラッチ）、１０３…カラムデコーダ、１０４…ロウデコーダ、１０５…アドレスバッファ、１０６…データ入出力バッファ、１０７…基板電位制御回路、１０８…書き込み電圧（Ｖｐｇｍ）発生回路、１０９…書き込み用中間電圧（Ｖｐａｓｓ）発生回路、１１０…読み出し用中間電圧（Ｖｒｅａｄ）発生回路、１１２，１１３，１１４…電圧設定回路、１１１…制御信号発生回路、２０１…昇圧回路、２０２…昇圧制御回路、２０４…第１の可変抵抗回路、２０３…第２の可変抵抗回路、２０５…差動増幅器。
【発明の属する技術分野】
この発明は、電源電圧より高い書き込み／消去電圧を用いてデータ書き込み／消去制御を行う不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】
従来より、半導体記憶装置の一つとして、電気的書き換えを可能としたＥＥＰＯＭが知られている。中でも、メモリセルを複数個直列接続してＮＡＮＤセルを構成するＮＡＮＤセル型ＥＥＰＲＯＭは、高集積化できるものとして注目されている。ＮＡＮＤ型ＥＥＰＲＯＭのメモリセルには、半導体基板上に電荷蓄積層（浮遊ゲート）と制御ゲートとを積層形成したＦＥＴＭＯＳ構造が用いられる。このメモリセルは、浮遊ゲートに蓄積された電荷量によって、データ“０”，“１”を記憶する。この明細書では、メモリセルのしきい値電圧が正の状態をデータ“０”、負の状態をデータ“１”とする。
【０００３】
ＮＡＮＤ型ＥＥＰＲＯＭでのデータ書き込みは、選択されたワード線（制御ゲート線）に２０Ｖ程度の昇圧された書き込み電圧Ｖｐｇｍを印加し、非選択ワード線には中間電圧Ｖｐａｓｓを印加し、データ“０”，“１”に応じて選択メモリセルのチャネル電圧をコントロールする。“０”データ書き込みのビット線は０Ｖとし、このビット線電圧を選択メモリセルのチャネルまで転送する。これにより選択メモリセルでは、トンネル電流により浮遊ゲートに電子が注入され、しきい値が正の状態（データ“０”）となる。“１”データ書き込みのビット線には、ＶＣＣが与えられ、選択ゲート線にもＶＣＣが与えられる。このとき、選択ゲートがオフになり、ビット線に沿うメモリセルのチャネルはフローティングになる。この結果、チャネルは制御ゲートからの容量結合により電位上昇するから、書き込み電圧が与えられた制御ゲート線に沿ったメモリセルでしきい値の変動がなく、負のしきい値状態（データ“１”の消去状態）に保たれる。
【０００４】
ＮＡＮＤ型ＥＥＰＲＯＭでのデータ消去は、例えばメモリセルアレイ全体について、全てのワード線に０Ｖを印加し、基板或いはウェルに２０Ｖ程度の消去電圧Ｖｅｒａｓｅを印加して、全メモリセルで浮遊ゲートの電荷を基板側に放出させる。これにより、全メモリセルはしきい値が負のデータ“１”状態に消去される。メモリセルアレイが複数ブロックある場合に、ブロック単位でデータ消去を行うこともある。この場合には、選択ブロックについて上記条件を与え、非選択ブロックについてはワード線を全てフローティングにすればよい。
【０００５】
データ読み出しは、選択されたワード線に０Ｖ、残りの非選択ワード線にデータ“０”，“１”に拘わらずメモリセルがオンする中間電圧Ｖｒｅａｄを与えて、ＮＡＮＤ型セルが導通するか否かをビット線で検出することにより行われる。
【０００６】
この様なＮＡＮＤ型ＥＥＰＲＯＭにおいて、“０”データ書き込みのメモリセルのしきい値分布を一定の範囲に追い込むためには、書き込み電圧を狭い時間幅のパルス電圧として、パルス電圧の繰り返し印加による書き込み動作を行い、各書き込み動作毎に書き込み状態を確認するベリファイ読み出しを行う。特に、狭いしきい値範囲に追い込むことが要求される多値記憶の場合には、この様な書き込みモードが不可欠となり、その場合に書き込みパルス電圧を順次ステップアップさせる方式は、既に提案されている（Ｇ．Ｊ．Ｈｅｍｉｎｋ， Ｔ．Ｔａｎａｋａ， Ｔ．Ｅｎｄｏｈ， Ｓ．Ａｒｉｔｏｍｅ， ａｎｄ Ｒ．Ｓｈｉｒｏｔａ “Ｆａｓｔ ａｎｄ ａｃｃｕｒａｔｅ ｐｒｏｇｒａｍｍｉｎｇ ｍｅｔｈｏｄ ｆｏｒ ｍｕｌｔｉ−ｌｅｖｅｌ ＮＡＮＤ ｆｌａｓｈ ＥＥＰＲＯＭ’ｓ”， ｉｎ ＳＹＭＰ． ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇ． Ｔｅｃｈ． Ｐａｐｅｒｓ， Ｊｕｎｅ １９９５， ｐｐ．１２９−１３０）。
【０００７】
このデータ書き込み方式では、書き込み電圧のステップアップ分をΔＶｐｇｍとして、書き込まれるデータのしきい値分布は、ΔＶｔｈ＝ΔＶｐｇｍとなる。即ち、微小ステップずつ高くなる書き込みパルスで書き込むことにより、書き込み状態のしきい値電圧のバラツキを小さいものとすることができる。
【０００８】
【発明が解決しようとする課題】
上述のように、書き込みとベリファイ読み出しを繰り返すＥＥＰＲＯＭにおいて、書き込みパルス電圧Ｖｐｇｍのステップアップ分ΔＶｐｇｍを大きくすれば、高速の書き込みが可能であるが、これではメモリセルのしきい値のバラツキΔＶｔｈを小さい範囲に抑えることができない。そして、しきい値のバラツキΔＶｔｈが大きくなると、読み出しの際に非選択ワード線に与えられる中間電圧Ｖｒｅａｄを大きくしなければならない。この中間電圧Ｖｒｅａｄは、非選択のメモリセルをデータ“０”，“１”に拘わらず導通させるためのもので、“０”状態のメモリセルのしきい値の最大値より高くなければならないからである。
【０００９】
しかし、この様に読み出し時の中間電圧Ｖｒｅａｄを高くすると、読み出し動作において非選択の“１”データのメモリセルでチャネルから浮遊ゲートに電子注入が生じて“０”状態に変化する（リードディスターブ）可能性、即ち誤書き込みが生じる可能性が大きくなる（Ｋ．Ｔａｋｅｕｃｈｉ， Ｔ．Ｔａｎａｋａ， ａｎｄ Ｈ．Ｎａｋａｍｕｒａ “Ａ ｄｏｕｂｌｅ−ｌｅｖｅｌ−Ｖｔｈ ｓｅｌｅｃｔ ｇａｔｅ ａｒｒａｙ ａｒｃｈｔｅｃｔｕｒｅ ｆｏｒ ｍｕｌｔｉ−ｌｅｖｅｌ ＮＡＮＤ ｆｌａｓｈ ｍｅｍｏｒｉｅｓ”， ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ｖｏｌ．３１，Ｎｏ．４， Ａｐｒｉｌ， ｐｐ．６０２−６０９参照）。
【００１０】
従って、信頼性向上のためには、書き込みパルス電圧Ｖｐｇｍのステップアップ分ΔＶｐｇｍを小さくし、これにより書き込まれるメモリセルのしきい値電圧のバラツキΔＶｔｈを小さくすることが必要になる。しきい値のバラツキΔＶｔｈが小さければ、読み出しモードでの中間電圧Ｖｒｅａｄをそれだけ小さくすることができるからである。
しかし一方で、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｇｍを小さくすると、十分な書き込みを行うに必要な書き込みパルス数が多くなり、書き込み時間が長くなってしまうという問題がある。
【００１１】
この発明は、上記事情を考慮してなされたもので、用途に応じて最適のデータ書き込み／消去条件を選択できるようにした不揮発性半導体記憶装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
この発明に係る不揮発性半導体記憶装置は、ソース、ドレインを共有して複数個ずつ直列接続されたＮＡＮＤセルをマトリクス配列して構成され電気的書き換えが可能で且つデータを不揮発に記憶するＮＡＮＤ型メモリセルアレイと、このメモリセルアレイのデータを読み出すセンスアンプ回路と、前記メモリセルアレイへの書き込みデータを保持するデータラッチ回路と、前記メモリセルアレイのメモリセル選択を行うデコーダと、前記メモリセルアレイの選択されたメモリセルに書き換え電圧を与えてしきい値電圧を変動させるための書き換え電圧発生回路と、前記メモリセルアレイの非選択メモリセルに中間電圧を与える中間電圧発生回路と、前記書き換え電圧を初期値から順次ステップアップされる第１のパルス電圧として選択されたメモリセルに対して所望のしきい値に達するまで供給すると共に、前記書換え電圧のステップアップに連動させて、前記中間電圧を初期値から順次ステップアップされる第２のパルス電圧として前記非選択メモリセルに対して所望のしきい値に達するまで供給する電圧制御手段と、前記順次ステップアップされる前記第１及び第２のパルス電圧のステップアップ分を連動させて可変設定することにより、第１の書き換え時間で前記メモリセルのデータ書き込み又はデータ消去を行う第１の動作モードと、第１の書き換え時間と異なる第２の書き換え時間でメモリセルのデータ書き込み又はデータ消去を行う第２の動作モードとを選択的に設定する電圧設定回路とを備えたことを特徴とする。
【００１４】
またこの発明において例えば、前記第１の動作モードは、前記ＮＡＮＤ型セルアレイの選択されたメモリセルに対して前記第１のパルス電圧を印加する各書き込み動作の後に、前記ＮＡＮＤ型セルアレイの非選択メモリセルに電源電圧より高い第１の中間電圧を印加して前記選択されたメモリセルの書き込み状態を確認するためのベリファイ読み出し動作を行うデータ書き込みモードであり、前記第２の動作モードは、前記ＮＡＮＤ型セルアレイの選択されたメモリセルに対して前記第１のパルス電圧よりステップアップ分が大きい前記第２のパルス電圧を印加する各書き込み動作の後に、前記ＮＡＮＤ型セルアレイの非選択メモリセルに前記第１の中間電圧より高い第２の中間電圧を印加して前記選択されたメモリセルの書き込み状態を確認するベリファイ読み出し動作を行うデータ書き込みモードであるものとする。
【００１５】
またこの発明において、前記電圧設定回路は、（ａ）製品用途に応じて前記第１又は第２の動作モードを固定的に設定するものであり、或いは（ｂ）外部から入力されるコマンドにより前記第１又は第２の動作モードを可逆的に設定するものである。
【００１７】
この発明において好ましくは、前記書き換え電圧発生回路及び前記中間電圧発生回路は例えば、クロックの制御により昇圧する昇圧回路と、この昇圧回路に前記クロックを供給する昇圧制御回路とを備えて構成される。
【００１８】
またこの発明において、前記電圧設定回路は、例えば、前記昇圧回路の出力端子に負荷抵抗を介して接続された、前記パルス電圧の初期値を可変設定するための抵抗値切り替え用の第１の制御端子を持つ第１の可変抵抗回路と、この第１の可変抵抗回路と並列接続された、前記パルス電圧のステップアップ分を可変設定するための抵抗値切り替え用の第２の制御端子を持つ第２の可変抵抗回路と、これら第１及び第２の可変抵抗回路と前記負荷抵抗の接続ノードの電圧が基準電圧に達したことを検出しその検出出力により前記昇圧制御回路を制御して前記昇圧回路の動作を停止させる差動増幅器と、を備えて構成される。
【００１９】
更に、前記第１及び第２の制御端子には、（ａ）外部から入力されるコマンドに応じてそれぞれ選択的に制御信号が与えられるか、或いは（ｂ）製品用途に応じて選択された制御信号が固定的に与えられる。
【００２１】
この発明によると、不揮発性半導体記憶装置のデータ書き込み又はデータ消去について、書き換え時間の異なる少なくとも二つの動作モードを持たせることにより、必要に応じて高速のデータ書き込みを行い、或いは低速であるが信頼性を確保したデータ書き込みを行うことができる。二つの動作モードは具体的には、データ書き込みモードの場合であれば、順次ステップアップするパルス電圧として選択メモリセルに与えられる書き込み電圧のステップアップ分を異ならせることにより設定される。
【００２２】
例えば、現在考えられているＮＡＮＤ型ＥＥＰＲＯＭのフラッシュメモリの用途は、主に二つある。一つは、ディジタルスチルカメラの記憶媒体であり、もう一つはパーソナルコンピュータ等の記憶媒体である。ディジタルスチルカメラの用途では、データ書き換えは高々１０００回程度であるが、連続撮影を行うためには高速の書き込みが必要となる。この様な用途には、例えばコマンドにより書き込み電圧のステップアップ分を大きくすれば、高速の書き込みを行うことが可能になる。データ書き込み時間Ｔｐは、書き込みパルス幅Ｔｐｕｌｓｅ、書き込みパルス電圧のステップアップ分ΔＶｐｇｍ、“０”データ書き込みしきい値分布ΔＶｔｈ０（但し、ベリファイなしに書き込んだ場合）を用いて、次の式で表されることが知られている。
【００２３】
【数１】
Ｔｐ＝（１＋ΔＶｔｈ０／ΔＶｐｇｍ）×Ｔｐｕｌｓｅ
【００２４】
具体的に例えば、ΔＶｔｈ０＝２．５Ｖ、Ｔｐｕｌｓｅ＝３０μｓとすると、ΔＶｐｇｍ＝１Ｖの場合に、Ｔｐ＝１２０μｓとなり、高速の書き込みが可能である。
【００２５】
一方、ＮＡＮＤ型ＥＥＰＲＯＭをパーソナルコンピュータの記憶媒体として用いる場合には、１００万回程度の書き換えに耐えることが要求される。この様な用途には、コマンドにより、書き込みパルス電圧のステップアップ分ΔＶｐｇｍを０．５Ｖ程度と小さく設定する。これにより、書き込み速度は犠牲になるが、“０”データの書き込みしきい値を小さい範囲に追い込むことができる。この結果、読み出し時の中間電圧Ｖｒｅａｄを小さく保ち、誤書き込み等の生じない高信頼性を確保することが可能になる。
【００２６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施例を説明する。
図１は、この発明の一実施例に係るＮＡＮＤセル型ＥＥＰＲＯＭのブロック構成を示す。メモリセルアレイ１０１は後述するように、不揮発性のメモリセルを直列接続したＮＡＮＤセルを配列して構成される。このメモリセルアレイ１０１のビット線データをセンスし、或いは書き込みデータを保持するためにビット線制御回路（センスアンプ兼データラッチ）１０２が設けられている。センスアンプ兼データラッチ１０２は、データ書き込み後のベリファイ読み出し及び書き込み不十分のメモリセルに対する再書き込みを行う際のビット線電位制御をも行うもので、例えばＣＭＯＳフリップフロップを主体として構成される。
【００２７】
センスアンプ兼データラッチ１０２は、データ入出力バッファ１０６に接続されている。センスアンプ兼データラッチ１０２とデータ入出力バッファ１０６の間の接続は、アドレスバッファ１０５からのアドレス信号を受けるカラムデコーダ１０３の出力により制御される。
【００２８】
メモリセルアレイ１０１に対して、メモリセルの選択を行うため、より具体的には制御ゲート及び選択ゲートを制御するために、ロウデコーダ１０４が設けられている。基板電位制御回路１０７は、メモリセルアレイ１０１が形成されるｐ型基板（又はｐ型ウェル）の電位を制御するために設けられている。
【００２９】
メモリセルアレイ１０１の選択されたメモリセルにデータ書き込みを行う際に、電源電圧より昇圧された書き込み電圧Ｖｐｇｍを発生するために、書き込み電圧（Ｖｐｇｍ）発生回路１０８が設けられている。このＶｐｇｍ発生回路１０８とは別に、データ書き込み時に非選択のメモリセルに与えられる書き込み用中間電圧Ｖｐａｓｓを発生するための書き込み用中間電圧（Ｖｐａｓｓ）発生回路１０９、及びデータ読出時（ベリファイ読み出し時を含む）に非選択のメモリセルに与えられる読み出し用中間電圧Ｖｒｅａｄを発生するための読み出し用中間電圧（Ｖｒｅａｄ）発生回路１１０が設けられている。
【００３０】
書き込み用中間電圧Ｖｐａｓｓ、読み出し用中間電圧Ｖｒｅａｄは、書き込み電圧Ｖｐｇｍよりは低いが、電源電圧ＶＣＣより昇圧された電圧である。これらのＶｐｇｍ発生回路１０８、Ｖｐａｓｓ発生回路１０９、及びＶｒｅａｄ発生回路１１０を制御するために、制御信号発生回路１１１が設けられている。
【００３１】
Ｖｐｇｍ発生回路１０８には、その出力を監視して、データ書き込みモードで順次ステップアップされる書き込み電圧パルスを発生する場合の初期電圧やステップアップ分を可変設定するために、電圧設定回路１１２が設けられている。この実施例では更に、書き込み電圧Ｖｐｇｍの可変設定に応じて、書き込み用中間電圧Ｖｐａｓｓ、読み出し用中間電圧Ｖｒｅａｄをそれぞれ可変設定するための電圧設定回路１１３及び１１４も設けられている。
【００３２】
図２（ａ）（ｂ）は、メモリセルアレイ１０１の一つのＮＡＮＤセル部分の平面図と等価回路図であり、図３（ａ）（ｂ）は図２（ａ）のＡ−Ａ′，Ｂ−Ｂ′断面図である。ＮＡＮＤセルは、ｐ型シリコン基板１１の素子分離絶縁膜１２で囲まれた領域に形成されている。各メモリセルは、基板１１にゲート絶縁膜１３を介して浮遊ゲート１４（１４１，１４２，…，１４８）が形成され、この上に層間絶縁膜１５を介して制御ゲート１６（１６１，１６２，…，１６８）が形成されて、構成されている。これらのメモリセルのソース、ドレイン拡散層であるｎ型拡散層１９（１９０，１９１，…，１９１０）は、隣接するもの同士共有する形で接続され、これによりＮＡＮＤセルが構成されている。
【００３３】
ＮＡＮＤセルのドレイン、ソース側にはそれぞれ、メモリセルの浮遊ゲート、制御ゲートと同時に形成された選択ゲート１４９，１６９及び１４１０，１６１０が設けられている。素子形成された基板上はＣＶＤ酸化膜１７により覆われ、この上にビット線１８が配設されている。ビット線１８はＮＡＮＤセルの一端のドレイン側拡散層１９にコンタクトさせている。行方向に並ぶＮＡＮＤセルの制御ゲート１４は共通に制御ゲート線ＣＧ１，ＣＧ２，…，ＣＧ８として配設されて、これがワード線となる。選択ゲート１４９，１６９及び１４１０，１６１０もそれぞれ行方向に連続に配設されて選択ゲート線ＳＧ１，ＳＧ２となる。
【００３４】
図４は、この様なＮＡＮＤセルがマトリクス配列されたメモリセルアレイ１０１の等価回路を示している。同一の制御ゲート線（ワード線）及び選択ゲート線を共有する、破線で囲んだ範囲のＮＡＮＤセル群をブロックと称し、読み出し、書き込みの動作は通常、複数のブロックのうち一つを選択して行われる。
【００３５】
図５は、図１におけるＶｐｇｍ発生回路１０８及びこれから発生される書き込み電圧Ｖｐｇｍのステップアップ分を可変設定する電圧設定回路１１２の部分の構成を示している。Ｖｐｇｍ発生回路１１２は、昇圧回路２０１とこれを制御駆動する昇圧制御回路２０２により構成される。
【００３６】
昇圧回路２０１は、図７に示すように、電源ＶＣＣとＶｐｇｍ出力端子の間にそれぞれダイオード接続されて直列に接続されたＮＭＯＳトランジスタＱ７１，Ｑ７２，…，Ｑ７５と、それらの各接続ノードに設けられたポンピング用コンデンサＣ１１，Ｃ１２，Ｃ１３，Ｃ１４とから構成されている。奇数番目のコンデンサＣ１１，Ｃ１３の端子にはクロックφが与えられ、偶数番目のコンデンサＣ１２，Ｃ１４の端子には、クロックφと相補のクロックφｂが与えられる。これにより、各コンデンサの電荷蓄積と一方向への電荷転送が繰り返されて、電源ＶＣＣより昇圧された書き込み電圧Ｖｐｇｍが得られる。
【００３７】
昇圧制御回路２０２は、上述の相補クロックφ，φｂを発生するもので例えば、図６に示すように、ＮＡＮＤゲートＧ１とインバータＩＮＶ１１〜ＩＮＶ１４によるリングオシレータとして構成されている。ＮＡＮＤゲートＧ１の一つの入力端子は発振イネーブル信号ＯＳＣＥが入る端子であり、この発振イネーブルＯＳＣＥが“Ｈ”のときに帰還ループが形成されて発振する。ノードＮＡにクロックφが得られ、これをインバータＩＮＶ２により反転してクロックφｂが得られる。ＮＡＮＤゲートＧ１のもう一つの入力端子には、電圧設定回路１１２から得られる昇圧動作をオンオフ制御するための、通常“Ｌ”である制御信号ＣＸＸＦＬＧがインバータＩＮＶ３を介して入る。
【００３８】
電圧設定回路１１２は、書き込み電圧Ｖｐｇｍのレベルを制限する一種の電圧リミット回路。具体的に電圧設定回路１１２は、図５に示すように、Ｖｐｇｍ発生回路１０８の出力端子に負荷抵抗ＲＬを介して接続される２系統の可変抵抗回路２０３及び２０４を有する。また、負荷抵抗ＲＬとこれらの可変抵抗回路２０３，２０の接続ノードＮ１が基準電圧発生回路２０６の出力基準電圧Ｖｒｅｆに達したことを検出して制御信号ＶＸＸＦＬＡＧ＝“Ｈ”を出力する差動増幅器２０５が設けられている。
【００３９】
第１の可変抵抗回路２０４は、負荷抵抗ＲＬに流れる電流Ｉ１０＋Ｉ２０のうち、書き込み電圧パルスの初期値（図９に示すＶ０）を決定するための主要な電流分Ｉ２０が流れる回路部である。この可変抵抗回路２０４は、抵抗Ｒ２０，Ｒ２１の直列回路と、抵抗Ｒ２１の両端を制御端子ＰＩＮにより選択的に短絡するためのＮＭＯＳトランジスタＱ５とから構成されている。即ち、制御端子ＰＩＮに入る信号によりＮＭＯＳトランジスタＱ５を制御することで、電流Ｉ２０を可変設定できる。
【００４０】
第２の可変抵抗回路２０３は、書き込み電圧のステップアップ分（図９に示すΔＶ）を決定する電流分Ｉ１０が流れる回路部であり、直列接続された抵抗Ｒ１〜Ｒ４（いずれも抵抗値Ｒ）と、これらの抵抗Ｒ１〜Ｒ４の各端子に取り付けられたタップ抵抗Ｒ５〜Ｒ７（いずれも抵抗値２Ｒ）からなるＲ／２Ｒラダー回路２０７と、これに直列に接続された抵抗ＲＤ１，ＲＤ２，ＲＤ３を有する。抵抗ＲＤ１，ＲＤ２，ＲＤ３の直列回路部が書き込み電圧パルスのステップ分ΔＶの大きさを設定する部分である。抵抗ＲＤ１，ＲＤ２には並列に、制御端子Ｐａｒａｍ１，Ｐａｒａｍ２にゲートがつながるＮＭＯＳトランジスタＱ４１，Ｑ４２が接続されている。即ち、制御端子Ｐａｒａｍ１，Ｐａｒａｍ２の“Ｈ”，“Ｌ”の組み合わせにより、電圧ステップ分を決定する電流２Ｉ１が決まる。この抵抗ＲＤ１，ＲＤ２，ＲＤ３の部分を流れる電流が２Ｉ１であるとき、Ｒ／２Ｒラダー回路２０７には、図示のように、ノードＡ，Ｂ，Ｃにそれぞれ、Ｉ１，Ｉ１／２，Ｉ１／４の電流が流れることになる。
【００４１】
タップ抵抗Ｒ５，Ｒ６，Ｒ７の端子に共通ソースを接続したＮＭＯＳトランジスタ対（Ｑ１１，Ｑ１２），（Ｑ２１，Ｑ２２），（Ｑ３１，Ｑ３２）は、タップ抵抗Ｒ５，Ｒ６，Ｒ７の電流を切り替える電流切り替え回路２０８を構成している。即ち、各トランジスタ対の一方Ｑ１１，Ｑ２１，Ｑ３１のドレインは、負荷抵抗ＲＬ側のノードＮ１に接続され、他方Ｑ１２，Ｑ２２，Ｑ３２のドレインは基準電圧発生回路２０６の出力ノードＮ２に接続されて、これらのゲートが制御端子Ｂ１，Ｂ２，Ｂ３により制御される。
【００４２】
制御端子Ｂ１，Ｂ２，Ｂ３の“Ｈ”，“Ｌ”により、ＮＭＯＳトランジスタ対（Ｑ１１，Ｑ１２），（Ｑ２１，Ｑ２２），（Ｑ３１，Ｑ３２）の一方がオン、他方がオフとなる。従って、タップ抵抗Ｒ５，Ｒ６，Ｒ７の端子は、選択的にノードＮ１又はＮ２に接続されることになる。これにより、制御端子Ｂ１，Ｂ２，Ｂ３に入る３ビットの制御信号の組み合わせにより、第２の可変抵抗回路２０３側の電流Ｉ１０は８ステップで切り替えられ、この結果書き込みパルス電圧Ｖｐｇｍのレベルを８ステップに切り替えることが可能になる。
【００４３】
具体的にこの書き込み電圧設定回路１１２の基本動作を説明すると、次のようになる。書き込み電圧発生回路１０８から出力される書き込み電圧Ｖｐｇｍは、昇圧回路２０１により上昇する。この書き込み電圧の上昇に伴って、負荷抵抗ＲＬを介してノードＮ１の電圧が上昇するが、このノードＮ１が基準電圧Ｖｒｅｆに達すると、差動増幅器２０５の出力ＶＸＸＦＬＡＧが“Ｈ”になり、これが図６に示すようにインバータを介して昇圧制御回路２０２に入って昇圧動作を停止する。その結果書き込み電圧発生回路２０２の出力書き込み電圧Ｖｐｇｍは所望のレベルに保持される。
【００４４】
可変抵抗回路２０４に流れる電流Ｉ２０は、制御端子ＰＩＮが“Ｈ”のとき、Ｉ２０＝Ｖｒｅｆ／Ｒ２０である。このとき、書き込み電圧Ｖｐｇｍは、下記数２で表される。
【００４５】
【数２】
Ｖｐｇｍ＝Ｖｒｅｆ＋｛（Ｖｒｅｆ／Ｒ２０）＋Ｉ１０｝×ＲＬ
【００４６】
数２において、可変抵抗回路２０３に流れる電流Ｉ１０は、制御端子Ｐａｒａｍ１，Ｐａｒａｍ２及び制御端子Ｂ１，Ｂ２，Ｂ２により切り替えられる。具体的に例えば、第１の動作モードでは、コマンドあるいはフューズ回路により、制御端子Ｐａｒａｍ１，Ｐａｒａｍ２が、Ｐａｒａｍ１＝Ｐａｒａｍ２＝“Ｌ”に設定される。このとき、ノードＡと接地間に抵抗ＲＤ１，ＲＤ２，ＲＤ３が全て接続される。制御端子Ｂ１，Ｂ２，Ｂ３には、図１に示す制御信号発生回路１１１から順次インクリメントされる３ビットの信号が与えられる。このとき制御端子Ｂ１，Ｂ２，Ｂ３より切り替えられる書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ１は、下記数３のようになる。
【００４７】
【数３】
ΔＶ１＝Ｖｒｅｆ×ＲＬ／｛８Ｒ＋８（ＲＤ１＋ＲＤ２＋ＲＤ３）｝
【００４８】
また第２の動作モードでは、コマンド又はフューズ回路により、Ｐａｒａｍ１＝“Ｈ”，Ｐａｒａｍ２＝“Ｌ”とされる。このとき、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ２は、数３のステップアップ分ΔＶ１より大きく、下記数４のようになる。
【００４９】
【数４】
ΔＶ２＝Ｖｒｅｆ×ＲＬ／｛８Ｒ＋８（ＲＤ２＋ＲＤ３）｝
【００５０】
下記表１は、上述の二つの動作モードにおける、制御端子Ｂ１，Ｂ２，Ｂ３と書き込みパルス電圧Ｖｐｇｍのステップアップの関係を示した。
【００５１】
【表１】
第２の動作モードの書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ２は、第１の動作モードの書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ１より大きいから、第２の動作モードの方が第１の動作モードに比べてデータ書き込み時間は短くなる。即ち図５に示す電圧設定回路１１２は、書き込み時間の異なる二種の動作モードを設定する動作モード制御回路としての機能を持つ。
【００５３】
この実施例の場合更に、制御端子Ｐａｒａｍ１，２共に“Ｈ”にすると、ステップアップ分ΔＶ３は、下記数５で表される。即ち第３の動作モードの設定が可能である。
【００５４】
【数５】
ΔＶ３＝Ｖｒｅｆ×ＲＬ／（８Ｒ＋８ＲＤ３）
【００５５】
コマンド或いはフューズ回路等により、書き込み電圧パルスＶｐｇｍの初期値Ｖ０（上の表１の例におけるＶ１）を変更することができる。下記表２は、初期値を切り替えた二つの動作モードを示している。
【００５６】
【表２】
表２の第１の動作モードは、可変抵抗回路２０４の制御端子ＰＩＮを“Ｈ”、可変抵抗回路２０３の制御端子Ｐａｒａｍ１，２，３を全て“Ｌ”として、書き込み電圧パルスの初期値をＶ１とした場合である。第２の動作モードは、制御端子ＰＩＮ＝“Ｌ”として、電流Ｉ２０を減少させ、もって書き込みパルス電圧Ｖｐｇｍの初期値をＶ２（＜Ｖ１）に設定した場合である。第２の動作モードで、制御端子Ｐａｒａｍ１，２，３＝“Ｌ”のままでは、ステップアップ分は第１の動作モードと変わらないが、表２では、Ｐａｒａｍ２＝“Ｈ”とすることにより、ステップアップ分をΔＶ２としている。
【００５８】
書き込み電圧のステップアップ分を外部から設定するコマンドの例を図１０に示す。図１０（ａ）に示すように、書き込みを行うアドレス及び書き込みデータを入力するためのコマンド“８０”を入力し、続いてアドレスデータＡＤＲを入力し、その後書き込み電圧ステップを０．５Ｖに設定すると共に書き込み開始を指示するコマンド“１５”を入力する。書き込み電圧のステップを１Ｖに設定する場合には、コマンド“１５”に代わって、図１０（ｂ）示すようにコマンド“１１”を入力する。チップ内部にはコマンドデコーダを備えて、取り込んだコマンドをデコードすることにより、図５に示す制御端子Ｐａｒａｍ１，２の“Ｈ”，“Ｌ”が可逆的に設定される。書き込み電圧パルスの初期値を決める制御端子ＰＩＮの“Ｈ”，“Ｌ”も同様にコマンドにより設定することができる。
【００５９】
図１１は、書き込み電圧のステップアップ分データをもコマンドと共に外部から与える場合の例を示している。図１１（ａ）は、従来の一般的な動作であり、アドレス及び書き込みデータ入力用コマンド“８０”を入力し、続いてアドレスデータＡＤＲを入力し、次に書き込み介しコマンド“１０”を入力することによりデータ書き込みが行われる。これに対して、図１１（ｂ）に示すように、通常のコマンドに先だって、或いは図１１（ｃ）に示すように通常のコマンドの後に続けて、書き込み電圧のステップアップ分の設定を指示する“０５”コマンドを入力し、続いて設定データを入力する。
【００６０】
これにより、例えば書き込み電圧のステップアップ分ΔＶは、０．２Ｖから１．０Ｖまで０．１Ｖ刻みの任意の値に設定することも可能になる。ステップアップ分ΔＶをこの様にフレキシブルに設定可能とすることにより、最適の書き込み特性を得ることができる。
【００６１】
書き込み電圧のステップアップ分の設定は、外部からのコマンドに依らず、チップ内部に形成したフューズ回路により固定的に設定することもできる。図８は、制御端子Ｐａｒａｍｉを設定するフューズ回路を示している。図５の構成例の場合、ｉ＝１，２であり、図８の回路が２個設けられる。このフューズ回路は、ラッチ８１と、これにＮＭＯＳトランジスタＱ８３を介して接続されたフューズ素子Ｆｉ、パワーオンリセット用ＮＭＯＳトランジスタＱ８２及びリセット用ＮＭＯＳトランジスタＱ８１を有する。
リセット用ＮＭＯＳトランジスタＱ８１のゲートに入るリセット信号ＲＳＴは通常“Ｌ”であり、デバイスをリセットする際にＲＳＴ＝“Ｈ”となる。これによりフューズ回路出力Ｐａｒａｍｉは強制的に“Ｌ”になる。
【００６２】
ＮＭＯＳトランジスタＱ８２のゲートは、電源投入時に電源ＶＣＣが０Ｖから約２．２Ｖまで“Ｈ”となるパワーオンリセット信号ＰＯＮにより制御される。即ち、ＶＣＣが約２．２Ｖになると、信号ＰＯＮが“Ｌ”になる。フューズデータは、デバイスの出荷時にプログラミングされる。書き込みコマンドが入力すると、信号ＬＡＴＣＨが例えば２０ｎｓ程度“Ｈ”となり、これによりフューズデータがラッチ８１に取り込まれる。この結果、ラッチ８１の出力は、フューズＦｉが切断されたとき“Ｌ”、切断されなければ“Ｈ”である。これにより、先に図５で説明したように、制御端子Ｐａｒａｍ１，２が設定され、書き込み電圧のステップアップ分が固定的に設定されることになる。
【００６３】
なお、フューズ素子Ｆｉは機械的フューズの他、電気的に切断するフューズを用い得る。またフューズ素子Ｆｉは簡単には、例えば、デバイスの最上層金属配線を用いて形成することもできる。或いは最上層の金属配線のレイアウト変更により、ステップアップ電圧及び書き込み電圧の初期値を変更するようにしてもよい。
【００６４】
この実施例のＮＡＮＤ型ＥＥＰＲＯＭのデータ書き込み、読み出し及び消去の基本的な動作は従来と同様である。その動作を、図１２を参照して簡単に説明する。
【００６５】
データ書き込みでは、ビット線ＢＬにデータに応じて０Ｖ（“０”書き込みの場合）又はＶＣＣ（“１”書き込みの場合）を印加する。ビット線側の選択ゲートはＶＣＣ、ソース線側の選択ゲートは０Ｖである。このとき、“０”書き込みのＮＡＮＤセルのチャネルには０Ｖが伝達され、“１”書き込みのＮＡＮＤセルのチャネルは、ＶＣＣ−Ｖｔｈｓｇ（Ｖｔｈｓｇ：選択ゲートのしきい値）のフローティングになる。或いは書き込みを行うメモリセルよりもビット線側にしきい値が正電圧Ｖｔｈｃｅｌｌのセルがある場合には、書き込みメモリセルのチャネルは、ＶＣＣ−Ｖｔｈｃｅｌｌになる。
【００６６】
その後、選択されたメモリセル（図１２では○で囲んだセル）の制御ゲートに書き込み電圧Ｖｐｇｍを印加し、非選択のメモリセルの制御ゲートに中間電圧Ｖｐａｓｓを印加する。その結果、データ“０”のときは、チャネル電位が０Ｖであるので、選択メモリセルの浮遊ゲートと基板間に高電圧がかかり、基板から浮遊ゲートに電子がトンネル注入されて、しきい値電圧が正方向に移動する。データが“１”のときは、フローティングのチャネルは制御ゲートとの容量結合により中間電位になり、電子の注入は行われない。
【００６７】
書き込みパルス電圧の印加によるデータ書き込み動作の後、書き込みが充分に行われたか否かを調べるために、ベリファイ読み出し動作が行われる。ベリファイ読み出しにより書き込み不十分と判定されたメモリセルについて、書き込みを繰り返す。
【００６８】
データ消去は、図４に破線で示すブロック単位で同時に行われる。消去ブロックの制御ゲートは全て０Ｖとし、メモリセルアレイのｐ型ウェル及びｎ型ウェルに昇圧された消去電圧Ｖｅｒａｓｅ（２０Ｖ程度）を印加する。非選択ブロックの制御ゲートはフローティングとする。これにより、選択されたブロックでは全てのメモリセルで浮遊ゲートの電子がウェルに放出され、しきい値が負方向に移動する。非選択ブロックでは、制御ゲートがウェルとの容量結合により電位上昇して、消去は行われない。
【００６９】
データ読み出しは、図１２に示すようにビット線をＶＣＣにプリチャージした後フローティングにし、選択されたメモリセル（図１２では○で囲んだセル）の制御ゲートを０Ｖ、それ以外のメモリセルの制御ゲートに中間電圧Ｖｒｅａｄを印加し、ソース線を０Ｖとして、電流が流れるか否かを検出することにより行われる。選択メモリセルのデータが“０”であれば、メモリセルはオフであり、ビット線ＢＬはＶＣＣに保持され、“１”であればメモリセルがオンして、ビット線ＢＬの電位が低下する。このビット線電位の変化をセンスアンプで検出することにより、メモリセルデータが読み出される。
【００７０】
この実施例では、データ書き込み時、上述のように選択メモリセルに印加する書き込み電圧Ｖｐｇｍと非選択メモリセルに印加する中間電圧Ｖｐａｓｓが用いられるが、ある書き込み電圧Ｖｐｇｍに対して、誤書き込みが起こりにくくなるような最適の中間電圧Ｖｐａｓｓが存在することは、既に指摘されている（Ｋ．Ｄ．Ｓｕｈ，Ｂ．Ｈ．Ｓｕｈ，Ｙ．Ｈ．Ｌｉｍ，Ｊ．Ｋ．Ｋｉｍ，Ｙ．Ｊ．Ｃｈｏｉ，Ｙ．Ｎ．Ｋｏｈ，Ｓ．Ｓ．Ｌｅｅ，Ｓ．Ｃ．Ｋｗｏｎ，Ｂ．Ｓ．Ｃｈｏｉ，Ｊ．Ｓ．Ｙｕｍ，Ｊ．Ｒ．Ｋｉｍ，ａｎｄ Ｈ．Ｋ．Ｌｉｍ，“Ａ ３．３Ｖ ３２Ｍｂ ＮＡＮＤ ｆｌａｓｈ ｍｅｍｏｒｙ ｗｉｔｈ ｉｎｃｒｅｍｅｎｔａｌ ｓｔｅｐ ｐｕｌｓｅ ｐｒｏｇｒａｍｍｉｎｇ ｓｃｈｅｍｅ” ｉｎ ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．１２８−１２９， Ｆｅｂ．，１９９５参照）。
【００７１】
従ってこの実施例において、書き込み電圧Ｖｐｇｍをステップアップするに従って、中間電圧Ｖｐａｓｓもステップアップして、各書き込み電圧パルスに対して中間電圧パルスを最適化することが好ましい。具体的に例えば、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｒｍを０．５Ｖとしたとき、中間電圧Ｖｐａｓｓのステップアップ分ΔＶｐａｓｓを０．４Ｖとする。また、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｒｍを１Ｖとしたとき、中間電圧Ｖｐａｓｓのステップアップ分ΔＶｐａｓｓを０．８Ｖとする。書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｒｍを０．２Ｖとしたとき、中間電圧Ｖｐａｓｓのステップアップ分ΔＶｐａｓｓを０．０８Ｖとする。
【００７２】
この様な中間電圧Ｖｐａｓｓのステップアップは、図１に示す中間電圧発生回路１０９のための電圧設定回路１１３として、図５に示す書き込み電圧の電圧設定回路１１２と同様の回路構成を用いることにより、可能である。またこの中間電圧のステップアップは、書き込み電圧のステップアップと同様に、コマンドにより或いはフューズ回路により、書き込み電圧のステップアップ分と連動させて設定することができる。書き込み電圧Ｖｐｇｍの初期値をコマンドで変更する場合に、中間電圧Ｖｐａｓｓの初期値を同時に変更してもよい。
また、コマンド或いはフューズ回路により、前述のように書き込みパルス電圧の初期値Ｖ０を可変すれば、書き込み時間を可変とすることができる。
【００７３】
この実施例においては、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶ、及び初期値Ｖ０を可変すると同時に、図１２で説明した読み出し動作時の中間電圧Ｖｒｅａｄをも可変設定する。これは、書き込み条件に依らず、読み出し電流を一定に保つためである。そのためには、図１に示す電圧設定回路１１４として、図５に示した書き込み電圧用の電圧設定回路１１２の中の第２の可変抵抗回路２０４の部分と同様の構成を用いればよい。
【００７４】
具体的に図１３は、データ書き込み状態と共に、読み出し時の中間電圧Ｖｒｅａｄの設定例を示した。図１３（ａ）の例では、書き込み電圧Ｖｐｇｍのステップアップ分をΔＶ＝０．５Ｖ、従って書き込まれる“０”データのしきい値分布をΔＶｔｈ＝０．５Ｖとした場合であり、この場合、Ｖｒｅａｄ＝３．５Ｖとする。図１３（ｂ）では、書き込みを高速化するため、書き込み電圧Ｖｐｇｍのステップアップ分をΔＶ＝１Ｖとした場合であり、このとき書き込まれる“０”データのしきい値分布はΔＶｔｈ＝１Ｖとなる。この場合には、Ｖｒｅａｄ＝４．０Ｖとする。図１３（ｃ）では、更に書き込みを高速化するため、書き込み電圧Ｖｐｇｍのステップアップ分をΔＶ＝１．５Ｖとした場合であり、このときは、Ｖｒｅａｄ＝４．５Ｖとする。
【００７５】
この様に、書き込み電圧Ｖｐｇｍのステップアップ分を変えると同時に、読み出し時の中間電圧Ｖｒｅａｄを変えることにより、動作モードに依らず読み出し電流を一定にすることができる。読み出し電流を一定にすることができれば、読み出し時間も一定になり、読み出しタイミング等の変更を要せず、安定した動作が可能になる。
【００７６】
読み出し時の中間電圧Ｖｒｅａｄの変更に仕方は、大いに任意性を有する。例えば、書き込み電圧のステップアップ分ΔＶを１Ｖ大きくした場合に、読み出し時の中間電圧Ｖｒｅａｄを２Ｖ高くしてもよい。中間電圧Ｖｒｅａｄを高くすると読み出し電流を大きくすることができるので、より安定した読み出しができる。逆に、書き込み電圧のステップアップ分ΔＶを１Ｖ大きくした場合に、読み出し時の中間電圧Ｖｒｅａｄを０．５Ｖ高くしてもよい。この場合、中間電圧Ｖｒｅａｄによるリードディスターブを低減することができ、高い信頼性を得ることができる。
【００７７】
更に、コマンドやフューズ回路により書き込み電圧のステップアップ分を大きくしたときに、読み出しタイミングを変更してもよい。例えば、書き込み電圧のステップアップ分を大きくしたとき、メモリセル電流が減る場合には、メモリセルによりビット線を放電する時間が長くなるように、読み出し時間を長くすることは有効である。
【００７８】
この実施例のＮＡＮＤ型ＥＥＰＲＯＭは、多値メモリにも適用することができる。図１４は、多値メモリの場合の書き込みデータしきい値分布と、読み出し時の中間電圧Ｖｒｅａｄの関係を示している。図１４（ａ）は、書き込み電圧Ｖｐｇｍのステップアップ分ΔＶｐｇｍを０．４Ｖに設定して、多値データ“１０”，“００”，“０１”を書き込んだ場合で、各データのしきい値分布は０．４Ｖである。このとき、読み出し時の中間電圧Ｖｒｅａｄは、４．５Ｖとする。図１４（ｂ）の動作モードでは、ΔＶｐｇｍ＝０．６Ｖ、従ってしきい値分布が０．６Ｖであり、このとき読み出し中間電圧はＶｒｅａｄ＝５．１Ｖに設定する。図１４（ｃ）の動作モードでは、ΔＶｐｇｍ＝０．２Ｖ、従ってしきい値分布が０．２Ｖであり、このとき読み出し中間電圧はＶｒｅａｄ＝３．９Ｖに設定する。
【００７９】
この多値メモリの場合、書き込みベリファイ読み出し時の選択メモリセルに与えられるベリファイ電圧についても、コマンド或いはフューズ回路により最適化する。図１４（ａ）の動作モードの場合、ベリファイ電圧は、“１０”データのベリファイについては０．３Ｖ、“００”データのベリファイについては、１．５Ｖ、“０１”データのベリファイについては、２．７Ｖにそれぞれ設定される。図１４（ｂ）のモードでは、ベリファイ電圧は、“１０”データについては０．３Ｖ、“００”データのベリファイについては、１．３Ｖ、“０１”データのベリファイについては、３．１Ｖにそれぞれ設定される。図１４（ｃ）のモードでは、ベリファイ電圧は、“１０”データについては０．３Ｖ、“００”データのベリファイについては、１．８Ｖ、“０１”データのベリファイについては、２．３Ｖにそれぞれ設定される。
【００８０】
この発明は、上記実施例に限られない。例えば実施例では、ＮＡＮＤ型ＥＥＰＲＯＭを説明したが、ＮＯＲ型、ＤＩＮＯＲ型、ＡＮＤ型等の他の形式のＥＥＰＲＯＭにも適用できる。
またデータ消去は通常実施例で説明したように、昇圧された消去電圧Ｖｅｒａｓｅを用いてブロック単位で一括消去されるが、消去電圧Ｖｅｒａｓｅを実施例の書き込み電圧Ｖｐｇｍと同様にステップアップするパルス電圧として消去ベリファイ読み出しと組み合わせて印加する方式を用いることもできる。この場合に消去電圧Ｖｅｒａｓｅのステップアップ分を可変設定できるようにすれば、製品用途に応じてデータ消去速度と信頼性の最適条件を選択することが可能となる。
更に、この発明はＥＥＰＲＯＭの他、マスクＲＯＭやＥＰＲＯＭにも適用することができる。
【００８１】
【発明の効果】
以上述べたようにこの発明によれば、不揮発性半導体記憶装置のデータ書き込み又はデータ消去について、書き換え時間の異なる少なくとも二つの動作モードを持たせることにより、必要に応じて高速のデータ書き込みを行い、或いは低速であるが信頼性を確保したデータ書き込みを行うことができる。二つの動作モードは具体的には、データ書き込みモードの場合であれば、順次ステップアップするパルス電圧として選択メモリセルに与えられる書き込み電圧のステップアップ分を異ならせることにより設定される。
【図面の簡単な説明】
【図１】この発明の一実施例によるＮＡＮＤ型ＥＥＰＲＯＭのブロック構成を示す。
【図２】同実施例のＮＡＮＤセルの構成を示す平面図と等価回路図である。
【図３】同実施例のＮＡＮＤセルの断面構造を示す図である。
【図４】同実施例のメモリセルアレイの等価回路を示す図である。
【図５】同実施例の電圧設定回路１１２の構成を示す図である。
【図６】同実施例の昇圧制御回路の構成を示す図である。
【図７】同実施例の昇圧回路の構成を示す図である。
【図８】同実施例のフューズ回路の構成を示す図である。
【図９】同実施例の書き込み電圧パルスを示す図である。
【図１０】同実施例の書き込みパルス電圧のステップアップ設定用コマンドを示す図である。
【図１１】書き込みパルス電圧のステップアップ設定用コマンドの他の例を示す図である。
【図１２】同実施例のデータ書き込み及び読み出しの条件を示す図である。
【図１３】同実施例の書き込みパルス電圧と読み出し中間電圧の関係を示す図である。
【図１４】同実施例を多値メモリに適用した場合の書き込みパルス電圧と読み出し中間電圧の関係を示す図である。
【符号の説明】
１０１…メモリセルアレイ、１０２…ビット線制御回路（センスアンプ兼データラッチ）、１０３…カラムデコーダ、１０４…ロウデコーダ、１０５…アドレスバッファ、１０６…データ入出力バッファ、１０７…基板電位制御回路、１０８…書き込み電圧（Ｖｐｇｍ）発生回路、１０９…書き込み用中間電圧（Ｖｐａｓｓ）発生回路、１１０…読み出し用中間電圧（Ｖｒｅａｄ）発生回路、１１２，１１３，１１４…電圧設定回路、１１１…制御信号発生回路、２０１…昇圧回路、２０２…昇圧制御回路、２０４…第１の可変抵抗回路、２０３…第２の可変抵抗回路、２０５…差動増幅器。
Claims (8)
- ソース、ドレインを共有して複数個ずつ直列接続されたＮＡＮＤセルをマトリクス配列して構成され電気的書き換えが可能で且つデータを不揮発に記憶するＮＡＮＤ型メモリセルアレイと、
このメモリセルアレイのデータを読み出すセンスアンプ回路と、
前記メモリセルアレイへの書き込みデータを保持するデータラッチ回路と、
前記メモリセルアレイのメモリセル選択を行うデコーダと、
前記メモリセルアレイの選択されたメモリセルに書き換え電圧を与えてしきい値電圧を変動させるための書き換え電圧発生回路と、
前記メモリセルアレイの非選択メモリセルに中間電圧を与える中間電圧発生回路と、
前記書き換え電圧を初期値から順次ステップアップされる第１のパルス電圧として選択されたメモリセルに対して所望のしきい値に達するまで供給すると共に、前記書換え電圧のステップアップに連動させて、前記中間電圧を初期値から順次ステップアップされる第２のパルス電圧として前記非選択メモリセルに対して所望のしきい値に達するまで供給する電圧制御手段と、
前記順次ステップアップされる前記第１及び第２のパルス電圧のステップアップ分を連動させて可変設定することにより、第１の書き換え時間で前記メモリセルのデータ書き込み又はデータ消去を行う第１の動作モードと、第１の書き換え時間と異なる第２の書き換え時間でメモリセルのデータ書き込み又はデータ消去を行う第２の動作モードとを選択的に設定する電圧設定回路と
を備えたことを特徴とする不揮発性半導体記憶装置。 - 前記第１の動作モードは、前記ＮＡＮＤ型セルアレイの選択されたメモリセルに対して前記第１のパルス電圧を印加する各書き込み動作の後に、前記ＮＡＮＤ型セルアレイの非選択メモリセルに電源電圧より高い第１の中間電圧を印加して前記選択されたメモリセルの書き込み状態を確認するためのベリファイ読み出し動作を行うデータ書き込みモードであり、
前記第２の動作モードは、前記ＮＡＮＤ型セルアレイの選択されたメモリセルに対して前記第１のパルス電圧よりステップアップ分が大きい前記第２のパルス電圧を印加する各書き込み動作の後に、前記ＮＡＮＤ型セルアレイの非選択メモリセルに前記第１の中間電圧より高い第２の中間電圧を印加して前記選択されたメモリセルの書き込み状態を確認するベリファイ読み出し動作を行うデータ書き込みモードである
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。 - 前記電圧設定回路は、製品用途に応じて前記第１又は第２の動作モードを固定的に設定するものであることを特徴とする請求項１又は２に記載の不揮発性半導体記憶装置。
- 前記電圧設定回路は、外部から入力されるコマンドにより前記第１又は第２の動作モードを可逆的に設定するものである
ことを特徴とする請求項１又は２に記載の不揮発性半導体記憶装置。 - 前記書き換え電圧発生回路及び前記中間電圧発生回路は、
クロックの制御により昇圧する昇圧回路と、
この昇圧回路に前記クロックを供給する昇圧制御回路と、
を有することを特徴とする請求項１記載の不揮発性半導体記憶装置。 - 前記電圧設定回路は、
前記昇圧回路の出力端子に負荷抵抗を介して接続された、前記パルス電圧の初期値を可変設定するための抵抗値切り替え用の第１の制御端子を持つ第１の可変抵抗回路と、
この第１の可変抵抗回路と並列接続された、前記パルス電圧のステップアップ分を可変設定するための抵抗値切り替え用の第２の制御端子を持つ第２の可変抵抗回路と、
これら第１及び第２の可変抵抗回路と前記負荷抵抗の接続ノードの電圧が基準電圧に達したことを検出しその検出出力により前記昇圧制御回路を制御して前記昇圧回路の動作を停止させる差動増幅器と、
を有することを特徴とする請求項５記載の不揮発性半導体記憶装置。 - 前記第１及び第２の制御端子には、外部から入力されるコマンドに応じてそれぞれ選択的に制御信号が与えられることを特徴とする請求項６記載の不揮発性半導体記憶装置。
- 前記第１及び第２の制御端子には、製品用途に応じて選択された制御信号が固定的に与えられることを特徴とする請求項６記載の不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23923898A JP3595691B2 (ja) | 1998-08-25 | 1998-08-25 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23923898A JP3595691B2 (ja) | 1998-08-25 | 1998-08-25 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000076878A JP2000076878A (ja) | 2000-03-14 |
| JP3595691B2 true JP3595691B2 (ja) | 2004-12-02 |
Family
ID=17041806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23923898A Expired - Fee Related JP3595691B2 (ja) | 1998-08-25 | 1998-08-25 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3595691B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026153A (ja) * | 2000-07-10 | 2002-01-25 | Toshiba Corp | 半導体メモリ |
| US7020017B2 (en) * | 2004-04-06 | 2006-03-28 | Sandisk Corporation | Variable programming of non-volatile memory |
| KR100632944B1 (ko) * | 2004-05-31 | 2006-10-12 | 삼성전자주식회사 | 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치 |
| KR100626377B1 (ko) * | 2004-06-07 | 2006-09-20 | 삼성전자주식회사 | 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치 |
| KR100890672B1 (ko) * | 2005-02-03 | 2009-03-26 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 및 그 동작 방법 |
| US7269066B2 (en) * | 2005-05-11 | 2007-09-11 | Micron Technology, Inc. | Programming memory devices |
| KR100621636B1 (ko) * | 2005-06-01 | 2006-09-07 | 삼성전자주식회사 | 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치 |
| JP4846314B2 (ja) * | 2005-09-22 | 2011-12-28 | 株式会社東芝 | 半導体記憶装置 |
| KR100811278B1 (ko) * | 2006-12-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 셀프 부스팅을 이용한 낸드 플래시 메모리소자의 읽기 방법 |
| US7639540B2 (en) | 2007-02-16 | 2009-12-29 | Mosaid Technologies Incorporated | Non-volatile semiconductor memory having multiple external power supplies |
| US7839689B2 (en) * | 2008-01-31 | 2010-11-23 | Mosaid Technologies Incorporated | Power supplies in flash memory devices and systems |
| JP4720912B2 (ja) | 2009-01-22 | 2011-07-13 | ソニー株式会社 | 抵抗変化型メモリデバイス |
| KR101551449B1 (ko) | 2009-02-25 | 2015-09-08 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것을 포함한 메모리 시스템 |
| JP2011118982A (ja) * | 2009-12-03 | 2011-06-16 | Toppan Printing Co Ltd | フラッシュメモリ |
| JP5242730B2 (ja) * | 2011-04-18 | 2013-07-24 | 株式会社東芝 | 半導体記憶装置 |
| JP5380508B2 (ja) | 2011-09-27 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2018195365A (ja) * | 2017-05-19 | 2018-12-06 | ソニーセミコンダクタソリューションズ株式会社 | メモリ装置およびメモリ装置の制御方法 |
| JP7031461B2 (ja) | 2018-04-10 | 2022-03-08 | 株式会社デンソー | 車載装置 |
| JP7258697B2 (ja) * | 2019-09-02 | 2023-04-17 | キオクシア株式会社 | 半導体記憶装置 |
-
1998
- 1998-08-25 JP JP23923898A patent/JP3595691B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000076878A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154391A (en) | Nonvolatile semiconductor memory device | |
| JP3595691B2 (ja) | 不揮発性半導体記憶装置 | |
| US6026025A (en) | Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller | |
| US8493785B2 (en) | Page-buffer and non-volatile semiconductor memory including page buffer | |
| US7339833B2 (en) | Non-volatile semiconductor memory device | |
| JP2011008857A (ja) | 不揮発性半導体記憶装置およびその書き込み方法 | |
| JPH07169284A (ja) | 不揮発性半導体記憶装置 | |
| US6134157A (en) | Nonvolatile semiconductor memory device capable of preventing data from being written in error | |
| JP3662725B2 (ja) | 単一ビットセル及び多量ビットセル動作の同時的な遂行が可能な不揮発性半導体メモリ装置 | |
| JP5883494B1 (ja) | 不揮発性半導体記憶装置 | |
| US9865358B2 (en) | Flash memory device and erase method thereof capable of reducing power consumption | |
| US7952935B2 (en) | Nonvolatile memory device and program or verification method using the same | |
| JP2021163511A (ja) | 半導体記憶装置 | |
| US10083755B2 (en) | Discharge circuit and semiconductor memory device | |
| TW201715519A (zh) | 非揮發性半導體儲存裝置 | |
| JP2000030473A (ja) | 不揮発性半導体記憶装置 | |
| KR20190056969A (ko) | 반도체 기억장치 및 독출 방법 | |
| JP4029469B2 (ja) | 不揮発性半導体記憶装置およびそのデータ書き込み方法 | |
| JP3615041B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3378478B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
| US10861560B2 (en) | Semiconductor memory device | |
| JP3392438B2 (ja) | 不揮発性半導体記憶装置 | |
| CN108122585B (zh) | 半导体器件 | |
| JPH1196778A (ja) | 不揮発性半導体記憶装置 | |
| JP4513839B2 (ja) | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |