JP5242730B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5242730B2 JP5242730B2 JP2011092295A JP2011092295A JP5242730B2 JP 5242730 B2 JP5242730 B2 JP 5242730B2 JP 2011092295 A JP2011092295 A JP 2011092295A JP 2011092295 A JP2011092295 A JP 2011092295A JP 5242730 B2 JP5242730 B2 JP 5242730B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- data
- write
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
図1は、本実施形態に係る半導体記憶装置、具体的には例えば4値(2ビット)のデータを記憶するNAND型フラッシュメモリの構成を示している。
ビット線制御回路2は、ビット線を介してメモリセルアレイ1中のメモリセルのデータを読み出したり、ビット線を介してメモリセルアレイ1中のメモリセルの状態を検出したり、ビット線を介してメモリセルアレイ1中のメモリセルに書き込み制御電圧を印加してメモリセルに書き込みを行なう。ビット線制御回路2には、カラムデコーダ3、データ入出力バッファ4が接続されている。ビット線制御回路2内のデータ記憶回路はカラムデコーダ3によって選択される。データ記憶回路に読み出されたメモリセルのデータは、前記データ入出力バッファ4を介してデータ入出力端子5から外部へ出力される。
メモリセルアレイ1、ビット線制御回路2、カラムデコーダ3、データ入出力バッファ4、及びワード線制御回路6は、制御信号及び制御電圧発生回路7に接続され、この制御信号及び制御電圧発生回路7によって制御される。制御信号及び制御電圧発生回路7は、制御信号入力端子8に接続され、外部から制御信号入力端子8を介して入力される制御信号によって制御される。制御信号及び制御電圧発生回路7は、後述する演算回路7−1及びVpgm発生部7−2を含んでいる。演算回路7−1はデータの書き込み時に、書き込み電圧を発生するために必要なデータを算出し、Vpgm発生部7−2は演算回路7−1から供給されるデータに応じて書き込み電圧Vpgmを発生する。
4RV2+2RV1+RV0)
Vpgm_min=Vref×(1+RL/RB)
DVpgm=Vref×RL/(R+RD)/64
したがって、最小Vpgmとして0.3V、0.25V、0.2Vを必要とする場合、上記抵抗値RDを3個別々に用意し、これらを切り替えて使用する。
(1)メモリセル1の第1ページが書き込まれる。
図4に示す信号BLC1、及び信号BLCLAMPをVdd+Vth(Nチャネルトランジスタの閾値電圧)とすると、トランジスタ61h、61tがオンとされる。このため、PDCにデータ“1”(書き込みを行なわない)が記憶されている時、ビット線がVddとなり、データ“0”(書き込みを行なう)が記憶されている時は、ビット線がVssとなる。また、選択されたワード線に接続され、非選択ページの(ビット線が非選択である)セルは書き込みが行なわれてはならない。このため、これらのセルに接続されているビット線にも電圧Vddが供給される。
プログラムベリファイリードは、リード動作と同じである。しかし、本来のリード電位より若干高い電位“a’”、“b’”、“c’”、“d’”でリードする。第1ページのベリファイリードの場合、電位“a’”でベリファイリードを行う。メモリセルのデータがベリファイリード電位“a’”に達していると、PDCはデータ“1”となり、書き込みが行なわれなくなる。
全てのデータ記憶回路のPDCがハイレベルとなるまで、プログラム動作とベリファイ動作が繰り返される(S16)。このとき、プログラム電圧Vpgmを僅かずつ増加させて書き込みを行う(S17)。
プログラム動作は、第1ページのプログラム動作と全く同じである。PDCにデータ“1”が記憶されている場合、書き込みが行なわれず、データ“0”が記憶されている場合、書き込みが行なわれる。
プログラムベリファイリードは、リード動作と同じである。しかし、ベリファイレベル“b’”、“c’”、“d’”は、リードレベルにマージンが付加され、リードレベルより若干高いレベルに設定されている。このベリファイレベル“b’”、“c’”、“d’”を用いてベリファイリードを行う。
図8に示すように、奇数番目のビット線BLoのセルは、偶数番目のビット線BLeのセルの後に書かれる。このため、図7(a)(b)に示す閾値分布幅はVpgmが同じであると狭くなる。しかし、分布幅は同じでよいため、奇数番目側のDVpgmを偶数番目側のDVpgmより大きくすることにより、高速な書き込みが可能である。
DVpgme:DVpgmo:初期Vpgm
第1ページ: 0.9V : 1.2V : 17V
第2ページ: 0.4V : 0.5V : 16V
SB−EASBの差電圧 : 1V
WL0の補正電圧 : 0.8V
WL1の補正電圧 : 0.4V
WL30の補正電圧 : −0.5V
WL31の補正電圧 : −0.3V
リミッタ回路の最小ステップアップサイズを、0.3V、0.25V、0.2Vとすると、ステップアップサイズは、
DVpgme : DVpgmo
第1ページ: 0.3V×3 : 0.2V×4
第2ページ: 0.2V×2 : 0.25V×2
したがって、第1ページ、偶数ビット線、奇数ビット線、第2ページ、偶数ビット線、奇数ビット線の初期Vpgm=17Vと16Vは、図13、図14、図15より次のようになる。
第1ページ: 17.1V(図15、18段目): 17.0V(図13、26段目)
第2ページ: 16.0V(図13、21段目): 16.0V(図14、17段目)
また、SB−EASBの差電圧、ワード線WL0、WL1、WL30、WL31の補正値は、それぞれの最小ステップサイズの整数倍とならなくてはならない。このため、これら補正値の関係は次のようになる。
奇数 偶数
第1page 0.9V(+3段) 1.0V(+5段)
第2page 1.0V(+5段) 1.0V(+4段)
WL0 奇数 偶数
第1page 0.9V(+3段) 0.8V(+4段)
第2page 0.8V(+4段) 0.75V(+3段)
WL1 奇数 偶数
第1page 0.3V(+1段) 0.4V(+2段)
第2page 0.4V(+2段) 0.5V(+2段)
WL30 奇数 偶数
第1page −0.6V(−2段) −0.4V(−2段)
第2page −0.4V(−2段) −0.5V(−2段)
WL31 奇数 偶数
第1page −0.3V(−1段) −0.4V(−2段)
第2page −0.4V(−2段) −0.25V(−1段)
これらの電圧を例えば6ビット乃至8ビットのデータとしてメモリセルアレイ1のROM部1−1に記憶する必要がある。しかし、これらデータの数は、後に書き込んだ隣のセルの閾値電圧の変動により、先に書き込んだ閾値電圧がFG−FG(浮遊ゲート)間のカップリングにより変化してしまう問題を抑え、狭い閾値分布を得るために、複数回の書き込み動作によりメモリセルに書き込みを行う場合、この書き込み回数と同じだけ記憶すべき初期値のデータが増加する。
WL0の補正値=0.8V、
WL1の補正値=0.4V、
WL30の補正値=−0.5V、
WL31の補正値=−0.3V
のデータが50mV毎のデータとしてそれぞれ1つのみがROM部1−1に記憶される。SB−EASBの差電圧、WL0,1,30,31の補正値は、例えばトリミングされたVpgmから予め計算して求められる。すなわち、Vpgmのデータを50mV毎のデータに変換し、このデータに基づきSB−EASBの差電圧、WL0,1,30,31の補正値が計算される。
1/6=1/23+1/25+1/27+1/29+1/211
の演算が行なわれる。この結果、レジスタには、図15に示す0.3V毎のテーブルにおいて、17.7V、“010011”となる。
図7(b)に示すワード線の電位“d”と“c”の差は、“c”と“b”の差より大きく設定する必要がある。これは中性閾値電圧(浮遊ゲート内に電子が存在しない状態における閾値電圧)が電位“b”と“c”の間にあり、中性閾値電圧から離れるに従って、データリテンションが悪くなるため、マージンを確保するためである。したがって、第1の実施形態に示すように、ステップ電圧DVpgmが一定である場合、閾値電圧が高くなるに従って、書き込みスピードが遅くなるという問題がある。
Claims (2)
- ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されたメモリセルアレイと、書き込み動作におけるワード線の書き込み電圧を発生する電圧発生回路とを具備し、
前記電圧発生回路は、基準電圧を可変する可変回路と、書き込み電圧を制御するリミッタ回路と、前記可変回路の出力電圧と前記リミッタ回路の出力電圧に基づいて前記書き込み電圧を生成するための差動増幅器を有し、前記可変回路は前記書き込み電圧の増加に伴い基準電圧を増加することを特徴とする半導体記憶装置。 - ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されたメモリセルアレイと、
前記ワード線、及びビット線の電位を制御する制御回路と、
電圧発生回路とを有し、
前記電圧発生回路は、書き込み電圧を発生し、前記制御回路は前記電圧発生回路からの前記書き込み電圧に基づき第1回目の書き込み動作を行い、
前記電圧発生回路は、第1書き込み電圧より第1ステップ電圧分高い電圧を発生し、第2回目の書き込み動作を行い、
前記電圧発生回路は、第(n−1)書き込み電圧より第(n−1)ステップ電圧分高い電圧を発生し、第n回目の書き込み動作を行い、
前記電圧発生回路は、第n書き込み電圧より第nステップ電圧分高い電圧を発生し、第(n+1)回目の書き込み動作を行い、前記第nステップ電圧は、第(n−1)ステップ電圧≦第nステップ電圧であり、
前記電圧発生回路は、基準電圧を可変する可変回路と、書き込み電圧を制御するリミッタ回路と、前記可変回路の出力電圧と前記リミッタ回路の出力電圧に基づいて前記書き込み電圧を生成するための差動増幅器を有し、前記可変回路は前記書き込み電圧の増加に伴い基準電圧を増加することを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092295A JP5242730B2 (ja) | 2011-04-18 | 2011-04-18 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092295A JP5242730B2 (ja) | 2011-04-18 | 2011-04-18 | 半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005275998A Division JP4846314B2 (ja) | 2005-09-22 | 2005-09-22 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011165312A JP2011165312A (ja) | 2011-08-25 |
JP5242730B2 true JP5242730B2 (ja) | 2013-07-24 |
Family
ID=44595793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011092295A Active JP5242730B2 (ja) | 2011-04-18 | 2011-04-18 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5242730B2 (ja) |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166161A (ja) * | 1985-01-18 | 1986-07-26 | Mitsubishi Electric Corp | 半導体装置 |
JPS621194A (ja) * | 1985-06-26 | 1987-01-07 | Mitsubishi Electric Corp | 半導体装置 |
JPS6224499A (ja) * | 1985-07-24 | 1987-02-02 | Mitsubishi Electric Corp | 半導体装置 |
JPS6423499A (en) * | 1987-07-20 | 1989-01-26 | Seiko Instr & Electronics | Semiconductor integrated circuit device |
JP2729432B2 (ja) * | 1991-10-30 | 1998-03-18 | 三菱電機株式会社 | 電気的に書込消去可能な半導体記憶装置 |
KR0142368B1 (ko) * | 1994-09-09 | 1998-07-15 | 김광호 | 불휘발성 반도체 메모리장치의 자동프로그램 회로 |
JP3621501B2 (ja) * | 1995-03-29 | 2005-02-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPH10241388A (ja) * | 1996-12-29 | 1998-09-11 | Sony Corp | 電圧供給回路および半導体不揮発性記憶装置 |
JP3378478B2 (ja) * | 1997-09-11 | 2003-02-17 | 株式会社東芝 | 不揮発性半導体記憶装置およびその動作方法 |
JPH11110977A (ja) * | 1997-10-06 | 1999-04-23 | Sony Corp | 不揮発性半導体記憶装置 |
JP3497708B2 (ja) * | 1997-10-09 | 2004-02-16 | 株式会社東芝 | 半導体集積回路 |
JP4031142B2 (ja) * | 1998-04-09 | 2008-01-09 | 株式会社東芝 | 内部電圧生成回路および半導体メモリ |
JPH11306780A (ja) * | 1998-04-17 | 1999-11-05 | Hitachi Ltd | 電源回路及び半導体記憶装置並びにデータ処理装置 |
JP3595691B2 (ja) * | 1998-08-25 | 2004-12-02 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100290481B1 (ko) * | 1998-12-28 | 2001-06-01 | 박종섭 | 플래쉬 메모리 장치용 다단계 펄스 발생 회로 |
JP2001176279A (ja) * | 1999-12-14 | 2001-06-29 | Hitachi Ltd | 半導体回路装置及び不揮発性半導体メモリ |
JP2002313091A (ja) * | 2001-04-16 | 2002-10-25 | Mitsubishi Electric Corp | コントロールゲート電圧発生回路 |
JP4086583B2 (ja) * | 2002-08-08 | 2008-05-14 | シャープ株式会社 | 不揮発性半導体メモリ装置およびデータ書き込み制御方法 |
JP4274786B2 (ja) * | 2002-12-12 | 2009-06-10 | パナソニック株式会社 | 電圧発生回路 |
-
2011
- 2011-04-18 JP JP2011092295A patent/JP5242730B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011165312A (ja) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4846314B2 (ja) | 半導体記憶装置 | |
KR100857941B1 (ko) | 기록 속도를 증가시킬 수 있는 반도체 메모리 디바이스 | |
JP4945187B2 (ja) | 半導体記憶装置 | |
JP4801935B2 (ja) | 半導体記憶装置 | |
KR100512181B1 (ko) | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 | |
JP4768256B2 (ja) | 半導体記憶装置 | |
US6876578B2 (en) | Semiconductor memory device for storing multivalued data | |
KR100882970B1 (ko) | 멀티레벨 데이터를 저장하는 반도체 메모리 디바이스 | |
JP4713873B2 (ja) | 半導体記憶装置 | |
JP4041057B2 (ja) | 不揮発性半導体記憶装置 | |
JP4843362B2 (ja) | 半導体記憶装置 | |
JP5305751B2 (ja) | 半導体記憶装置 | |
JP4444320B2 (ja) | 不揮発性半導体記憶装置 | |
JP2010225220A (ja) | 不揮発性半導体記憶装置、及びそのデータ書き込み方法 | |
JP4489084B2 (ja) | 不揮発性半導体記憶装置 | |
JP5242730B2 (ja) | 半導体記憶装置 | |
JP5296175B2 (ja) | 半導体記憶装置 | |
JP5197730B2 (ja) | 半導体記憶装置 | |
JP2011119023A (ja) | 半導体記憶装置 | |
KR100894588B1 (ko) | 반도체 기억 장치 | |
JP2011119025A (ja) | 半導体記憶装置 | |
JP2011141944A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5242730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |