CN101069241A - 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法 - Google Patents

含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法 Download PDF

Info

Publication number
CN101069241A
CN101069241A CN200580040979.4A CN200580040979A CN101069241A CN 101069241 A CN101069241 A CN 101069241A CN 200580040979 A CN200580040979 A CN 200580040979A CN 101069241 A CN101069241 A CN 101069241A
Authority
CN
China
Prior art keywords
line
storage unit
voltage
integrated circuit
addressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200580040979.4A
Other languages
English (en)
Other versions
CN100568390C (zh
Inventor
马特吉·H·R·兰赫斯特
弗朗西斯库斯·P·威德斯霍芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101069241A publication Critical patent/CN101069241A/zh
Application granted granted Critical
Publication of CN100568390C publication Critical patent/CN100568390C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种模块，包括用于确定是否应当将一组数据位在通信总线上发送之前进行反转的总线反转编码器(24)。总线反转编码器(24)生成控制选择性反转装置(28)(例如多路复用器)的总线反转信号BI。局部故障检测编码器(32)从这组数据位中确定一个或多个临时的校验位，其实际是与总线反转编码器(24)并联的。因而，所述一个或多个临时校验位是基于在没有从选择性反转装置(28)反转的情况下就发送这组数据位的假设而确定的。如果需要，提供逻辑单元(34)是用于基于总线反转编码器(24)生成的总线反转信号，校正所述的一个或多个临时校验位。所述模块的优点是，使确定临时校验位与总线反转编码并行进行，从而减少了等待时间，其中如果需要，在通过通信总线发送之前，将逻辑单元用于校正校验位。

Description

含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法
技术领域
本发明涉及一种含有包括可编程电阻器的存储单元的集成电路以及用于访问包括可编程电阻器的存储单元的方法。
背景技术
基于使用所谓相变材料作为数据存储装置的新型半导体存储设备，即相变存储器，可以成为下一代非易失性存储器。这些相变存储器探究硫化物合金的晶体结构的可逆变化。
典型地，相变存储器包括组成单元阵列，其中每个单元含有用于存储数据的相变材料。通过将硫化物合金加入到集成电路中，这种单元可以用作快速切换可编程电阻器。具体的，这种相变存储单元包括由相变材料构成的电阻器和某种选择装置的串联设置。相变材料的特征在于低电阻的晶体状态和高电阻的非晶状态。非晶状态所具有的性质是，在某一阈值电压之上，形成低电阻细丝。这样，在SET脉冲中可以耗散足够的功率以切换到晶体状态。
相变材料从晶体到非晶相的转变可以用短的高功率脉冲来编程即RESET。从非晶到晶体状态的转变可以通过用相对较长和较低的功率脉冲对材料进行编程来实现，给SET。关于对相变材料存储器进行编程的更多细节请参考WO 2004/025659 A1。
选择装置可以使用二极管、双极型晶体管或(N)MOS晶体管实现。对于嵌入式应用，就制造而言，使用NMOS晶体管与可编程相变电阻器的串联是优选项，因为这是对于嵌入式应用最可靠的选择。
图11示出了根据现有技术的基于含有可编程电阻器的NMOS晶体管阵列的存储器。各个晶体管的漏极通过可编程电阻器连接到位线b1。NMOS晶体管的栅极连接到字线wl。晶体管的源极连接到公共地。这里所示的是，在RESET操作中通过施加Vdd到针对中间单元的字线wl和位线bl来仅寻址中间单元的实施方式。所有其他字线和位线使用零电流寻址。这里考虑RESET是由于它需要将最大功率传送到可编程电阻器。在EP 1326254和WO 2004/057618中示出了另一现有的相变存储器技术。
图12中示出了含有可编程相变电阻的典型存储单元。(N)MOS晶体管T的源极连接到基准电压，优选的是公共地，而漏极串联连接到可编程电阻器R。因此，晶体管的状态可以总结如下：栅源电压VGS、VGD和VDS都分别小于Vdd，其中Vdd是晶体管上的最大电压，例如电源电压。
图13示出了简化的NMOS晶体管T在最大电压和栅源电压VGS情况下的曲线图。因此，存储单元中可编程电阻器的最佳功率耗散是：
Popt≤Im*Vdd
然而使用普通尺寸的(N)MOS晶体管不能提供每晶体管尺寸的足够功率，其将施加到可编程相变电阻器上。因此，不得不增加(N)MOS晶体管的尺寸以输送所需的功率。
发明内容
因此，本发明的目的是提供一种含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法，这将能够增加输送到存储单元的可用功率。
通过根据权利要求1所述的集成电路以及根据权利要求9所述的寻址存储单元的方法，解决这个目的。
因此，所提供的集成电路包括多条位线bl和多条字线wl以及多个存储单元，这些存储单元连接在多条位线bl和多条字线wl的分离位线/字线之间，用于在存储单元中存储数据。每个存储单元由选择装置T和可编程电阻器R组成。另外的寻址线与存储单元连接。因此，使用所提供的另外的寻址线，可以将更高的电压和更高的功率施加到存储单元上，从而允许更大自由度的控制存储单元。
根据本发明的一方面，使用可编程相变电阻器作为可编程电阻器。因此，可以有效地实现相变存储阵列。
根据本发明的一方面，使用NMOS晶体管作为选择装置。位线与NMOS晶体管的源极连接，并且字线与NMOS晶体管的栅极连接。可编程电阻器串联连接到晶体管的漏极，并且还连接到另外的寻址线。因此，通过改变提供给寻址线的电压，就可以控制可编程电阻器上的电压。
根据本发明的另一方面，寻址线与字线平行连接并垂直于位线。
根据本发明的另一方面，为编程所选的存储单元，提供大于Vdd且小于或等于2Vdd的电压给另外的寻址线。因此，可以向可编程电阻器提供更大的电压，从而可以施加更多的功率给所述所选存储单元。
本发明还涉及一种方法，该方法用于对含有位线和字线的存储单元阵列中的存储单元进行寻址。每个存储单元包括选择装置和可编程电阻器。通过另外的寻址线寻址所述的存储单元。
本发明的基本观点是，通过提供除了位线bl和字线wl之外的额外的激活线，使选择晶体管在小于Vdd的电压下工作，从而增加可编程相变电阻器上的电压差。通过实现对这三条线的寻址，使得可编程相变电阻器上的电压差足够实现相变操作。使用高电压晶体管也可以实现根据现有技术的存储单元。然而，同工作在低电压下的晶体管相比，这样的晶体管占用较大的面积而且在相邻的晶体管之间需要较大的绝缘间隙。
附图说明
通过参考此后所描述的实施例，本发明的这些和其他方面是显而易见的，并且对其进行了说明。
图1示出了根据第一实施例的基本相变存储单元的电路图；
图2示出了图1中的NMOS晶体管的简化模型图；
图3示出了根据第一实施例的图1中的存储单元阵列的电路图；
图4示出了根据第二实施例的存储单元阵列的电路图；
图5示出了根据第三实施例的存储单元阵列的电路图；
图6到图8示出了用于分别说明阵列编程操作的相变存储单元阵列的电路图；
图9示出了根据第四实施例的相变存储单元阵列的电路图；
图10示出了根据第五实施例的相变存储单元阵列的电路图；
图11示出了根据现有技术的相变存储单元阵列的电路图；
图12示出了根据现有技术的相变存储单元的电路图；以及
图13示出了根据图12的NMOS晶体管的简化模型图。
具体实施方式
图1示出了根据本发明第一实施例的基本相变存储单元的电路图。如果所选择的可编程电阻器R的值使得Vd-Vs大约为Vdd/3，那么在存储单元中就可以获得可编程电阻器的最佳功率耗散。
因此，
Popt＜Im*Vdd
Popt＝3/4*Im*2/3*Vdd＝*Im*Vdd
Ropt＝(2/3Vdd)/(3/4*Im)＝8/9*(Vdd/Im)
Popt≤Im*Vdd
可编程相变电阻器R的一侧连接到NMOS晶体管T的漏极端，2*Vdd的电压施加到该可编程相变电阻器R另一侧。当源极端接公共地Vs＝0时，电压Vdd施加到该NMOS晶体管T的漏极端。
必须设计电阻R的值使得如下方程成立：
VD＝2*Vdd-ID*R＜Vdd
图2示出了图1中的NMOS晶体管的简化分析模型的曲线图。这里，栅源电压VGS等于Vdd(最大)。在这种情况下，如果电阻器R的值使得VD-VS大约为Vdd/3，那么就可以实现电阻器R的最佳功率耗散。
因此，
Popt＝3/4*Im*5/3*Vdd＝5/4*Im*Vdd
Ropt＝(5/3Vdd)/(3/4*Im)＝20/9*(Vdd/Im)
所以，通过实行根据第一实施例的原理，就可以获得2.5倍的功率增益。
图3示出了图1中相变存储单元MC的阵列的电路图。每个存储单元MC包括NMOS晶体管T，其中可编程相变电阻器R与该NMOS晶体管T的漏极端连接。NMOS晶体管的栅极连接到字线wl，并且其源极连接到位线bl。可编程相变电阻器R还与激活线al相连接，即，晶体管T的漏极通过电阻器R连接到激活线al。激活线al与字线wl是平行布置的。这里，所示的是RESET情况。
具体的，图3示出了存储阵列中的中间存储单元CMC的寻址操作。不提供电流给所有其他的存储单元MC。只为中间存储单元CMC的字线wl提供电压Vdd，而为其他字线提供0电压。为其他单元的位线提供电压Vdd，而为中间单元CMC的位线bl提供0电压。为与中间单元相连的激活线al提供电压2*Vdd，而为其他两条激活线al提供电压Vdd。
只要电阻器具有与图2中所示相关的值，就保持所有必要的晶体管的状态。因此，栅源电压VGS，栅漏电压VGD以及漏源电压VDS都分别小于Vdd。
因此，所示的存储单元MC阵列包括NMOS晶体管和附加的激活线al，所述晶体管在小于等于Vdd电压下工作，以在可编程相变电阻器R上提供较高的电势差。
图4示出了根据第二实施例的相变存储单元MC阵列的电路图。根据第二实施例的存储单元阵列的基本设置与第一实施例的设置相对应。通过施加电压Vdd到所有的激活线al，并且施加0＜VREAD＜(Vdd-VT)的读电压到一条或多条位线，可以完成相变存储单元的读操作。通常，位线bl连接到用于读出的典型读出放大器。VT是晶体管的阈值电压。
这里，为与中间单元CMC相关的字线wl提供电压Vdd，而为其他两条字线wl提供0电压。为所有的激活线al均提供电压Vdd。为其他的位线bl提供Vdd，而仅为与中间单元相关的位线bl提供VREAD。也可以沿着相同的字线进行并行读取。
通过在RESET操作中将位线bl的电势设置为0，或者通过将电势设置为VSET，即SET操作，实现编程操作。将各个激活线al的电压设置为2*Vdd。请注意，在此方式下，可以对多条位线bl进行并行编程。可选的，可以通过在所选的激活线上使用第三电势实现SET操作。该电势应在Vdd到2Vdd的范围内。这里，可以沿着所选的激活线(和字线)对多个单元进行并行编程。
图5到图8示出了根据第三实施例的相变存储单元MC阵列的电路图，以说明其中的编程操作。这里，所选择的是底部右侧的单元MC1。图5示出了处于基准状态的相变存储单元阵列的电路图，即分别为位线和激活线al提供电压Vdd。为字线wl提供0电压。
图6示出了字线wl调整后的图5中的装置，即，现在为第二字线wl提供的电压是Vdd，而不是0电压。图7示出了激活线al调整后的图6中的阵列，即为第二激活线al提供的电压是2Vdd。图8示出了选择了位线bl的图7中的阵列，即为第二位线bl提供的或是0电压或是VSET电压。
因此，通过选择字线wl以及其后选择激活线al，来开始编程序列。必须首先选择字线wl，即在激活线al之前，以防止在NMOS晶体管T上出现大于Vdd的高电势差。最后选择位线，使得电流只在图8所示的状态下流动。也可以并行编程，这可以通过并行选择多条位线而实现。
图9示出了根据基于第一、第二或第三实施例的第四实施例的相变存储单元阵列的电路图。这里，通过改变位线上的电压实现RESET、SET和READ操作。读电路也连接到位线。
根据如下表格实现所选单元的编程操作：
  wl/al   Si   Gi   Wi
  写   Vdd   2Vdd   0
  读   Vdd   0   2Vdd
  未选择   0   0   2Vdd
  bl   Vj   Pj
  RESET   Vdd   Vdd
  SET   Vdd   V1
  读   Vdd   V2
  未选择   0   0
这里，0＜V1＜Vdd且0＜V2＜Vdd。在此实施例中，SET和RESET操作是通过位线的电压控制的。
图10示出了根据基于第一、第二或第三实施例的第五实施例的相变存储单元阵列的电路图。这里，RESET和SET操作是在激活线上执行的。由于激活线是与字线平行，所以对于此实施例，不能并行编程或读取。
根据如下表格实现所选单元的编程操作：
  wl/al   Si   Gi   Wi   Pj
  RESET   Vdd   2Vdd   0   Vdd
  SET   Vdd   2Vdd   V1   Vdd
  读   Vdd   0   2Vdd   Vdd
  未选择   0   0   2Vdd   0
这里，0＜V1＜2Vdd-VT。在此实施例中，SET和RESET操作是通过激活线的电压控制的。
可选的，对于第四和第五实施例，位线bl电压以及激活线上的电压改变，以实现SET和RESET操作。然而，与第四和第五实施例相比较，这将导致信号发送增加。
应注意的是，对于上述的所有实施例，激活线al与字线wl平行布置，并且垂直于位线。
尽管在上述的实施例中，所描述的可编程电阻器是相变电阻器，但是在上述原理下，也可以实现其他的可编程电阻器存储器。这样的存储单元可以包括如在US 5,896,312中所描述的可编程金属化单元或在WO 2004/019410中所描述的铁电材料的可编程电阻器。
总之，通过引入第三条线，即激活线，该线通过可编程相变电阻器连接到NMOS晶体管的漏极端，并结合改进的寻址技术，在不增加NMOS晶体管尺寸的情况下，对于相变存储单元中的相变电阻器，可以得到大于2.5倍的功率。在所选择的单元上提供的电压高于Vdd，优选的为2Vdd，其中Vdd为可允许的最大的源漏电压。即使对所选择的单元施加更高的电压，但是由于与晶体管漏极相连接的可编程相变电阻器上的压降，选择元件上的电压将保持在Vdd以下。相对于现有技术的可编程电阻器，通过其他非导通、未选择的相变存储单元的电流保持为0，而可编程电阻器上的电压将增加。
应注意的是，上述实施例是举例说明而不是限制本发明，并且本领域的技术人员在不脱离所附的权利要求的范围内，能够设计出许多的可选的实施例。在所附权利要求中，处于括号中的任意的参考符号都不可解释为对权利要求的限制。“包括”一词不排出权利要求中所列之外的元件或步骤的存在。元件的单数形式不排除多个这样元件的存在。在列举了若干个装置的设备权利要求中，这些装置中的一些可以通过同一硬件而实现。特定措施在彼此不同的从属权利要求描述的事实，不表示这些措施的组合不能有利地使用。
此外，权利要求中的任意的参考符号不可解释为对本发明范围的限制。
 权利要求书
(按照条约第19条的修改)
1.一种集成电路，包括：
多条位线(bl)和多条字线(wl)以及多个存储单元(MC)，所述存储单元连接在所述多条位线(bl)和字线(wl)中分离位线/字线对之间，用于在存储单元(MC)中存储数据，
其中每个存储单元(MC)包括选择装置(T)和可编程电阻器(R)，和
与存储单元(MC)连接的另外的寻址线(al)，
其中所述选择装置(T)是用NMOS晶体管(T)实现的，其栅极与相应字线(wl)连接，并且源极与相应位线(bl)连接，
其中可编程电阻器(R)与晶体管(T)的漏极串联连接，并且还与另外的寻址线(al)连接，其中在选择另外的寻址线(al)之前选择字线(wl)。
2.根据权利要求1所述的集成电路，其中所述可编程电阻器(R)是可编程相变电阻器(R)。
3.根据权利要求1或2所述的集成电路，其中另外的寻址线(al)与字线(wl)平行连接，并垂直于位线(bl)。
4.根据权利要求1到3所述的集成电路，
其中向所选的存储单元中的晶体管的栅极施加电压Vdd，为所述另外的寻址线(al)提供大于Vdd且小于或等于2Vdd的电压，以编程(SET，RESET)所选的存储单元。
5.根据权利要求1或2所述的集成电路，
其中为所有另外的寻址线(al)提供第一电压，而提供第二电压给至少一条位线(bl)，用于对存储单元进行读取，
其中第一电压高于第二电压。
6.根据权利要求1所述的集成电路，
其中在选择位线(bl)之前选择字线(wl)和另外的寻址线(al)。
7.一种方法，用于对具有位线(bl)和字线(wl)的存储单元阵列中的存储单元进行寻址，
其中每个存储单元包括选择装置(T)和可编程电阻器(R)，以及与存储单元连接的另外的寻址线(al)，其中所述选择装置(T)是用NMOS晶体管(T)实现的，其栅极与相应字线(wl)连接，并且源极与相应位线(bl)连接，其中可编程电阻器(R)与晶体管(T)的漏极串联连接，并且还与另外的寻址线(al)连接，
所述方法包括步骤：
通过另外的寻址线(al)寻址所述存储单元，
在选择另外的寻址线(al)之前选择字线(wl)。

Claims (9)

1.一种集成电路，包括：
多条位线(b1)和多条字线(w1)以及多个存储单元(MC)，所述存储单元连接在所述多条位线(b1)和字线(w1)中分离位线/字线对之间，用于在存储单元(MC)中存储数据，
其中每个存储单元(MC)包括选择装置(T)和可编程电阻器(R)，和
与存储单元(MC)连接的另外的寻址线(a1)。
2.根据权利要求1所述的集成电路，其中所述可编程电阻器(R)是可编程相变电阻器(R)。
3.根据权利要求1或2所述的集成电路，
其中所述选择装置(T)是用NMOS晶体管(T)实现的，其栅极与相应字线(w1)连接，并且源极与相应位线(b1)连接，
其中可编程电阻器(R)与晶体管(T)的漏极串联连接，并且还与另外的寻址线(a1)连接。
4.根据权利要求1或2所述的集成电路，其中另外的寻址线(a1)与字线(w1)平行连接，并垂直于位线(b1)。
5.根据权利要求1到3所述的集成电路，
其中为所述另外的寻址线(a1)提供大于Vdd且小于或等于2Vdd的电压，以编程(SET，RESET)所选的存储单元。
6.根据权利要求1或2所述的集成电路，
其中为所有另外的寻址线(a1)提供第一电压，而提供第二电压给至少一条位线(b1)，用于对存储单元进行读取，
其中第一电压高于第二电压。
7.根据权利要求3、4或5所述的集成电路，
其中在选择另外的寻址线(a1)之前选择字线(w1)。
8.根据权利要求6所述的集成电路，
其中在选择位线(b1)之前选择字线(w1)和另外的寻址线(a1)。
9.一种方法，用于对具有位线(b1)和字线(w1)的存储单元阵列中的存储单元进行寻址，
其中每个存储单元包括选择装置(T)和可编程电阻器(R)，
所述方法包括步骤：
通过另外的寻址线(a1)寻址所述存储单元。
CN200580040979.4A 2004-09-30 2005-08-19 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法 Expired - Fee Related CN100568390C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04104797.8 2004-09-30
EP04104797 2004-09-30

Publications (2)

Publication Number Publication Date
CN101069241A true CN101069241A (zh) 2007-11-07
CN100568390C CN100568390C (zh) 2009-12-09

Family

ID=35457343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580040979.4A Expired - Fee Related CN100568390C (zh) 2004-09-30 2005-08-19 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法

Country Status (7)

Country Link
US (1) US8335103B2 (zh)
EP (1) EP1797566B1 (zh)
JP (1) JP2008515127A (zh)
CN (1) CN100568390C (zh)
AT (1) ATE488842T1 (zh)
DE (1) DE602005024840D1 (zh)
WO (1) WO2006035326A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651229A (zh) * 2011-02-28 2012-08-29 海力士半导体有限公司 半导体装置和数据处理方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679980B2 (en) * 2006-11-21 2010-03-16 Qimonda North America Corp. Resistive memory including selective refresh operation
US20100182044A1 (en) * 2007-03-13 2010-07-22 Easic Corporation Programming and circuit topologies for programmable vias
ATE527702T1 (de) 2008-01-16 2011-10-15 Nxp Bv Mehrschichtige struktur mit einer phasenwechselmaterialschicht und verfahren zu ihrer herstellung
US8294488B1 (en) * 2009-04-24 2012-10-23 Adesto Technologies Corporation Programmable impedance element circuits and methods
CN103592883B (zh) * 2013-12-02 2016-01-20 哈尔滨工业大学 基于dsp的多路精密可编程电阻模块及其控制方法
US11646079B2 (en) * 2020-08-26 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell including programmable resistors with transistor components

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8627488D0 (en) * 1986-11-18 1986-12-17 British Petroleum Co Plc Memory matrix
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
JP4667594B2 (ja) * 2000-12-25 2011-04-13 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
DE60137788D1 (de) 2001-12-27 2009-04-09 St Microelectronics Srl Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix
AU2003220785A1 (en) * 2002-04-10 2003-10-20 Matsushita Electric Industrial Co., Ltd. Non-volatile flip-flop
JP4282314B2 (ja) 2002-06-25 2009-06-17 シャープ株式会社 記憶装置
WO2004019410A1 (en) 2002-08-20 2004-03-04 Koninklijke Philips Electronics N.V. Ferroelectric device and method of manufacturing such a device
DE10297786B4 (de) 2002-09-11 2012-11-08 Ovonyx Inc. Programmierung eines Phasenübergangsmaterialspeichers
JP4124635B2 (ja) * 2002-12-05 2008-07-23 シャープ株式会社 半導体記憶装置及びメモリセルアレイの消去方法
JP2004185755A (ja) * 2002-12-05 2004-07-02 Sharp Corp 不揮発性半導体記憶装置
WO2004057618A2 (en) 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Electric device comprising a layer of phase change material and method of manufacturing the same
KR100479810B1 (ko) 2002-12-30 2005-03-31 주식회사 하이닉스반도체 불휘발성 메모리 장치
JP2004288282A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 半導体装置
JP4254293B2 (ja) 2003-03-25 2009-04-15 株式会社日立製作所 記憶装置
JP4113493B2 (ja) 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
JP3752589B2 (ja) 2003-06-25 2006-03-08 松下電器産業株式会社 不揮発性メモリを駆動する方法
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
DE10353641B4 (de) 2003-11-17 2016-12-01 Robert Bosch Gmbh Brennstoffeinspritzventil
JP2005183619A (ja) * 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
JP4646636B2 (ja) * 2004-02-20 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651229A (zh) * 2011-02-28 2012-08-29 海力士半导体有限公司 半导体装置和数据处理方法
CN102651229B (zh) * 2011-02-28 2016-08-17 海力士半导体有限公司 半导体装置和数据处理方法

Also Published As

Publication number Publication date
WO2006035326A1 (en) 2006-04-06
CN100568390C (zh) 2009-12-09
JP2008515127A (ja) 2008-05-08
EP1797566A1 (en) 2007-06-20
ATE488842T1 (de) 2010-12-15
US20100214827A1 (en) 2010-08-26
US8335103B2 (en) 2012-12-18
DE602005024840D1 (de) 2010-12-30
EP1797566B1 (en) 2010-11-17

Similar Documents

Publication Publication Date Title
CN101079323A (zh) 稳定地进行擦除操作的非易失性半导体存储装置及其操作方法
CN101069241A (zh) 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法
CN1961379A (zh) 用于嵌入式非易失性存储器的双电源供电的方法和设备
CN1210719C (zh) 具有降低的写入速度波动的半导体存储器
US11347401B2 (en) Memory device including mixed non-volatile memory cell types
CN1849670A (zh) 用于闪存的升压衬底/槽编程
CN1801392A (zh) 半导体存储元件及半导体存储器件
CN1707799A (zh) 半导体集成电路、升压电路和电容器
CN1764983A (zh) 编程非易失性集成存储器装置中单元的系统和方法
US20190318782A1 (en) Memory Devices and Memory Operational Methods
CN1667752A (zh) 半导体存储装置
CN1825480A (zh) 具有信号延迟控制器的半导体存储器件及其方法
CN1595534A (zh) 非易失性半导体存储器件
CN1892913A (zh) 驱动存储器设备的字线的电路和方法
CN1832022A (zh) 存储器程序控制电路
US8477555B2 (en) Deselect drivers for a memory array
CN1722299A (zh) 铁电存储装置
CN1770325A (zh) 非易失性单元减小功率的编程
US6459616B1 (en) Split common source on EEPROM array
CN1480947A (zh) 半导体存储器件及其检查方法
US7965549B2 (en) Semiconductor integrated circuit device and method of operating same
US11715502B2 (en) Voltage generation circuits
US7126862B2 (en) Decoder for memory device
CN1822210A (zh) 具有加强电源的半导体存储器件及其加强电源的方法
CN1389876A (zh) 单个单元可程序切换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080516

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080516

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209