CN1722299A - 铁电存储装置 - Google Patents

铁电存储装置 Download PDF

Info

Publication number
CN1722299A
CN1722299A CN200510076675.5A CN200510076675A CN1722299A CN 1722299 A CN1722299 A CN 1722299A CN 200510076675 A CN200510076675 A CN 200510076675A CN 1722299 A CN1722299 A CN 1722299A
Authority
CN
China
Prior art keywords
mos transistor
type mos
printed line
voltage
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510076675.5A
Other languages
English (en)
Inventor
渡边贤哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1722299A publication Critical patent/CN1722299A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种由疲劳和印记导致的劣化较少的铁电存储装置。该铁电存储装置包括：第一n型MOS晶体管，其栅极与字线连接；铁电电容器，其一端通过第一n型MOS晶体管连接至位线，另一端连接至板线；以及驱动板线的板线控制电路，其中，板线控制电路包括：反相器，包括第一p型MOS晶体管和第二n型MOS晶体管，输出端连接至板线；电压源，提供电压，供给到第一p型MOS晶体管的源极；以及第三n型MOS晶体管，设置在电压源和输出端之间。

Description

铁电存储装置
技术领域
本发明涉及铁电存储装置。尤其涉及由于疲劳和印记(ィンプリント)而导致的劣化较少的铁电存储装置。
背景技术
现有的铁电存储装置在特开2001-76493号公报(专利文献1)中被披露。上述现有的铁电存储装置包括对外部电源进行降压的降压电源电路，将降压电源Vint供给到位线和板线，将与降压电源Vint相比升压了至少单元晶体管的阈值电压Vt后的电压Vboot供给到字线，这种结构能够预防由于疲劳和印记等导致的铁电特性的劣化。
专利文献1：特开2001-76493号公报
不过，在上述现有的铁电存储装置中，因为需要具有生成降压电源和升压电源的电路，所以存在电路规模变大、而且功耗也增大的问题。
发明内容
本发明的目的在于提供一种克服了以上技术缺陷的铁电存储装置。通过权利要求范围内的独立权利要求中记载的技术特征的组合来实现该目的。而且，从属权利要求规定了本发明的最佳实施例。
为了实现上述目的，根据本发明的第一方面，本发明所涉及的铁电存储装置，包括字线、位线和板线(plate line)，还包括：第一n型MOS晶体管，其栅极与字线连接；铁电电容器，其一端通过第一n型MOS晶体管连接至位线，另一端连接至板线；以及驱动板线的板线控制电路，其中，板线控制电路包括：反相器(inverter)，包括第一p型MOS晶体管和第二n型MOS晶体管，输出端连接至板线；电压源，提供电压，供给到第一p型MOS晶体管的源极；以及第三n型MOS晶体管，设置在电压源和输出端之间。
优选第三n型MOS晶体管的阈值电压与第一n型MOS晶体管的阈值电压大致相等。
在上述结构中，在将数据“0”写入铁电电容器时供给到板线的电压、即供给到铁电电容器另一端的电压与写入数据“1”时供给到板线的电压、即供给到铁电电容器一端的电压接近。因此，根据上述结构，在铁电电容器写入数据“0”时施加在该铁电电容器上的电压与写入数据“1”时施加在该铁电电容器上的电压接近，从而能够抑制印记现象的发生。
尤其在第一n型MOS晶体管和第三n型MOS晶体管的阈值电压大致相等时，向铁电电容器写入数据“0”时和写入数据“1”时，施加在铁电电容器上的电压大致相等，所以能够进一步抑制印记现象的发生。
此外，根据上述结构，因为能够降低施加在铁电电容器上的电压，所以能够抑制因疲劳导致的铁电电容器特性的劣化。
在上述结构中，在板线的选择时，通过第三n型MOS晶体管将规定(预定)的电压供给到该板线；在板线的非选择时，通过第二n型MOS晶体管将例如接地电压等的低电压供给到该板线。因此，根据上述结构，在板线的非选择时，能够防止该板线处于悬接(浮游)状态，从而防止写入到铁电电容器的数据的劣化。
在上述的铁电存储装置中，优选字线连接至第三n型MOS晶体管的栅极。
在上述结构中，在选中规定的字线时，在与该字线对应的板线上通过第三n型MOS晶体管供给规定的电压。因此，根据上述结构，能够将控制第三n型晶体管的结构变成简易的结构。
在上述的铁电存储装置中，优选还包括传输门，该传输门由板线控制电路、第三n型MOS晶体管和第二p型MOS晶体管构成。
在上述结构中，通过第三n型晶体管和第二n型晶体管中的任一个将规定的电压供给到板线。因此，根据上述的结构，能够以极其简单的结构，根据需要使供给到板线的电压变化。
上述的铁电存储装置优选还包括控制电路，在将数据写入铁电电容器时，控制电路通过第三n型MOS晶体管使电压供给到板线；在将写入到铁电电容器的数据读出时，控制电路通过第二p型MOS晶体管使电压供给到板线。
在上述结构中，在将数据写入铁电电容器时和从铁电电容器读出数据时，能够将不同的电压供给到板线。也就是说，在上述结构中，在将数据写入铁电电容器时，不依赖写入的数据，施加在该铁电电容器上的电压大致恒定，同时在从铁电电容器读出数据时，在铁电电容器上施加比该电压大的电压。因此，根据上述结构，在将数据写入铁电电容器时，不依赖写入的数据，施加在该铁电电容器上的电压大致恒定，能够抑制印记现象，同时在从铁电电容器读出数据时，位线的读出电压变大，能够得到充分的读出安全系数。
此外，根据上述结构，在铁电存储装置通常使用和试验时，施加在铁电电容器上的电压大致恒定，在诸如铁电电容器的印记特性的检验时等，能够根据数据使施加在铁电电容器上的电压发生变化。
根据本发明的第二方面，本发明所涉及的铁电存储装置，包括字线、位线和板线，其特征在于，还包括：n型MOS晶体管，其栅极与字线连接；铁电电容器，其一端通过n型MOS晶体管连接至位线，另一端连接至板线；驱动板线的板线控制电路，以及传输门，设置在板线和板线控制电路之间。
附图说明
图1是本发明的铁电存储装置100的第一实施例的示意图。
图2是第一实施例所涉及的铁电存储装置100的其他示例的示意图。
图3是第一实施例所涉及的铁电存储装置100的动作的时序图。
图4是第一实施例所涉及的铁电存储装置100的动作的其他示例的时序图。
图5是铁电存储装置100的第二实施例的一个示例的示意图。
图6是铁电存储装置100的第二实施例的其他示例的示意图。
图7是铁电存储装置100的第二实施例的其他示例的示意图。
图8是第二实施例所涉及的铁电存储装置100的动作的时序图。
图9是第二实施例所涉及的铁电存储装置100的动作的其他示例的时序图。
具体实施方式
下面，参照附图，通过发明的实施例对本发明进行说明，但是以下描述的实施例并不是对权利要求所保护范围的限定，而且，实施例中描述的技术特征并不都是本发明所要解决的技术问题的必要技术特征。
图1是本发明的铁电存储装置100第一实施例的示意图。铁电存储装置100包括：多个存储单元110；字线控制电路120；位线控制电路130；板线控制电路200；m条(m是正整数)字线WL1-WLm和板线PL1-PLm；以及n条(n是正整数)位线BL1-BLn。
各存储单元110存储规定(预定)的数据。各存储单元110与规定的字线WLj(j是1-m的整数)、规定的板线PLj、规定的位线BLk(k是1-n的整数)连接。而且，各存储单元110包括n型MOS晶体管112和铁电电容器114。
n型MOS晶体管112的栅极与字线WLj连接，源极和漏极中的一个与位线BLk连接，另一个与铁电电容器114的一端连接。也就是说，n型MOS晶体管112根据连接至其栅极的字线WLj的电位，对是否连接位线BLk和铁电电容器114的一端进行切换。
铁电电容器114根据其一端与另一端之间的电位差存储规定的数据。在本实施例中，铁电电容器114，在以板线PLj为基准的位线BLk的电位大于等于铁电电容器114的抗电压Vc时，存储数据“1”；在以位线BLk为基准的板线PLj的电位大于等于铁电电容器114的抗电压Vc时，存储数据“0”。也就是说，铁电电容器114在以一端为基准的电位差大于等于+Vc时存储数据“0”，在该电位差小于等于-Vc时存储数据“1”。
字线控制电路120根据地址信号从多条字线WL1-WLm中选择规定的字线WLj。具体地说，字线控制电路120通过供给动作电压VCC到字线WLj，选择该字线WLj。在其他的示例中，字线控制电路120可以通过诸如自举电路(bootstrap circuit)和升压电路等的升压装置将比动作电压VCC大的电压供给到字线WLj。
位线控制电路130，通过向多个位线BL1-BLn中的与进行数据的写入的存储单元110连接的位线BLk供给0V或VCC，从而向该存储单元110写入数据。具体地说，位线控制电路130，当向与位线BLk连接的存储单元110写入数据“1”时，向位线BLk供给VCC；当写入数据“0”时，向位线BLk供给0V。在本实施例中，n型MOS晶体管112因为其阈值电压是Vth，所以在字线WLj的选择时，在位线BLk上供给动作电压VCC，这种情况下，向铁电电容器114的一端供给电压VCC-Vth。此外，位线控制电路130具有读出放大器，根据位线BLk的电位判定存储到存储单元110的数据。
板线控制电路200包括：由p型MOS晶体管212和n型MOS晶体管214构成的倒相器210，以及n型MOS晶体管216。板线控制电路200对应各条板线PL1-PLm设置。
倒相器210供给板线选择信号/PLS作为输入，并根据板线选择信号/PLS的电位向板线PLj供给规定电压。具体地说，p型MOS晶体管212在源极上供给作为电压源的一例的VCC，在栅极上供给板线选择信号/PLS，并根据板线选择信号/PLS的电位在漏极上供给VCC。
n型MOS晶体管216的源极与倒相器210的输出端连接，漏极与p型MOS晶体管212的漏极连接，栅极与字线WLj连接。此外，优选n型MOS晶体管216的阈值电压和设置在存储单元110上的n型MOS晶体管112的阈值电压Vth大致相等。在本实施例中，n型MOS晶体管216的阈值电压和n型MOS晶体管112的阈值电压相等，都是Vth，n型MOS晶体管216根据连接至栅极的字线WLj的电位，在输出端上供给电压VCC-Vth。
n型MOS晶体管214的源极接地，向栅极供给板线选择信号/PLS，根据板线选择信号/PLS的电位，在倒相器210的输出端上供给0V，即，在板线PLj上供给0V。
也就是说，板线控制电路200，在向存储单元110写入数据的期间，在字线WLj和板线选择信号/PLS的电位为0V时，向板线PLj供给电压VCC-Vth；在板线选择信号/PLS的电位为VCC时，将板线PLj接地。
图2是第一实施例所涉及的铁电存储装置100的其他示例的示意图。在本例中，板线控制电路200还包括：n型MOS晶体管220和倒相器222。n型MOS晶体管220的源极和漏极分别与n型MOS晶体管214的源极和漏极连接。而且，在n型MOS晶体管220的栅极上供给倒相器222的输出。倒相器222的输入端与字线WLj连接，输出端与n型MOS晶体管220的栅极连接。即，n型MOS晶体管220根据字线WLj的电位对倒相器210的输出端是否接地进行切换。
本例中，因为n型MOS晶体管220根据字线WLj的电位对板线PLj是否接地进行切换，所以能够可靠防止板线PLj处于悬接状态。
图3是第一实施例所涉及的铁电存储装置100的动作的时序图。参照图1至图3，对本实施例中的铁电存储装置100向存储单元110写入规定数据的动作进行说明。
首先，地址信号ADD发生变化选中规定的地址后，字线控制电路120使对应于该规定的地址的字线WLj的电位从0V变化到VCC。当字线WLj的电位变化到VCC时，n型MOS晶体管216导通，p型MOS晶体管212的漏极与倒相器210的输出端连接。另一方面，这种情况下，因为板线选择信号/PLS的电位是VCC，所以p型MOS晶体管212处于非导通状态，n型MOS晶体管214处于导通状态，所以倒相器210的输出端和板线PLj的电位保持0V不变。
此外，在图2所示的例子中，当字线WLj的电位从0V变化到VCC时，p型MOS晶体管212导通，n型MOS晶体管214非导通(截止)。基于此，在处于导通状态的n型MOS晶体管216的漏极上供给VCC，n型MOS晶体管216向倒相器210的输出端供给电压VCC-Vth，该电压VCC-Vth是将VCC降压了相当于n型MOS晶体管216的阈值电压Vth分量的电压后所得到的电压。也就是说，设置在板线PLj和存储单元110上的铁电电容器114的另一端的电位成为VCC-Vth。
此时，当位线BLk的电位为0V时，通过设置在存储单元110上的n型MOS晶体管112，向铁电电容器114的一端供给0V。因此，在铁电电容器114上施加以一端的电位为基准的、+VCC-Vth的电压，所以写入数据“0”。
另一方面，当位线BLk的电位为VCC时，n型MOS晶体管112的阈值电压为Vth，所以通过n型MOS晶体管112，向铁电电容器114的一端供给VCC-Vth。因此，因为施加在铁电电容器114上的电压大致为0V，所以写入铁电电容器114的数据保持原样不变。
接着，在板线选择信号/PLS的电位从0V变化到VCC时，p型MOS晶体管212非导通，n型MOS晶体管214导通，所以板线PLj的电位成为0V。这种情况下，因为字线WLj的电位为VCC，所以在位线BLk的电位为0V时，施加在铁电电容器114上的电压成为0V，在铁电电容器114上保持数据“0”不变。
另一方面，在位线BLk的电位为VCC时，施加在铁电电容器114上的电压成为以一端为基准的、-(VCC-Vth)，所以在铁电电容器114上写入数据“1”(重新写入)。
接着，在字线WLj的电位从VCC变化到0V时，铁电电容器114的一端从位线BLk上断开，另一端的电位保持0V不变，所以写入到铁电电容器114的数据保持原样不变。根据以上的动作，向铁电电容器114上写入规定的数据，并保持。
图4是本实施例所涉及的铁电存储装置100的动作的其他示例的时序图。如该图所示，在字线WLj的电位从0V变化到VCC之前，可以使板线选择信号/PLS的电位从VCC变化到0V。
在本实施例中，向铁电电容器114写入数据“0”时供给到板线PLj的电压、即供给到铁电电容器114的另一端的电压，与写入数据“1”时供给到铁电电容器114的一端的电压大致相等。因此，根据本实施例，能够使向铁电电容器114写入数据“0”时施加在该铁电电容器114上的电压与向铁电电容器114写入数据“1”时施加在该铁电电容器114上的电压大致相等，所以能够抑制印记现象的发生。
此外，根据本实施例，因为能够降低施加在铁电电容器上的电压，所以能够抑制基于疲劳导致的铁电电容器的劣化。
此外，在本实施例中，在板线PLj的选择时，通过n型MOS晶体管216向该板线PLj供给电压VCC-Vth；在板线PLj的非选择时，通过n型MOS晶体管214将该板线PLj接地。因此，根据本实施例，在板线PLj的非选择时，能够防止该板线PLj处于悬接状态，所以能够防止写入到铁电电容器114的数据的劣化。
图5至图7是铁电存储装置100的第二实施例的示意图。在以下的描述中，主要就与第一实施例不同之处对第二实施例的铁电存储装置100进行说明。此外，对于标注有与第一实施例相同的附图标记的器件具有与第一实施例相同的功能。
在本实施例中，板线控制电路200包括设置在VCC和倒相器210的输出端之间的传输门230。也就是说，本实施例的铁电存储装置100与第一实施例不同之处在于，板线控制电路200还包括p型MOS晶体管232，p型MOS晶体管232的源极与p型MOS晶体管212的漏极和n型MOS晶体管216的漏极连接，p型MOS晶体管232的漏极与倒相器210的输出端和n型MOS晶体管216的源极连接。如图5所示，传输门230可以设置在p型MOS晶体管212和倒相器210的输出端之间，也可以设置在VCC和p型MOS晶体管212之间。此外，如图7所示，传输门230也可以设置在倒相器210的输出端和板线PLj之间。
在p型MOS晶体管232的栅极上供给读出控制信号/R。也就是说，在本实施例的铁电存储装置100中，在进行写入动作时，第一实施例与第二实施例相同，板线PLj的电位成为VCC-Vth，在进行读出动作时，选中板线PLj，p型MOS晶体管232导通，所以在板线PLj上供给VCC。
图8是第二实施例所涉及的铁电存储装置100的动作的时序图。参照图5至图8，对第二实施例所涉及的铁电存储装置100的动作进行说明。此外，在本实施例中，读出控制信号/R的电位在写入动作时成为VCC。因此，铁电存储装置100的写入动作与第一实施例的写入动作大致相同，所以在以下的描述中，只对本实施例所涉及的铁电存储装置100的读出动作进行说明。
首先，位线控制电路130将位线BLk预充电为0V，地址信号ADD发生变化，选中规定的地址后，字线控制电路120使与该规定的地址对应的字线WLj的电位从0V变化到VCC。此外，根据字线WLj的变化，读出控制信号/R的电位从VCC变化到0V。
在字线WLj的电位变化到VCC时，n型MOS晶体管216导通时，设置在存储单元110上的n型MOS晶体管112导通，所以，铁电电容器114的一端与位线BLk连接。接着，当板线选择信号/PLS的电位从VCC变化到0V时，p型MOS晶体管212导通，通过p型MOS晶体管212和p型MOS晶体管232在板线PLj上供给VCC。这种情况下，虽然n型MOS晶体管216导通，但是电压没有下降的p型MOS晶体管232也导通，所以板线PLj的电位不是VCC-Vth，而成为VCC。
因此，在铁电电容器114上施加以一端为基准的+VCC的电压，所以根据写入到铁电电容器114的数据，向位线BLk放出电荷。而且，设置在位线控制电路130上的读出放大器(没有图示)检测因放出到位线BLk上的电荷而导致的位线BLk的电位的变化，判定存储在铁电电容器114上的数据。
读出放大器在判定存储在铁电电容器114上的数据的同时，将位线BLk的电位设为VCC或0V。具体地说，该读出放大器当存储在铁电电容器114上的数据为“1”时将位线BLk的电位设为VCC，当存储在铁电电容器114上的数据为“0”时将位线BLk的电位设为0V。
接着，当板线选择信号/PLS的电位从0V变化到VCC时，板线PLj的电位从VCC变化到0V。这种情况下，存储在铁电电容器114上的数据为“1”时，位线BLk的电位成为VCC，所以在铁电电容器114上施加的电压成为以一端为基准的-VCC，在铁电电容器114上再次写入数据“1”。
另一方面，当存储在铁电电容器114上的数据为“0”时。位线BLk的电位成为0V，所以在铁电电容器114上施加的电压大致成为0V，所以在铁电电容器114上保持数据“0”不变。
图9是本实施例所涉及的铁电存储装置100的动作的其他示例的时序图。如该图所示，在写入时和/或读出时，在字线WLj的电位从0V变化到VCC之前，可以使板线选择信号/PLS的电位从VCC变化到0V。
在本实施例中，在铁电电容器114上写入数据时和从铁电电容器114上读出数据时，能够在板线PLj上供给不同的电压。也就是说，在本实施例中，在铁电电容器114上写入数据时，不依赖于写入的数据，在铁电电容器114上施加的电压大致恒定，同时在从铁电电容器114上读出数据时，能够在铁电电容器114上施加比该电压大的电压。因此，根据本实施例，在铁电电容器114上写入数据时，能够将施加在该铁电电容器114上的电压设为大致恒定，抑制印记现象，同时，在从铁电电容器114上读出数据时，能够增大位线BLk的读出电压，得到充足的读出安全系数。
此外，根据本实施例，在铁电存储装置100的通常使用时和试验时，将施加在铁电电容器114上的电压设置为大致恒定，例如，在铁电电容器114的印记特性的检验等时，能够根据数据使施加在铁电电容器114上的电压变化。
通过上述的发明的示例描述的示例和应用例，根据用途可以适当组合，或者变形、或者改进，而且，本发明并不限于上述的实施例。经过这种组合、变形、或改进而得到的方式也包含在本发明的保护范围内，这从记载在权利要求书中的内容可以显而易见地推导出。
附图标记说明
100  铁电存储装置            110 存储单元
112  n型MOS晶体管            114 铁电电容器
120  字线控制电路            130 位线控制电路
200  板线控制电路            210 倒相器
222  倒相器                  230 传输门
/PLS 板线选择信号            /R  读出控制信号
ADD  地址信号                BL  位线
PL   板线                    WL  字线

Claims (6)

1.一种铁电存储装置，包括字线、位线、和板线，其特征在于，还包括：
第一n型MOS晶体管，其栅极与所述字线连接；
铁电电容器，其一端通过所述第一n型MOS晶体管连接至所述位线，另一端连接至所述板线；以及
板线控制电路，用于驱动所述板线，
其中，所述板线控制电路包括：
反相器，包括第一p型MOS晶体管和第二n型MOS晶体管，输出端连接至所述板线；
电压源，用于提供电压，供给到所述第一p型MOS晶体管的源极；以及
第三n型MOS晶体管，设置在所述电压源和所述输出端之间。
2.根据权利要求1所述的铁电存储装置，其特征在于：
所述第三n型MOS晶体管的阈值电压与所述第一n型MOS晶体管的阈值电压大致相等。
3.根据权利要求1或2所述的铁电存储装置，其特征在于：
所述字线连接至所述第三n型MOS晶体管的栅极。
4.根据权利要求1至3中任一项所述的铁电存储装置，其特征在于：
还包括传输门，所述传输门由所述板线控制电路、所述第三n型MOS晶体管和所述第二p型MOS晶体管构成。
5.根据权利要求4所述的铁电存储装置，其特征在于：
还包括控制电路，所述控制电路，在将数据写入所述铁电电容器时，通过所述第三n型MOS晶体管使所述电压供给到所述板线；在将写入到所述铁电电容器的数据读出时，通过所述第二p型MOS晶体管使所述电压供给到所述板线。
6.一种铁电存储装置，包括字线、位线、和板线，其特征在于，还包括：
n型MOS晶体管，其栅极与所述字线连接；
铁电电容器，其一端通过所述n型MOS晶体管连接至所述位线，另一端连接至所述板线；
板线控制电路，用于驱动所述板线，以及
传输门，设置在所述板线和所述板线控制电路之间。
CN200510076675.5A 2004-06-24 2005-06-13 铁电存储装置 Pending CN1722299A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004186880 2004-06-24
JP2004186880A JP4284614B2 (ja) 2004-06-24 2004-06-24 強誘電体メモリ装置

Publications (1)

Publication Number Publication Date
CN1722299A true CN1722299A (zh) 2006-01-18

Family

ID=35505482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510076675.5A Pending CN1722299A (zh) 2004-06-24 2005-06-13 铁电存储装置

Country Status (3)

Country Link
US (1) US7292464B2 (zh)
JP (1) JP4284614B2 (zh)
CN (1) CN1722299A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266832B (zh) * 2008-03-31 2010-06-02 清华大学 一种铁电存储器数据读出加速装置及方法
CN110473576A (zh) * 2018-05-09 2019-11-19 美光科技公司 铁电存储器极板功率减小
CN110827880A (zh) * 2018-08-13 2020-02-21 无锡拍字节科技有限公司 用于操作具有多个电容器的铁电存储单元的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271991A (ja) * 2008-05-07 2009-11-19 Toshiba Corp 半導体記憶装置
US10803918B2 (en) * 2018-05-18 2020-10-13 AUCMOS Technologies USA, Inc. Ferroelectric memory array with hierarchical plate-line architecture
US10818334B2 (en) * 2018-06-26 2020-10-27 AUCMOS Technologies USA, Inc. Ferroelectric memory array with variable plate-line architecture

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607032B2 (ja) * 1996-06-03 2005-01-05 東芝マイクロエレクトロニクス株式会社 不揮発性強誘電体メモリ及びその駆動方法
JPH11273360A (ja) * 1998-03-17 1999-10-08 Toshiba Corp 強誘電体記憶装置
JP2001076493A (ja) 1999-09-03 2001-03-23 Nec Corp 強誘電体記憶装置
KR100425160B1 (ko) * 2001-05-28 2004-03-30 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 승압전압 발생회로 및그 발생방법
JP3650077B2 (ja) * 2002-03-29 2005-05-18 沖電気工業株式会社 半導体記憶装置
US6667896B2 (en) * 2002-05-24 2003-12-23 Agilent Technologies, Inc. Grouped plate line drive architecture and method
US6809954B1 (en) * 2003-07-02 2004-10-26 Texas Instruments Incorporated Circuit and method for reducing access transistor gate oxide stress

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266832B (zh) * 2008-03-31 2010-06-02 清华大学 一种铁电存储器数据读出加速装置及方法
CN110473576A (zh) * 2018-05-09 2019-11-19 美光科技公司 铁电存储器极板功率减小
US11699475B2 (en) 2018-05-09 2023-07-11 Micron Technology, Inc. Ferroelectric memory plate power reduction
CN110827880A (zh) * 2018-08-13 2020-02-21 无锡拍字节科技有限公司 用于操作具有多个电容器的铁电存储单元的方法

Also Published As

Publication number Publication date
JP2006012274A (ja) 2006-01-12
US7292464B2 (en) 2007-11-06
JP4284614B2 (ja) 2009-06-24
US20050286289A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
CN1267928C (zh) 带有对用于选择存储单元的辅助字线的控制的半导体存储器件
US8717819B2 (en) NAND flash memory programming
US7061306B2 (en) Voltage booster
US7248493B2 (en) Memory system having improved random write performance
CN1110818C (zh) 具有内电源电路的半导体集成电路器件
CN1832040A (zh) 具有改进的擦除功能的闪存设备和控制其擦除操作的方法
US20130106491A1 (en) Voltage select circuit and intergrated circuit including the same
JP5249394B2 (ja) 半導体記憶装置
CN1722299A (zh) 铁电存储装置
CN1667752A (zh) 半导体存储装置
CN101038790A (zh) 由低电压晶体管实现的用于半导体存储器的电平转换器
CN1892914A (zh) 驱动字线的电路和方法
CN1679115A (zh) 铁电存储器及其数据读取方法
CN1881468A (zh) 掉电模式期间保持数据的存储设备及其操作方法
CN1434516A (zh) 强电介质半导体存储器
US20130077373A1 (en) Nonvolatile memory device and operation method thereof
WO2020159870A1 (en) High-voltage shifter with reduced transistor degradation
US8976593B2 (en) Nonvolatile semiconductor device
CN1747068A (zh) 非易失性存储装置以及非易失性存储装置的数据写入方法
CN1595534A (zh) 非易失性半导体存储器件
CN1855299A (zh) 包含选择线的选择激活的随机存取存储器
CN1728278A (zh) 半导体装置的操作方法以及该半导体装置
CN1734665A (zh) 铁电存储器及其驱动方法
CN1892913A (zh) 驱动存储器设备的字线的电路和方法
CN1716447A (zh) 低功率消耗的半导体存储器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication