CN102651229B - 半导体装置和数据处理方法 - Google Patents

半导体装置和数据处理方法 Download PDF

Info

Publication number
CN102651229B
CN102651229B CN201110307886.0A CN201110307886A CN102651229B CN 102651229 B CN102651229 B CN 102651229B CN 201110307886 A CN201110307886 A CN 201110307886A CN 102651229 B CN102651229 B CN 102651229B
Authority
CN
China
Prior art keywords
dbi
signal
crc
data
marking signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110307886.0A
Other languages
English (en)
Other versions
CN102651229A (zh
Inventor
文眞永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102651229A publication Critical patent/CN102651229A/zh
Application granted granted Critical
Publication of CN102651229B publication Critical patent/CN102651229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Logic Circuits (AREA)

Abstract

提供了一种半导体装置和数据处理方法。所述半导体装置包括：总线反转信息DBI处理单元，被配置成当接收多比特数据、计算数据的DBI信息并输出多个DBI标志信号时，产生所述多个DBI标志信号使得每个DBI标志信号反映出数据的预定比特的DBI信息；第一循环冗余校验CRC处理单元，被配置成使用多比特数据和在所述多个DBI标志信号中计算出的部分DBI标志信号来计算CRC信息并输出多个CRC信号；以及第二CRC处理单元，被配置成使用所述多个CRC信号和在所述多个DBI标志信号中计算出的其余DBI标志信号来输出CRC码。

Description

半导体装置和数据处理方法
相关申请的交叉引用
本申请要求于2011年2月28日向韩国知识产权局提交的韩国申请No.10-2011-0018196的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各个实施例涉及一种半导体装置和相关方法。具体而言，某些实施例涉及快速输出可靠的数据的信号处理技术。
背景技术
在半导体装置中，当同时修改由焊盘PAD输出的多个数据时，即，当从高电平修改为低电平或者从低电平修改为高电平的数据量较大时，电流消耗增加，造成出现噪声。
就这点而言，可以使用数据总线反转(DBI)来减少要修改的数据的数目。例如，假设数据的初始电平是高电平，当输出8比特的数据时，确定要修改为低电平的数据的数目是否超过4。如果要修改为低电平的数据的数目超过4，则将所有数据的电平反相。结果，在使用DBI技术的情况下，当经由焊盘PAD输出8比特的数据时，从高电平修改为低电平的数据的数目不超过4。
此外，可以使用循环冗余校验(CRC)技术来提高传输的数据的可靠性。在CRC技术中，在传输数据时，还额外地传输用于检查数据在传输中是否出现错误的校验值。即，在传输数据之前，计算要传输的数据的CRC值，并将数据与CRC值一起传输。此时，可以同时传输或顺序地传输数据和CRC值，或者可以将CRC值包括在数据包中以进行传输。
然后，数据接收侧可以基于接收到的数据和CRC值来确定所传输的数据是否是完整的。
在同时应用DBI技术和CRC技术的情况下，首先完成DBI的计算，然后使用已经应用了DBI的数据来计算CRC值。此时，由于需要用于DBI计算和CRC计算的实际时间量，因此在连续输出数据时数据输出时间被延迟。
发明内容
因而，需要一种能够减少DBI和CRC处理时间的改进的半导体装置。另外，需要一种能够减少DBI和CRC处理时间的改进的数据处理方法。
为了实现所述优点且根据本发明的目的，如在此所实施且概括地描述的，本发明的一个示例性方面可以提供一种半导体装置，其包括：总线反转信息(DBI)处理单元，被配置成当接收多比特数据、计算数据的DBI信息并输出多个DBI标志信号时，产生多个DBI标志信号使得每个DBI标志信号反映出数据的预定比特的DBI信息；第一循环冗余校验(CRC)处理单元，被配置成使用所述多比特数据和在所述多个DBI标志信号中计算出的部分DBI标志信号来计算CRC信息并输出多个CRC信号；以及第二CRC处理单元，被配置成使用所述多个CRC信号和在所述多个DBI标志信号中计算出的其余DBI标志信号来输出CRC码。
在本发明的另一个示例性方面中，一种数据处理方法可以包括：接收多比特数据，计算数据的DBI信息和输出多个DBI标志信号；使用所述多比特数据和从所述多个DBI标志信号中的计算出的部分DBI标志信号来计算CRC信息，和输出多个CRC信号；以及使用所述多个CRC信号和所述多个DBI标志信号中的其余DBI标志信号来输出CRC码。
本发明的其它目的和优点将部分地在后续说明书中阐明，部分地从说明书中显然得到或可以通过实施本发明而习得。通过所附权利要求中具体指出的要素和组合可以实现和获得本发明的目的和优点。
需要理解，上述的概括性描述和以下的详细描述是示例性和说明性的，而并不构成对所要保护的本发明的限制。
附图说明
合并在说明书中并构成说明书的一部分的附图示出了符合本发明的多个实施例，附图和说明书一起用来解释本发明的原理。
图1是根据一个实施例的半导体装置的配置图；以及
图2是使用图1所示的半导体装置的数据处理方法的图示。
具体实施方式
下面将更详细地描述根据本发明的示例性实施例，附图中示出了本发明的例子。只要可能，将在全部附图中使用相同的附图标记来表示相同或相似的部件。
图1是根据本发明一个实施例的半导体装置的配置图。
根据本发明实施例的半导体装置包括简化的结构，以便清楚地解释本文旨在提出的技术精神。
参见图1，半导体装置可以包括DBI处理单元10、第一CRC处理单元20、第二CRC处理单元30和数据处理单元40。
此后，将描述上述配置的半导体装置的具体结构和操作。
DBI处理单元10被配置成计算多比特数据DATA<63:0>的DBI信息，并输出多个DBI标志信号DBIB<0:7>。DBI处理单元10被配置成产生多个DBI标志信号DBIB<0:7>，使得它们反映出数据DATA<63:0>的预定比特的DBI信息。
在本实施例中，DBI处理单元10被配置成确定数据DATA<63:0>的预定比特的大多数的值，并基于确定结果来决定每个DBI标志信号的电平。例如，假设确定了总共64比特的数据DATA<63:0>中的每8比特数据中的大多数，如果第一数据组DATA<0:7>的比特值中的低电平的数目超过4，则第一DBI标志信号DBIB<0>被激活为低电平。然而，如果第一数据组DATA<0:7>的比特值中的低电平的数目等于或少于4，则第一DBI标志信号DBIB<0>被去激活为高电平。这里，数据组可以被定义为对应于同一突发时隙的8比特数据组。在本实施例中，假设数据DATA<63:0>的初始值是高电平。也就是说，数据DATA<63:0>被终结在高电平。由于确定了64比特数据DATA<63:0>的每8比特数据的大多数并且决定了每个DBI标志信号的电平，因此可以产生总共8比特的DBI标志信号DBIB<0:7>。
第一CRC处理单元20被配置成使用多比特数据DATA<63:0>和从DBI标志信号DBIB<0:7>中计算出的部分DBI标志信号来计算CRC信息，并输出多个CRC信号CRC1<7:0>。
在本实施例中，第一CRC处理单元20被配置成对多比特数据DATA<63:0>和已经计算出的部分DBI标志信号执行“异或”操作，并产生多个CRC信号CRC1<7:0>。虽然图中没有示出，第一CRC处理单元20可以包括多个异或部。
第二CRC处理单元30被配置成使用多个CRC信号CRC1<7:0>和DBI标志信号DBIB<0:7>中的其余DBI标志信号，即除了第一CRC处理单元20中所使用的DBI标志信号以外的其余DBI标志信号，来输出CRC码CRC_OUT<7:0>。
在本实施例中，第二CRC处理单元30被配置成对多个CRC信号CRC1<7:0>和所述其余DBI标志信号执行“异或”操作，并产生CRC码CRC_OUT<7:0>。虽然在图中没有示出，第二CRC处理单元30可以包括多个异或部。
数据处理单元40被配置成响应于DBI使能信号DBI_SEL和DBI标志信号DBIB<0:7>来选择性地将多比特数据DATA<63:0>反相，并输出反相的数据作为输出数据DATA_OUT<63:0>。
在本实施例中，数据处理单元40可以包括DBI延迟模型部41、信号反相部42、第一选择部43和第二选择部44。
DBI延迟模型部41被配置成将多比特数据DATA<63:0>延迟DBI处理单元10用来计算DBI信息所需的时间段，并输出延迟后的数据。也就是说，提供DBI延迟模型部以便调整数据的输出时序。
信号反相部42被配置成对从DBI延迟模型部41输出的信号进行反相并输出。
第一选择部43被配置成响应于DBI标志信号DBIB<0:7>来选择性地输出DBI延迟模型部41的输出信号和信号反相部42的输出信号中的一个。
第二选择部44被配置成响应于DBI使能信号DBI_SEL，来选择性地输出多比特数据DATA<63:0>和第一选择部43的输出信号DATA_DBI<63:0>中的一个作为输出数据DATA_OUT<63:0>。DBI使能信号DBI_SEL被用来激活DBI操作。当DBI使能信号DBI_SEL被激活时，第二选择部44输出已经执行了DBI操作的输出数据DATA_OUT<63:0>。然而，当DBI使能信号DBI_SEL被去激活时，第二选择部44直接将数据DATA<63:0>输出作为输出数据DATA_OUT<63:0>。
DBI处理单元10和第一CRC处理单元20可以分别包括多个异或部。这里，由于第一CRC处理单元20包括许多与DBI处理单元10有关的异或级，因此通过根据情况需要来共用DBI处理单元10和第一CRC处理单元20的空闲异或部，可以减少电路占用的面积。也就是说，尽管用于处理多比特输入信号的数字电路主要以2n树的形式来制备，但是在大多数情况下应用于第一CRC处理单元20的输入信号的比特数并非精确地是2n。因此，第一CRC处理单元20的空闲的异或树部分也可以用于DBI计算。在这种情况下，由于CRC计算时间与DBI计算时间不同，可以选择树位置以使得最终的CRC计算时间不发生变化。
当第一CRC处理单元20的空闲的异或树部分用于DBI计算时，如果假设可以对CRC计算时间进行补偿，则可以使用第一CRC处理单元20中更多的异或树来进行DBI计算。在这种情况下，由第二CRC处理单元30执行的计算部分可以通过第一CRC处理单元20的异或树部分来执行。
图2是使用图1所示的半导体装置的数据处理方法的图示。
以下将参考图2来描述根据此实施例的半导体装置的数据处理方法。
数据处理方法可以包括：计算多比特数据的DBI信息以输出多个DBI标志信号；使用多比特数据和从所述多个DBI标志信号中计算出的部分DBI标志信号来计算CRC信息以输出多个CRC信号，并使用所述多个CRC信号和从所述多个DBI标志信号中计算出的其余DBI标志信号来输出CRC码。
在常规的数据处理方法中，计算DBI信息、通过DBI信息将数据反相且然后计算CRC信息，由此需要大量的数据处理时间。
在这一方面，本实施例提出了一种以并行方式同时地处理DBI信息和CRC信息的数据处理方法。即，由于用于计算多比特数据的CRC信息的时间比用于计算多比特数据的DBI信息的时间长，因此首先仅使用已经计算出的部分DBI信息来计算数据的CRC信息。然后，使用已经计算出的其余DBI信息来校正数据的CRC信息，并输出最终的CRC码。
如上所述，利用所提出的半导体装置和数据处理方法，通过同时应用DBI技术和CRC技术，可以减少数据处理时间。另外，通过根据情况需要来共用DBI处理单元10和第一CRC处理单元20的空闲异或部，可以减少电路占用的面积。
尽管以上描述了具体实施例，但本领域技术人员应理解上述实施例仅仅是示例。因而，这里所描述的半导体装置和数据处理方法不限于所描述的实施例。相反，这里所描述的半导体装置和数据处理方法只能结合上述的说明书和附图依据随后的权利要求来限定。

Claims (11)

1.一种半导体装置，包括
数据总线反转DBI处理单元，所述DBI处理单元被配置成当接收多比特数据、计算所述多比特数据的DBI信息并输出多个DBI标志信号时，产生所述多个DBI标志信号使得每个DBI标志信号反映出所述多比特数据的预定比特的DBI信息；
第一循环冗余校验CRC处理单元，所述第一CRC处理单元被配置成使用所述多比特数据和在所述多个DBI标志信号中计算出的部分DBI标志信号来计算CRC信息并输出多个CRC信号；以及
第二CRC处理单元，所述第二CRC处理单元被配置成使用所述多个CRC信号和在所述多个DBI标志信号中计算出的其余DBI标志信号来输出多个CRC码,
其中，数据总线反转DBI处理单元在产生所述其余DBI标志信号之前产生所述部分DBI标志信号、将所述部分DBI标志信号输出至第一CRC处理单元以及将所述其余DBI标志信号输出至第二CRC处理单元。
2.根据权利要求1所述的半导体装置，还包括：
数据处理单元，所述数据处理单元被配置成响应于DBI使能信号和所述多个DBI标志信号来选择性地将所述多比特数据反相，并输出反相的数据作为输出数据。
3.根据权利要求1所述的半导体装置，其中，所述DBI处理单元被配置成确定所述多比特数据的预定比特的多数的值，并基于确定结果来决定每个DBI标志信号的电平。
4.根据权利要求1所述的半导体装置，其中，所述第一CRC处理单元被配置成对所述多比特数据和所述部分DBI标志信号进行异或操作并产生所述多个CRC信号。
5.根据权利要求1所述的半导体装置，其中，所述第二CRC处理单元被配置成对所述多个CRC信号和所述其余DBI标志信号执行异或操作并产生所述多个CRC码。
6.根据权利要求2所述的半导体装置，其中，所述数据处理单元包括：
DBI延迟模型部，所述DBI延迟模型部被配置成将所述多比特数据延迟所述DBI处理单元用来计算所述DBI信息所需的时间段，并输出延迟后的数据；
信号反相部，所述信号反相部被配置成对从所述DBI延迟模型部输出的信号进行反相并输出；
第一选择部，所述第一选择部被配置成响应于所述多个DBI标志信号来选择性地输出所述DBI延迟模型部的输出信号和所述信号反相部的输出信号中的一个；以及
第二选择部，所述第二选择部被配置成响应于所述DBI使能信号来选择性地输出所述多比特数据和所述第一选择部的输出信号中的一个。
7.一种数据处理方法，包括以下步骤：
接收多比特数据，计算所述多比特数据的数据总线反转DBI信息并输出多个DBI标志信号；
使用所述多比特数据和从所述多个DBI标志信号中计算出的部分DBI标志信号来计算循环冗余校验CRC信息，并输出多个CRC信号；以及
使用所述多个CRC信号和所述多个DBI标志信号中的其余DBI标志信号来输出多个CRC码，
其中，所述部分DBI标志信号是在所述其余DBI标志信号产生之前产生的。
8.根据权利要求7所述的数据处理方法，还包括以下步骤：
响应于所述多个DBI标志信号来选择性将所述多比特数据反相，并输出反相的数据作为输出数据。
9.根据权利要求7所述的数据处理方法，其中，当输出所述多个DBI标志信号时，确定所述多比特数据的预定比特的多数的值，并基于确定结果来决定每个DBI标志信号的电平。
10.根据权利要求7所述的数据处理方法，其中，当输出所述多个CRC信号时，对所述多比特数据和所述部分DBI标志信号进行异或操作以产生所述多个CRC信号。
11.根据权利要求7所述的数据处理方法，其中，当输出所述多个CRC码时，对所述多个CRC信号和所述其余DBI标志信号执行异或操作以产生所述多个CRC码。
CN201110307886.0A 2011-02-28 2011-10-12 半导体装置和数据处理方法 Active CN102651229B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0018196 2011-02-28
KR1020110018196A KR20120098326A (ko) 2011-02-28 2011-02-28 반도체 장치 및 데이터 처리방법

Publications (2)

Publication Number Publication Date
CN102651229A CN102651229A (zh) 2012-08-29
CN102651229B true CN102651229B (zh) 2016-08-17

Family

ID=46693221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110307886.0A Active CN102651229B (zh) 2011-02-28 2011-10-12 半导体装置和数据处理方法

Country Status (3)

Country Link
US (1) US8539305B2 (zh)
KR (1) KR20120098326A (zh)
CN (1) CN102651229B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130142094A1 (en) * 2011-12-02 2013-06-06 Qualcomm Incorporated Systems and methods for frame filtering and for enabling frame filtering
US9385032B2 (en) 2013-03-15 2016-07-05 Gsi Technology, Inc. Systems and methods involving data bus inversion memory circuitry, configuration and/or operation
WO2014146012A2 (en) * 2013-03-15 2014-09-18 Gsi Technology, Inc. Systems and methods involving data bus inversion memory circuitry, configuration and /or operation including data signals grouped into 10 bits and/or other features
KR102029148B1 (ko) 2013-09-02 2019-10-07 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
US10008287B2 (en) 2016-07-22 2018-06-26 Micron Technology, Inc. Shared error detection and correction memory
KR20180063475A (ko) 2016-12-02 2018-06-12 삼성전자주식회사 반도체 장치의 오류 검출 코드 생성 회로, 이를 포함하는 메모리 컨트롤러 및 반도체 메모리 장치
US20190065458A1 (en) * 2017-08-22 2019-02-28 Linkedin Corporation Determination of languages spoken by a member of a social network
US10664432B2 (en) * 2018-05-23 2020-05-26 Micron Technology, Inc. Semiconductor layered device with data bus inversion
US10964702B2 (en) 2018-10-17 2021-03-30 Micron Technology, Inc. Semiconductor device with first-in-first-out circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497850A (zh) * 2002-10-05 2004-05-19 ���ǵ�����ʽ���� 具有数据反相电路的集成电路设备
CN101069241A (zh) * 2004-09-30 2007-11-07 皇家飞利浦电子股份有限公司 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61233500A (ja) * 1985-04-08 1986-10-17 Fujitsu Ltd 半導体記憶装置
US7844888B2 (en) * 2006-09-29 2010-11-30 Qimonda Ag Electronic device, method for operating an electronic device, memory circuit and method of operating a memory circuit
KR100902051B1 (ko) 2007-07-12 2009-06-15 주식회사 하이닉스반도체 오류 검사 코드 생성장치 및 방법
KR20090023794A (ko) 2007-09-03 2009-03-06 주식회사 하이닉스반도체 순환잉여검사장치를 포함하는 반도체메모리소자
WO2009108562A2 (en) * 2008-02-25 2009-09-03 Rambus Inc. Code-assisted error-detection technique
KR100942953B1 (ko) * 2008-06-30 2010-02-17 주식회사 하이닉스반도체 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치
KR20100008849A (ko) 2008-07-17 2010-01-27 삼성전자주식회사 통신 시스템에서 순환중복검사 방법 및 장치
KR100980424B1 (ko) 2008-12-24 2010-09-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 데이터 리드 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497850A (zh) * 2002-10-05 2004-05-19 ���ǵ�����ʽ���� 具有数据反相电路的集成电路设备
CN101069241A (zh) * 2004-09-30 2007-11-07 皇家飞利浦电子股份有限公司 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法

Also Published As

Publication number Publication date
KR20120098326A (ko) 2012-09-05
US20120221927A1 (en) 2012-08-30
US8539305B2 (en) 2013-09-17
CN102651229A (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
CN102651229B (zh) 半导体装置和数据处理方法
US9369255B2 (en) Method and apparatus for reducing feedback and enhancing message dissemination efficiency in a multicast network
CN110417456B (zh) 基于无人机的信息传输方法
US7644344B2 (en) Latency by offsetting cyclic redundancy code lanes from data lanes
CN107872290B (zh) 一种标识ue的方法、网络侧设备、ue及系统
WO2018210244A1 (zh) 一种Polar码传输方法及装置
CN106031072A (zh) 一种harq帧数据结构以及在采用盲检的系统中使用harq进行传输与接收的方法
RU2004113955A (ru) Способ передачи и приема информации для обнаружения ошибки в системе связи
CN113839750A (zh) 一种语义通信系统中的信息传输方法
CN107317644A (zh) 一种兼容突发和连续数据的帧同步装置
JP4260688B2 (ja) データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法
CN109286471B (zh) 面向srio控制器的crc校验方法及装置
CN102487311A (zh) 码生成设备及方法、码校验设备及方法和通信设备
US11283465B2 (en) Network data prediction method, network data processing device and network data processing method
CN115129642A (zh) 芯片总线延时调整方法、电子设备和介质
CN101605019A (zh) 用于有效传送电子信息的系统和方法
CN110071780A (zh) 应用于低密度奇偶校检ldpc的校验方法及装置、通信设备
KR20220038623A (ko) 검출 방법 및 장치
WO2024066284A1 (zh) 一种与源址无关的分布式状态监测方法
CN111614601B (zh) 一种信息传输的实现方法、装置和系统
KR102236581B1 (ko) 단말기가 데이터를 송수신하는 방법 및 그 단말기
CN115061968B (zh) 一种接口处理器及接口处理系统
KR102375963B1 (ko) 검출 방법 및 장치
CN116132552B (zh) 一种基于异步握手协议的跨时钟域通信传输方法及系统
CN113472476B (zh) 解速率匹配方法、装置、计算机设备和存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant