JP5413938B2 - 半導体記憶装置及びその書き込み制御方法 - Google Patents

半導体記憶装置及びその書き込み制御方法 Download PDF

Info

Publication number
JP5413938B2
JP5413938B2 JP2007123067A JP2007123067A JP5413938B2 JP 5413938 B2 JP5413938 B2 JP 5413938B2 JP 2007123067 A JP2007123067 A JP 2007123067A JP 2007123067 A JP2007123067 A JP 2007123067A JP 5413938 B2 JP5413938 B2 JP 5413938B2
Authority
JP
Japan
Prior art keywords
write
pulse
writing
logic level
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007123067A
Other languages
English (en)
Other versions
JP2008282434A (ja
Inventor
誠志 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2007123067A priority Critical patent/JP5413938B2/ja
Priority to US12/116,580 priority patent/US7710790B2/en
Publication of JP2008282434A publication Critical patent/JP2008282434A/ja
Application granted granted Critical
Publication of JP5413938B2 publication Critical patent/JP5413938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は半導体記憶装置及びその書き込み制御方法に関し、特に、書き込むべきデータの論理レベルによって書き込み時間に差がある半導体記憶装置及びこのような半導体記憶装置に対する書き込み制御方法に関する。
パーソナルコンピュータやサーバなどには、階層的に構築された種々の記憶装置が用いられる。下層の記憶装置は安価で且つ大容量であることが求められ、上層の記憶装置には高速アクセスが求められる。最も下層の記憶装置としては、一般的にハードディスクドライブや磁気テープなどの磁気ストレージが用いられる。磁気ストレージは不揮発性であり、しかも、半導体メモリなどに比べて極めて大容量のデータを安価に保存することが可能であるが、アクセススピードが遅く、しかも、多くの場合ランダムアクセス性を有していない。このため、磁気ストレージには、プログラムや長期的に保存すべきデータなどが格納され、必要に応じてより上層の記憶装置に転送される。
メインメモリは、磁気ストレージよりも上層の記憶装置である。一般的に、メインメモリにはＤＲＡＭ（Dynamic Random Access Memory）が用いられる。ＤＲＡＭは、磁気ストレージに比べて高速アクセスが可能であり、しかも、ランダムアクセス性を有している。また、ＳＲＡＭ（Static Random Access Memory）などの高速半導体メモリよりも、ビット単価が安いという特徴を有している。
最も上層の記憶装置は、ＭＰＵ（Micro Processing Unit）に内蔵された内蔵キャッシュメモリである。内蔵キャッシュメモリは、ＭＰＵのコアと内部バスを介して接続されることから、極めて高速なアクセスが可能である。しかしながら、確保できる記録容量は極めて少ない。尚、内蔵キャッシュとメインメモリとの間の階層を構成する記憶装置として、２次キャッシュや３次キャッシュなどが使用されることもある。
ＤＲＡＭがメインメモリとして選択される理由は、アクセス速度とビット単価のバランスが非常に良いからである。しかも、半導体メモリの中では大容量であり、近年においては１ギガビットを超える容量を持つチップも開発されている。しかしながら、ＤＲＡＭは揮発性メモリであり、電源を切ると記憶データが失われてしまうため、プログラムや長期的に保存すべきデータの格納には適していない。また、電源投入中も、データを保持するためには定期的にリフレッシュ動作を行う必要があるため、消費電力の低減に限界があるとともに、コントローラによる複雑な制御が必要であるという課題を抱えている。
大容量の不揮発性半導体メモリとしては、フラッシュメモリが知られている。しかしながら、フラッシュメモリは、データの書き込みやデータの消去に大電流が必要であり、しかも、書き込み時間や消去時間が非常に長いというデメリットを有している。したがって、メインメモリとしてのＤＲＡＭを代替することは不適切である。その他、ＭＲＡＭ（Magnetoresistive Random Access Memory）やＦＲＡＭ（Ferroelectric Random Access Memory）等の不揮発性メモリが提案されているが、ＤＲＡＭと同等の記憶容量を得ることは困難である。
一方、ＤＲＡＭに代わる半導体メモリとして、相変化材料を用いて記録を行うＰＲＡＭ（Phase change Random Access Memory）が提案されている（特許文献１，２参照）。ＰＲＡＭは、記録層に含まれる相変化材料の相状態によってデータを記憶する。つまり、相変化材料は、結晶相における電気抵抗とアモルファス相における電気抵抗が大きく異なっていることから、これを利用して、データを記録することができる。
相状態の変化は、相変化材料に書き込み電流を流し、これにより相変化材料を加熱することによって行われる。データの読み出しは、相変化材料に読み出し電流を流し、その抵抗値を測定することによって行われる。読み出し電流は、相変化を生じさせないよう、書き込み電流よりも十分小さな値に設定される。このように、相変化材料の相状態は、高熱を印加しない限り変化しないことから、電源を切ってもデータが失われることはない。
相変化材料をアモルファス化（リセット）するためには、書き込み電流の印加によって相変化材料を融点以上の温度に加熱し、その後急速に冷却する必要がある。一方、相変化材料を結晶化（セット）するためには、書き込み電流の印加によって相変化材料を結晶化温度以上、融点未満の温度に加熱し、その後徐々に冷却する必要がある。このため、ＰＲＡＭは、リセット動作に比べてセット動作に必要な時間が長いという特徴を有している。
特開２００６−２４３５５号公報 特開２００５−１５８１９９号公報
このように、ＰＲＡＭでは、セット動作に必要な時間とリセット動作に必要な時間が大きく異なるため、データ書き込み時における制御が複雑となり、ＤＲＡＭなど他の汎用メモリとの互換性を確保することは困難であった。このような問題は、ＰＲＡＭのみならず、書き込むべき論理値によって書き込み時の所要時間が異なるタイプの半導体記憶装置において共通に生じる問題である。
本発明はこのような問題を解決すべくなされたものであって、本発明による半導体記憶装置は、書き込むべき論理値によって書き込み時の所要時間が異なるタイプの半導体記憶装置の制御を簡素化することを目的とする。
本発明による半導体記憶装置は、ワード線と、前記ワード線と交差するビット線と、前記ワード線と前記ビット線の交点に配置され、論理値によってライト時の所要時間が異なる記憶素子と、前記ビット線に書き込み電流を供給するライトドライバと、前記ライトドライバの動作を制御する書き込み制御回路と、前記書き込み制御回路にタイミング信号を供給するタイミング信号生成回路とを備え、前記タイミング信号は、第１の論理レベルを書き込む場合における前記書き込み電流の供給開始時を示すパルスと、前記第１の論理レベルを書き込む場合における前記書き込み電流の供給終了時を示すパルスと、第２の論理レベルを書き込む場合における前記書き込み電流の供給開始時及び供給終了時の少なくとも一方を示すパルスとを含んだ波形を有していることを特徴とする。
また、本発明による半導体記憶装置の書き込み制御方法は、ワード線と、前記ワード線と交差するビット線と、前記ワード線と前記ビット線の交点に配置され、論理値によってライト時の所要時間が異なる記憶素子と、前記ビット線に書き込み電流を供給する第１及び第２の書き込みトランジスタとを備える半導体記憶装置の書き込み制御方法であって、第１乃至第３のパルスを有するタイミング信号を生成するステップと、第１の論理レベルを書き込む場合には前記第１のパルスから前記第３のパルスまでの期間に亘って前記第１の書き込みトランジスタを導通させ、第２の論理レベルを書き込む場合には前記第１のパルスから前記第２のパルスまでの期間に亘って前記第２の書き込みトランジスタを導通させるステップとを備えることを特徴とする。
このように本発明によれば、第１及び第２の論理レベルの書き込み開始時及び書き込み終了時を示すタイミング信号を用い、これに同期してビット線に書き込み電流を流していることから、書き込むべき論理値によって書き込み時の所要時間が異なるタイプの半導体記憶装置の制御を簡素化することが可能となる。これにより、書き込むべき論理値を意識することなくデータの書き込みを行うことができることから、シンクロナス型のＤＲＡＭとの互換性を持たせることが容易となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の好ましい実施形態による半導体記憶装置の回路図である。
図１に示す半導体記憶装置は、ワード線ＷＬ１〜ＷＬｍと、ワード線ＷＬ１〜ＷＬｍと交差するビット線ＢＬ１〜ＢＬｎと、ワード線とビット線の交点に配列されたメモリセルＭＣ（１，１）〜ＭＣ（ｍ，ｎ）とを備えたマトリクス状のメモリである。
ワード線ＷＬ１〜ＷＬｍの選択はロウセレクタ１１によって行われ、ワード線ＷＬ１〜ＷＬｍのいずれか一つが活性状態とされる。また、ビット線ＢＬ１〜ＢＬｎには、それぞれ書き込み電流を供給するライトドライバＷＤ１〜ＷＤｎが接続されている。ライトドライバＷＤ１〜ＷＤｎの動作は、それぞれ書き込み制御回路ＷＣ１〜ＷＣｎによって制御される。書き込み制御回路ＷＣ１〜ＷＣｎには、図１に示すように、ライトデータＤａｔａが共通に供給される。
カラムセレクタ１２は、書き込み制御回路ＷＣ１〜ＷＣｎにそれぞれ対応するカラム選択信号ＣＳ１〜ＣＳｎを生成する回路であり、これによって、書き込み制御回路ＷＣ１〜ＷＣｎの選択が行われる。カラムセレクタ１２には、クロック信号ＣＬＫが供給されており、これによりカラムセレクタ１２はクロック信号ＣＬＫに同期した動作を行う。
図１に示すように、ライトドライバＷＤ１〜ＷＤｎは、それぞれセット用トランジスタ２１及びリセット用トランジスタ２２によって構成されている。いずれのトランジスタもＰチャンネル型のＭＯＳトランジスタである。セット用トランジスタ２１のソースはセット電位配線Ｖｓｅｔに接続され、リセット用トランジスタ２２のソースはリセット電位配線Ｖｒｅｓｅｔに接続されている。これらトランジスタ２１，２２のドレインは、ＹスイッチＹ１〜Ｙｎを介して、対応するビット線ＢＬ１〜ＢＬｎに共通接続されている。ＹスイッチＹ１〜Ｙｎには、選択信号Ｙｓｅｌが共通に供給される。
これにより、選択信号Ｙｓｅｌが活性化した状態でセット用トランジスタ２１がオンすると、対応するビット線ＢＬ１〜ＢＬｎにセット電流が供給される。一方、選択信号Ｙｓｅｌが活性化した状態でリセット用トランジスタ２２がオンすると、対応するビット線ＢＬ１〜ＢＬｎにリセット電流が供給されることになる。
セット用トランジスタ２１のゲートに供給されるセットパルス３１と、リセット用トランジスタ２２のゲートに供給されるリセットパルス３２は、対応する書き込み制御回路ＷＣ１〜ＷＣｎによって生成される。
図１に示すように、書き込み制御回路ＷＣ１〜ＷＣｎには、ライトデータＤａｔａ及びカラム選択信号ＣＳ１〜ＣＳｎの他、タイミング信号生成回路１３によって生成されるタイミング信号ＴＳ及びタイミング選択信号ＳＥＬが供給される。これら信号のうち、ライトデータＤａｔａ、タイミング信号ＴＳ及びタイミング選択信号ＳＥＬについては、書き込み制御回路ＷＣ１〜ＷＣｎに対して共通に供給される。これに対し、カラム選択信号ＣＳ１〜ＣＳｎについては、書き込み制御回路ＷＣ１〜ＷＣｎに対してそれぞれ個別に供給される。
タイミング信号ＴＳは５本のタイミング信号ＴＳ１〜ＴＳ５からなり、タイミング選択信号ＳＥＬは５本のタイミング選択信号ＳＥＬ１〜ＳＥＬ５からなる。
図２は、本発明による半導体記憶装置がＰＲＡＭである場合におけるメモリセルＭＣの回路図である。
図２に示すように、本発明による半導体記憶装置がＰＲＡＭである場合、メモリセルＭＣは相変化材料からなる不揮発性記憶素子ＰＣと選択トランジスタＴｒによって構成され、これらがビット線ＢＬとソース電位ＶＳＳとの間に直列接続されることになる。
不揮発性記憶素子ＰＣを構成する相変化材料としては、２以上の相状態を取り、且つ、相状態によって電気抵抗が異なる材料であれば特に制限されないが、いわゆるカルコゲナイド材料を選択することが好ましい。カルコゲナイド材料とは、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、インジウム（Ｉｎ）、セレン（Ｓｅ）等の元素を少なくとも一つ以上含む合金を指す。一例として、ＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ２Ｔｅ３、ＧｅＴｅ等の２元系元素、Ｇｅ２Ｓｂ２Ｔｅ５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ等の３元系元素、ＡｇＩｎＳｂＴｅ、（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）、Ｔｅ８１Ｇｅ１５Ｓｂ２Ｓ２等の４元系元素が挙げられる。
カルコゲナイド材料を含む相変化材料は、アモルファス相（非晶質相）及び結晶相のいずれかの相状態をとることができ、アモルファス相では相対的に高抵抗状態、結晶相では相対的に低抵抗状態となる。
選択トランジスタＴｒは、ＮチャンネルＭＯＳトランジスタによって構成され、そのゲート電極は対応するワード線ＷＬに接続されている。これにより、ワード線ＷＬが活性化すると、ビット線ＢＬとソース電位ＶＳＳとの間に不揮発性記憶素子ＰＣが接続された状態となる。
既に説明したとおり、相変化材料をアモルファス化（リセット）するためには、書き込み電流の印加によって相変化材料を融点以上の温度に加熱し、その後急速に冷却する必要がある。一方、相変化材料を結晶化（セット）するためには、書き込み電流の印加によって相変化材料を結晶化温度以上、融点未満の温度に加熱し、その後徐々に冷却する必要がある。図３は、これを説明するためのグラフである。曲線ａは、不揮発性記憶素子ＰＣを構成する相変化材料をアモルファス化（リセット）する場合の加熱方法を示しており、曲線ｂは、不揮発性記憶素子ＰＣを構成する相変化材料を結晶化（セット）する場合の加熱方法を示している。
図３に示すように、ＰＲＡＭでは、リセット動作に比べてセット動作に必要な時間が長くなる。
図４は、タイミング信号ＴＳ１〜ＴＳ５及びタイミング選択信号ＳＥＬ１〜ＳＥＬ５の波形図である。
図４に示すように、タイミング信号ＴＳ１〜ＴＳ５はいずれもクロック信号ＣＬＫに同期した信号であり、互いにｊクロックずつ位相の異なる信号である。本実施形態においてはｊ＝１であり、したがって、タイミング信号ＴＳ１〜ＴＳ５の位相は互いに１クロックずつずれている。
タイミング信号ＴＳ１〜ＴＳ５は、３つのパルスが繰り返し現れる波形を有している。タイミング信号ＴＳ１を例として具体的に説明すると、クロック信号ＣＬＫのアクティブエッジ＃１、＃２及び＃５に同期したパルスＰ１〜Ｐ３からなるパルス群Ｐが繰り返される。このため、１つのパルス群Ｐは５クロックの期間を使用する。したがって、タイミング信号ＴＳ１〜ＴＳ５の位相を互いに１クロックずつずらすことにより、クロック信号ＣＬＫの全てのアクティブエッジは、いずれかのパルス群Ｐの開始タイミングとなる。図４に示す例で言えば、クロック信号ＣＬＫのアクティブエッジ＃１〜＃５は、それぞれタイミング信号ＴＳ１〜ＴＳ５のパルス群Ｐの開始タイミングとなる。また、クロック信号ＣＬＫのアクティブエッジ＃６〜＃１０も、それぞれタイミング信号ＴＳ１〜ＴＳ５のパルス群Ｐの開始タイミングとなる。
パルスＰ１からパルスＰ３までの期間は、相変化材料を結晶化（セット）するための期間に相当し、本実施形態では４クロックである。また、パルスＰ１からパルスＰ２までの期間は、相変化材料をアモルファス化（リセット）するための期間に相当し、本実施形態では１クロックである。
図４に示すように、タイミング選択信号ＳＥＬ１〜ＳＥＬ５は、それぞれタイミング信号ＴＳ１〜ＴＳ５のパルス群Ｐの開始に先立つワンショットパルス波形を有している。したがって、これらタイミング選択信号ＳＥＬ１〜ＳＥＬ５の位相も互いに１クロックずつずれており、５クロックごとに活性化されることになる。
次に、書き込み制御回路ＷＣ（ＷＣ１〜ＷＣｎ）の回路構成について説明する。
図５は、書き込み制御回路ＷＣ（ＷＣ１〜ＷＣｎ）の構成を示すブロック図である。
図５に示すように、書き込み制御回路ＷＣは、ライトデータラッチ回路４１、セレクター４２、シフトレジスタ４３及びライトパルス発生部４４によって構成されている。書き込み制御回路ＷＣに供給される信号のうち、ライトデータＤａｔａはライトデータラッチ回路４１に供給され、タイミング信号ＴＳ及びタイミング選択信号ＳＥＬはセレクター４２に供給される。カラム選択信号ＣＳ（ＣＳ１〜ＣＳｎ）については、全てのブロック４１〜４４に供給される。
図６は、ライトデータラッチ回路４１の回路図である。
図６に示すように、ライトデータラッチ回路４１は、いわゆるトランスペアレントラッチ回路（又はスルーラッチ回路）と呼ばれる回路によって構成されている。トランスペアレントラッチ回路は２つの入力端Ｄ，Ｇを有しており、入力端Ｇに供給される信号がローレベルからハイレベルに変化したタイミングにて、入力端Ｄに供給される信号をラッチする。入力端Ｇに供給される信号がハイレベルである期間は、ラッチした論理レベルを出力端Ｑから出力するが、入力端Ｇに供給される信号がローレベルになると、入力端Ｄに供給される信号をそのまま出力端Ｑから出力する。つまり、入力端Ｇに供給される信号がローレベルである場合には、入力信号をスルーする回路である。
そして、図６に示すように、入力端ＤにはライトデータＤａｔａが供給され、入力端Ｇには対応するカラム選択信号ＣＳ（ＣＳ１〜ＣＳｎ）が供給される。出力端Ｑは、内部信号５１としてライトパルス発生部４４に供給される。
図７は、セレクター４２の回路図である。
図７に示すように、セレクター４２は、５つのトランスペアレントラッチ回路６１〜６５と、これらに対応する５つのトランスファーゲート７１〜７５によって構成されている。トランスペアレントラッチ回路６１〜６５の機能は、既に説明したとおりである。
トランスペアレントラッチ回路６１〜６５の入力端Ｄには、タイミング選択信号ＳＥＬ１〜ＳＥＬ５がそれぞれ供給されている。また、トランスペアレントラッチ回路６１〜６５の入力端Ｇには、対応するカラム選択信号ＣＳ（ＣＳ１〜ＣＳｎ）が共通に供給されている。
また、トランスファーゲート７１〜７５の入力端には、タイミング信号ＴＳ１〜ＴＳ５がそれぞれ供給されている。トランスファーゲート７１〜７５の動作はそれぞれトランスペアレントラッチ回路６１〜６５の出力信号によって制御され、対応するトランスペアレントラッチ回路６１〜６５の出力端Ｑがハイレベルとなり、反転出力端／Ｑがローレベルとなると、対応するタイミング信号ＴＳ１〜ＴＳ５を通過させる。トランスファーゲート７１〜７５の出力は共通接続され、内部信号５２としてシフトレジスタ４３に供給される。
このような回路構成により、対応するカラム選択信号ＣＳ（ＣＳ１〜ＣＳｎ）がローレベルからハイレベルに変化すると、トランスペアレントラッチ回路６１〜６５にタイミング選択信号ＳＥＬ１〜ＳＥＬ５がそれぞれラッチされる。したがって、いずれか一つのトランスペアレントラッチ回路６１〜６５にハイレベルがラッチされ、対応するトランスファーゲート７１〜７５をオンさせる。これにより、出力される内部信号５２は、タイミング信号ＴＳ１〜ＴＳ５のいずれかと同じ波形となる。
図８は、シフトレジスタ４３の回路図である。
図８に示すように、シフトレジスタ４３は、３つのリセット機能付きラッチ回路８１〜８３によって構成されている。これらリセット機能付きラッチ回路８１〜８３は、クロック端Ｃに供給される信号がローレベルからハイレベルに変化したタイミングで入力端Ｄに供給される信号を取り込み、これを出力端Ｑから出力する回路である。また、リセット端Ｒに供給される信号がハイレベルになると、ラッチしたデータをゼロにリセットする。
これら３つのリセット機能付きラッチ回路８１〜８３は、図８に示すようにカスケード接続され、初段のラッチ回路８１の入力端Ｄには、対応するカラム選択信号ＣＳ（ＣＳ１〜ＣＳｎ）が供給される。また、クロック端Ｃには内部信号５２が共通に供給され、リセット端Ｒには後述する内部信号５６が共通に供給される。
そして、これらリセット機能付きラッチ回路８１〜８３の出力端Ｑから出力される信号は、それぞれ内部信号５３〜５５としてライトパルス発生部４４に供給される。
内部信号５３〜５５の波形は、図９に示されている。
上述の通り、クロック端Ｃに供給される内部信号５２は、タイミング信号ＴＳ１〜ＴＳ５のいずれかと同じ波形である。このため、図９に示すように、内部信号５２は３つのパルスＰ１〜Ｐ３を有している。したがって、カラム選択信号ＣＳ（ＣＳ１〜ＣＳｎ）のレベルは、パルスＰ１〜Ｐ３に同期してリセット機能付きラッチ回路８１〜８３に順次と取り込まれる。これにより、内部信号５３〜５５は、パルスＰ１〜Ｐ３に同期して順次ハイレベルとなる。
図１０は、ライトパルス発生部４４の回路図である。
図１０に示すように、ライトパルス発生部４４は、内部信号５３〜５５を受けてそれぞれワンショットパルス１０３〜１０５を生成するワンショットパルス生成部９３〜９５と、ワンショットパルス１０３，１０５を受けるＳＲラッチ１１１と、ワンショットパルス１０３，１０４を受けるＳＲラッチ１１２とを含んでいる。
ワンショットパルス生成部９３〜９５は、対応する内部信号５３〜５５を遅延させるディレイ素子と、ディレイ素子の出力を反転させるインバータと、対応する内部信号５３〜５５とインバータの出力を受けるＮＡＮＤ回路によって構成されている。かかる構成により、ワンショットパルス生成部９３〜９５は、図９に示すように、対応する内部信号５３〜５５がローレベルからハイレベルに変化したタイミングにて、ディレイ分だけローレベルとなるワンショットパルス１０３〜１０５を生成する。
また、ライトパルス発生部４４には、ワンショットパルス１０５から内部信号５６を生成するリセット回路部９６がさらに設けられている。リセット回路部９６は、ワンショットパルス１０５を遅延させるディレイ素子と、ディレイ素子の出力を反転させるインバータによって構成されている。これにより生成される内部信号５６の波形は図９に示す通りとなり、ディレイ分だけ遅れたワンショットパルス波形となる。図８に示した通り、内部信号５６はリセット機能付きラッチ回路８１〜８３のリセット端Ｒに供給され、ラッチされたデータをゼロにリセットする。
ＳＲラッチ１１１は、ワンショットパルス１０３が活性化するとセットされ、ワンショットパルス１０５が活性化するとリセットされる回路である。また、ＳＲラッチ１１２は、ワンショットパルス１０３が活性化するとセットされ、ワンショットパルス１０４が活性化するとリセットされる回路である。したがって、ＳＲラッチ１１１，１１２の出力である内部信号１２１，１２２の波形は、図９に示すとおりとなる。つまり、ＳＲラッチ１１１の出力である内部信号１２１は、パルスＰ１からパルスＰ３までの期間、つまり、ｋ１クロックに亘ってハイレベルとなり、ＳＲラッチ１１２の出力である内部信号１２２は、パルスＰ１からパルスＰ２までの期間、つまり、ｋ２クロックに亘ってハイレベルとなる。
図１０に示すように、内部信号１２１，１２２は、それぞれＮＡＮＤ回路１３１，１３２に供給される。ＮＡＮＤ回路１３１には、内部信号１２１のほか、対応するカラム選択信号ＣＳ（ＣＳ１〜ＣＳｎ）と、内部信号５１の反転信号が供給される。また、ＮＡＮＤ回路１３２には、内部信号１２２のほか、対応するカラム選択信号ＣＳ（ＣＳ１〜ＣＳｎ）と、内部信号５１が供給される。内部信号５１は、図６を用いて説明したように、ライトデータＤａｔａを対応するカラム選択信号ＣＳ（ＣＳ１〜ＣＳｎ）によってラッチした信号である。
このような回路構成により、ライトデータＤａｔａがローレベルであれば、ＮＡＮＤ回路１３１は、内部信号１２１に同期してセットパルス３１を発生する。一方、ライトデータＤａｔａがハイレベルであれば、ＮＡＮＤ回路１３２は、内部信号１２２に同期してリセットパルス３２を発生する。
以上が、本実施形態による半導体記憶装置の主要部の回路構成である。次に、本実施形態による半導体記憶装置を用いた書き込み制御動作について説明する。
図１１は、本実施形態による書き込み制御動作を説明するためのタイミング図である。尚、図１１では、図面の見やすさを考慮して、タイミング信号ＴＳ１〜ＴＳ５及びタイミング選択信号ＳＥＬ１〜ＳＥＬ５については、実際に書き込み動作に用いられる部分のみを表示し、その前後のパルスについては省略してある。
図１１に示すように、外部からＡＣＴコマンドに応答してロウアドレスが供給され、ＷＲＩＴコマンドに応答してカラムアドレスが供給されると、これに応答して所定のワード線ＷＬが活性化されるとともに、選択信号Ｙｓｅｌが活性化される。そして、クロック信号ＣＬＫに同期して外部からライトデータが連続的に供給される。
そして、ライトデータＤ１，Ｄ２，Ｄ３・・・・に対応するカラム選択信号ＣＳ１，ＣＳ２，ＣＳ３・・・が順次活性化し、これにより、書き込み制御回路ＷＣ１，ＷＣ２，ＷＣ３・・・内では、それぞれタイミング信号ＴＳ１，ＴＳ２，ＴＳ３・・・が選択される。このような選択は、上述の通り、書き込み制御回路ＷＣ内のセレクター４２にて行われる。
図１１に示す例では、ライトデータＤａｔａのうち、１番目及び３番目のデータＤ１，Ｄ３が「０」であり、２番目のデータＤ２が「１」である。このため、書き込み制御回路ＷＣ１，ＷＣ３は、タイミング信号ＴＳ１，ＴＳ３に同期して、パルスＰ１からパルスＰ３までの期間、つまり、４クロック（＝ｋ１）に亘ってセットパルス３１を活性化する。一方、書き込み制御回路ＷＣ２は、タイミング信号ＴＳ２に同期して、パルスＰ１からパルスＰ２までの期間、つまり、１クロック（＝ｋ２）に亘ってリセットパルス３２を活性化する。図１１において、セットパルス３１又はリセットパルス３２が活性化している期間にはハッチングが施されている。
これにより、ビット線ＢＬ１，ＢＬ３は、４クロックに亘ってセット電位配線Ｖｓｅｔに接続されることになる。その結果、メモリセルＭＣに含まれる不揮発性記憶素子ＰＣには、図３の曲線ｂに示す温度履歴が与えられ、その結果、相変化材料が結晶化する。一方、ビット線ＢＬ２は、１クロックに亘ってリセット電位配線Ｖｒｅｓｅｔに接続されることになる。これにより、メモリセルＭＣに含まれる不揮発性記憶素子ＰＣには、図３の曲線ａに示す温度履歴が与えられ、その結果、相変化材料がアモルファス化する。
このように、所定のワード線ＷＬが活性化された状態で、カラムセレクタ１２を用いて１クロックごとに所定の書き込み制御回路を順次選択し、結晶化すべきメモリセルに対しては４クロックに亘ってセット電流を与え、アモルファス化すべきメモリセルに対しては１クロックに亘ってリセット電流を与えている。これにより、外部からは、ライトデータＤａｔａの論理レベルにかかわらず、１クロックで１つのライト動作が完了するように見える。したがって、シンクロナスＤＲＡＭのように、クロック信号ＣＬＫに同期した書き込み動作を行うメモリとの互換性を確保することが可能となる。
また、本実施形態による半導体記憶装置では、タイミング信号ＴＳ１〜ＴＳ５を用いていることから、クロック信号ＣＬＫの周波数が高められた場合であっても、セットパルスのパルス幅を確保することが可能となる。例えば、クロック信号ＣＬＫの周波数が２倍に高められた場合には、パルスＰ１からパルスＰ３までのクロック数を２倍とすれば、セットパルスの実際のパルス幅を確保することができる。このため、クロック信号ＣＬＫの周波数にかかわらず、セット動作／リセット動作を正しく実行することが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、ｋ１クロックを規定するパルスＰ１からパルスＰ３までの期間にてセット動作を行い、ｋ２クロックを規定するパルスＰ１からパルスＰ２までの期間にてリセット動作を行っているが、セット動作／リセット動作を行う期間を規定する方法としては、これに限定されるものではない。
したがって、図１２に示すように、クロック信号ＣＬＫのアクティブエッジ＃１、＃４及び＃５に同期したパルスＰ１〜Ｐ３からなるパルス群を用い、ｋ１クロックを規定するパルスＰ１からパルスＰ３までの期間にてセット動作を行い、ｋ２クロックを規定するパルスＰ２からパルスＰ３までの期間にてリセット動作を行っても構わない。
さらには、図１３に示すように、クロック信号ＣＬＫのアクティブエッジ＃１、＃２、＃３及び＃５に同期したパルスＰ１〜Ｐ４からなるパルス群を用い、ｋ１クロックを規定するパルスＰ１からパルスＰ４までの期間にてセット動作を行い、ｋ２クロックを規定するパルスＰ２からパルスＰ３までの期間にてリセット動作を行っても構わない。
また、上記実施形態では、カラムセレクタ１２自体が並列に活性化するカラム選択信号ＣＳ１〜ＣＳｎを生成しているが、カラムセレクタ１２自体はカラム選択信号ＣＳ１〜ＣＳｎの活性化始点となるタイミング信号のみを生成し、これを伸張することによって所定幅のカラム選択信号ＣＳ１〜ＣＳｎを生成しても構わない。図１４はこのような動作に必要な回路を示すブロック図であり、図１５はその動作をｎ＝５まで示すタイミング図である。
図１４に示す回路は、カラムセレクタ１２ａとパルス幅調整回路ＰＷ１〜ＰＷｎによって構成される。カラムセレクタ１２ａは原信号ＣＳ１ａ〜ＣＳｎａを生成する回路であり、原信号ＣＳ１ａ〜ＣＳｎａはそれぞれパルス幅調整回路ＰＷ１〜ＰＷｎによってパルス幅が伸張され、これによってカラム選択信号ＣＳ１〜ＣＳｎが生成される。
図１５に示すように、カラムセレクタ１２ａによって生成される原信号ＣＳ１ａ〜ＣＳｎａ（図ではＣＳ１ａ〜ＣＳ５ａを表示）はｊクロックごとに活性化し、そのパルス幅もｊクロックである。つまり、原信号ＣＳ１ａ〜ＣＳｎａは排他的に活性化し、２以上の原信号が並列に活性化することはない。そして、これら原信号ＣＳ１ａ〜ＣＳｎａを受けるパルス幅調整回路ＰＷ１〜ＰＷｎは、対応する原信号の活性化に応答してカラム選択信号ＣＳ１〜ＣＳｎの活性化を開始し、ｋ１クロックに亘って活性化状態を維持する。
カラム選択信号ＣＳ１〜ＣＳｎをこのような方法によって生成すれば、カラムデコーダ１２ａなどの動作を高速化することが可能となる。また回路設計も容易となる。
また、上記実施形態ではｊ＝１とし、１クロックごとに書き込み制御回路を順次選択しているが、ＤＤＲ型のシンクロナスＤＲＡＭのように、クロック信号ＣＬＫの両エッジに同期してライトデータが供給される場合にはｊ＝０．５とし、０．５クロックごとに書き込み制御回路を順次選択すればよい。つまり、ｊは整数でなくても構わない。
図１６は、ｊ＝０．５とした場合の動作の一例を示すタイミング図であり、ライトレイテンシを２クロックに設定した例を示している。図１６に示す例では、タイミング信号ＴＳ１のパルスＰ１がクロック信号ＣＬＫの半サイクル＃１に同期し、パルスＰ２が半サイクル＃３に同期し、パルスＰ３が半サイクル＃９に同期している。このようなタイミング信号ＴＳ１，ＴＳ２・・・を半サイクルずつずらして生成すれば、外部から見てＤＤＲ型のシンクロナスＤＲＡＭと同様の動作を実現することが可能となる。
さらに、上記実施形態では、ｊクロックごとに書き込み制御回路ＷＣ１〜ＷＣ５を順次選択することにより、複数のビット線に対するライト動作を並列に実行しているが、本発明においてこのような並列動作を行うことは必須ではない。
本発明の好ましい実施形態による半導体記憶装置の回路図である。 本発明による半導体記憶装置がＰＲＡＭである場合におけるメモリセルＭＣの回路図である。 カルコゲナイド材料を含む相変化材料の相状態を制御する方法を説明するためのグラフである。 タイミング信号ＴＳ１〜ＴＳ５及びタイミング選択信号ＳＥＬ１〜ＳＥＬ５の波形図である。 書き込み制御回路ＷＣ（ＷＣ１〜ＷＣｎ）の構成を示すブロック図である。 ライトデータラッチ回路４１の回路図である。 セレクター４２の回路図である。 シフトレジスタ４３の回路図である。 各種内部信号の波形図である。 ライトパルス発生部４４の回路図である。 本発明の好ましい実施形態による書き込み制御動作を説明するためのタイミング図である。 タイミング信号ＴＳの他の例を示す波形図である。 タイミング信号ＴＳのさらに他の例を示す波形図である。 カラム選択信号ＣＳ１〜ＣＳｎを生成する変形例による回路を示す図である。 図１６に示す回路の動作を説明するためのタイミング図である。 ｊ＝０．５とした場合の動作の一例を示すタイミング図である。
符号の説明
１１ ロウセレクタ
１２，１２ａ カラムセレクタ
１３ タイミング信号生成回路
２１ セット用トランジスタ
２２ リセット用トランジスタ
３１ セットパルス
３２ リセットパルス
４１ ライトデータラッチ回路
４２ セレクター
４３ シフトレジスタ
４４ ライトパルス発生部
５１〜５６，１２１，１２２ 内部信号
６１〜６５ トランスペアレントラッチ回路
７１〜７５ トランスファーゲート
８１〜８３ リセット機能付きラッチ回路
９３〜９５ ワンショットパルス生成部
９６ リセット回路部
１０３〜１０５ ワンショットパルス
１１１，１１２ ＳＲラッチ
１３１，１３２ ＮＡＮＤ回路
ＢＬ ビット線
ＣＳ カラム選択信号
Ｄａｔａ ライトデータ
ＭＣ メモリセル
ＰＣ 不揮発性記憶素子
ＳＥＬ タイミング選択信号
Ｔｒ 選択トランジスタ
ＴＳ タイミング信号
Ｖｒｅｓｅｔ リセット電位配線
Ｖｓｅｔ セット電位配線
ＷＣ 制御回路
ＷＤ ライトドライバ
ＷＬ ワード線
Ｙ１〜Ｙｎ Ｙスイッチ
Ｙｓｅｌ Ｙ選択信号
ＰＷ パルス幅調整回路

Claims (12)

  1. ワード線と、前記ワード線と交差するビット線と、前記ワード線と前記ビット線の交点に配置され、論理値によってライト時の所要時間が異なる記憶素子と、前記ビット線に書き込み電流を供給するライトドライバと、前記ライトドライバの動作を制御する書き込み制御回路と、前記書き込み制御回路にタイミング信号を供給するタイミング信号生成回路とを備え、
    前記タイミング信号は、第１の論理レベルを書き込む場合における前記書き込み電流の供給開始時を示すパルスと、前記第１の論理レベルを書き込む場合における前記書き込み電流の供給終了時を示すパルスと、第２の論理レベルを書き込む場合における前記書き込み電流の供給開始時及び供給終了時の少なくとも一方を示すパルスとを含んだ波形を有していることを特徴とする半導体記憶装置。
  2. 前記タイミング信号は、前記書き込み電流の供給開始時を示す第１のパルスと、前記第２の論理レベルを書き込む場合における前記書き込み電流の供給終了時を示す第２のパルスと、前記第１の論理レベルを書き込む場合における前記書き込み電流の供給終了時を示す第３のパルスとを含んだ波形を有していることを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記ライトドライバは、前記第１の論理レベルを書き込む場合に導通する第１の書き込みトランジスタと、前記第２の論理レベルを書き込む場合に導通する第２の書き込みトランジスタとを含み、
    前記書き込み制御回路は、前記第１の論理レベルを書き込む場合には前記第１のパルスから前記第３のパルスまでの期間に亘って前記第１の書き込みトランジスタを導通させ、前記第２の論理レベルを書き込む場合には前記第１のパルスから前記第２のパルスまでの期間に亘って前記第２の書き込みトランジスタを導通させることを特徴とする請求項２に記載の半導体記憶装置。
  4. 前記ライトドライバ及び前記書き込み制御回路は、複数の前記ビット線に対応してそれぞれ設けられており、
    前記タイミング信号生成回路は、前記複数の書き込み制御回路に対して位相の異なる複数の前記タイミング信号を共通に供給することを特徴とする請求項１乃至３のいずれか一項に記載の半導体記憶装置。
  5. 前記複数の書き込み制御回路を選択するカラムセレクタをさらに備え、
    前記タイミング信号生成回路は、位相の異なる複数のタイミング選択信号を前記複数の前記書き込み制御回路に対して共通に供給し、
    前記書き込み制御回路は、前記複数のタイミング選択信号のうち、前記カラムセレクタによる選択時に活性化しているタイミング選択信号に基づいて、前記複数の前記タイミング信号のいずれかを選択することを特徴とする請求項４に記載の半導体記憶装置。
  6. 前記記憶素子は、相変化材料を用いた不揮発性記憶素子であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体記憶装置。
  7. 前記不揮発性記憶素子に含まれる前記相変化材料を結晶化することによって前記第１の論理レベルが書き込まれ、
    前記不揮発性記憶素子に含まれる前記相変化材料をアモルファス化することによって前記第２の論理レベルが書き込まれることを特徴とする請求項６に記載の半導体記憶装置。
  8. 論理値によってライト時の所要時間が異なるメモリセルを備えた半導体記憶装置であって、
    位相の異なる複数のタイミング信号を生成するタイミング信号生成回路と、前記複数のタイミング信号のいずれか及びライトデータの論理値に基づいてライト動作を行う書き込み制御回路とを備え、
    前記複数のタイミング信号は、第１の論理レベルを書き込む場合における前記書き込み電流の供給開始時を示すパルスと、前記第１の論理レベルを書き込む場合における前記書き込み電流の供給終了時を示すパルスと、第２の論理レベルを書き込む場合における前記書き込み電流の供給開始時及び供給終了時の少なくとも一方を示すパルスとを含んだ波形を有していることを特徴とする半導体記憶装置。
  9. 前記複数のタイミング信号は、前記書き込み電流の供給開始時を示す第１のパルスと、前記第２の論理レベルを書き込む場合における前記書き込み電流の供給終了時を示す第２のパルスと、前記第１の論理レベルを書き込む場合における前記書き込み電流の供給終了時を示す第３のパルスとを含んだ波形を有していることを特徴とする請求項８に記載の半導体記憶装置。
  10. 前記メモリセルは、相変化材料を用いた不揮発性記憶素子を含んでいることを特徴とする請求項８又は９に記載の半導体記憶装置。
  11. 前記不揮発性記憶素子に含まれる前記相変化材料を結晶化することによって前記第１の論理レベルが書き込まれ、
    前記不揮発性記憶素子に含まれる前記相変化材料をアモルファス化することによって前記第２の論理レベルが書き込まれることを特徴とする請求項１０に記載の半導体記憶装置。
  12. ワード線と、前記ワード線と交差するビット線と、前記ワード線と前記ビット線の交点に配置され、論理値によってライト時の所要時間が異なる記憶素子と、前記ビット線に書き込み電流を供給する第１及び第２の書き込みトランジスタとを備える半導体記憶装置の書き込み制御方法であって、
    第１乃至第３のパルスを有するタイミング信号を生成するステップと、
    第１の論理レベルを書き込む場合には前記第１のパルスから前記第３のパルスまでの期間に亘って前記第１の書き込みトランジスタを導通させ、第２の論理レベルを書き込む場合には前記第１のパルスから前記第２のパルスまでの期間に亘って前記第２の書き込みトランジスタを導通させるステップとを備えることを特徴とする半導体記憶装置の書き込み制御方法。
JP2007123067A 2007-05-08 2007-05-08 半導体記憶装置及びその書き込み制御方法 Expired - Fee Related JP5413938B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007123067A JP5413938B2 (ja) 2007-05-08 2007-05-08 半導体記憶装置及びその書き込み制御方法
US12/116,580 US7710790B2 (en) 2007-05-08 2008-05-07 Semiconductor memory device and write control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007123067A JP5413938B2 (ja) 2007-05-08 2007-05-08 半導体記憶装置及びその書き込み制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013230793A Division JP5647722B2 (ja) 2013-11-07 2013-11-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2008282434A JP2008282434A (ja) 2008-11-20
JP5413938B2 true JP5413938B2 (ja) 2014-02-12

Family

ID=39969365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123067A Expired - Fee Related JP5413938B2 (ja) 2007-05-08 2007-05-08 半導体記憶装置及びその書き込み制御方法

Country Status (2)

Country Link
US (1) US7710790B2 (ja)
JP (1) JP5413938B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101756811B1 (ko) 2010-08-11 2017-07-11 삼성전자주식회사 비트 시이퀀스 스킴을 수행할 수 있는 메모리 장치
JP5481428B2 (ja) 2011-05-26 2014-04-23 株式会社東芝 半導体記憶装置およびメモリシステム
KR102141464B1 (ko) * 2013-12-20 2020-08-05 에스케이하이닉스 주식회사 집적회로 및 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083944B2 (ja) * 1999-12-13 2008-04-30 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
JP4325275B2 (ja) * 2003-05-28 2009-09-02 株式会社日立製作所 半導体装置
JP4322645B2 (ja) 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
JP4567963B2 (ja) * 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4646636B2 (ja) * 2004-02-20 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
KR100587702B1 (ko) 2004-07-09 2006-06-08 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법

Also Published As

Publication number Publication date
US20080278997A1 (en) 2008-11-13
US7710790B2 (en) 2010-05-04
JP2008282434A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
JP4328796B2 (ja) 半導体記憶装置及びその書き込み制御方法
JP4191211B2 (ja) 不揮発性メモリ及びその制御方法
KR100587702B1 (ko) 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
JP5474327B2 (ja) 半導体記憶装置及びこれを備えるデータ処理システム
EP1835508B1 (en) Pram and associated operation method and system
TWI476770B (zh) 具有預讀操作電阻漂移回復的多階單元相變記憶體裝置，使用該裝置的記憶體系統，和讀取記憶體裝置的方法
JP2007164964A (ja) 相変化メモリ装置及びそのプログラム方法
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
JP2006127747A (ja) 半導体メモリ装置とそのプログラミング方法
JP5420828B2 (ja) 半導体記憶装置及びその書き込み制御方法
JP5413938B2 (ja) 半導体記憶装置及びその書き込み制御方法
KR101004678B1 (ko) 상변화 메모리 장치
JP5474313B2 (ja) 半導体記憶装置及びその制御方法
US7317655B2 (en) Memory cell array biasing method and a semiconductor memory device
JP5490357B2 (ja) 半導体記憶装置及びその制御方法
JP5647722B2 (ja) 半導体装置
US7852666B2 (en) Nonvolatile memory using resistance material
KR100604935B1 (ko) 코어 면적을 감소시킨 반도체 메모리 장치
US8116154B2 (en) Semiconductor memory device with a write control circuit commonly provided for a plurality of pages
JP2011233188A (ja) 半導体装置
JP5655169B2 (ja) 複数のセンスアンプ及びこれを備える半導体装置
JP2014099240A (ja) 半導体記憶装置
JP2014116067A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131107

LAPS Cancellation because of no payment of annual fees