KR101339288B1 - 저항체를 이용한 비휘발성 메모리 장치 - Google Patents

저항체를 이용한 비휘발성 메모리 장치 Download PDF

Info

Publication number
KR101339288B1
KR101339288B1 KR1020070131305A KR20070131305A KR101339288B1 KR 101339288 B1 KR101339288 B1 KR 101339288B1 KR 1020070131305 A KR1020070131305 A KR 1020070131305A KR 20070131305 A KR20070131305 A KR 20070131305A KR 101339288 B1 KR101339288 B1 KR 101339288B1
Authority
KR
South Korea
Prior art keywords
voltage
non
volatile memory
memory device
memory cell
Prior art date
Application number
KR1020070131305A
Other languages
English (en)
Other versions
KR20090063803A (ko
Inventor
김혜진
이광진
김두응
안흥준
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020070131305A priority Critical patent/KR101339288B1/ko
Publication of KR20090063803A publication Critical patent/KR20090063803A/ko
Priority claimed from US13/470,617 external-priority patent/US8964488B2/en
Application granted granted Critical
Publication of KR101339288B1 publication Critical patent/KR101339288B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0038Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by G11C11/00
    • G11C5/14Power supply arrangements, e.g. Power down/chip (de)selection, layout of wiring/power grids, multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096Write circuits, e.g. I/O line write drivers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/009Write using potential difference applied between cell electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode

Abstract

저항체를 이용한 비휘발성 메모리 장치가 제공된다. 상기 비휘발성 메모리 장치는 본 발명의 비휘발성 메모리 장치의 일 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 제1 전압을 생성하는 제1 전압 생성부, 제1 전압보다 높은 레벨을 갖는 외부 전압을 인가받는 전압 패드, 제1 전압을 제공받아, 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀로부터 데이터를 리드하는 센스 앰프, 및 외부 전압을 제공받아, 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 드라이버를 포함한다.
라이트 드라이버, 외부 전압, 고전압

Description

저항체를 이용한 비휘발성 메모리 장치{Nonvolatile memory device using variable resistive element}

본 발명은 저항체를 이용한 비휘발성 메모리 장치에 관한 것이다.

저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.

여기서, 상변화 메모리 장치를 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는데, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 따라서, 결정 상태는 셋(set) 데이터 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 데이터 또는 1데이터로 정의할 수 있다.

또한, 상변화 메모리 장치는 상변화 물질에 셋 펄스 또는 리셋 펄스를 제공하고 이로 인해 발생하는 주울(joule) 열을 이용하여 라이트 동작을 수행하게 된다. 구체적으로, 리셋 데이터를 라이트할 때는 리셋 펄스를 이용하여 상변화 물질을 녹는점 이상으로 가열한 후 빠르게 냉각시켜 비정질 상태가 되도록 하고, 셋 데이터를 라이트할 때에는 셋 펄스를 이용하여 상변화 물질을 결정화 온도 이상 녹는점 이하의 온도로 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각시켜 결정 상태가 되도록 한다. 여기서, 셋 데이터를 라이트하는 시간은 리셋 데이터를 라이트하는 시간에 비해 약 5배 정도가 되는데, 예를 들어, 셋 데이터를 라이트하는 시간은 약 600ns이고, 리셋 데이터를 라이트하는 시간은 약 120ns일 수 있다.

본 발명이 해결하고자 하는 과제는, 라이트 수행 능력(write performance)이 향상된 비휘발성 메모리 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 일 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 제1 전압을 생성하는 제1 전압 생성부, 제1 전압보다 높은 레벨을 갖는 외부 전압을 인가받는 전압 패드, 제1 전압을 제공받아, 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀로부터 데이터를 리드하는 센스 앰프, 및 외부 전압을 제공받아, 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 드라이버를 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 다른 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 외부 고전압을 인가받는 전압 패드, 외부 고전압을 제공받고, 메모리 셀 어레이 중 선택된 8개 이상의 비휘발성 메모리 셀에 동시에 데이터를 라이트하는 라이트 드라이버 블록을 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 또 다 른 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 외부 고전압을 인가받는 전압 패드, 외부 고전압을 이용하여, 외부 고전압보다 낮은 레벨을 갖는 제1 전압을 생성하는 제1 전압 생성부, 제1 전압을 제공받아, 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀로부터 데이터를 리드하는 센스 앰프, 및 외부 고전압을 제공받아, 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 드라이버를 포함한다.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸 다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장 치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.

도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 배치를 설명하기 위한 레이아웃도이다. 본 발명의 실시예들에서는 설명의 편의를 위해서 16개의 메모리 뱅크를 예로 드나, 이에 제한되는 것은 아니다.

도 1을 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(10), 다수의 센스 앰프 및 라이트 드라이버(20_1~20_8), 주변 회로 영역(30)을 포함한다.

메모리 셀 어레이(10)는 다수의 메모리 뱅크(10_1~10_16)를 포함하고, 다수의 메모리 뱅크(10_1~10_16)는 각각 다수의 메모리 블록(BLK0~BLK7)으로 구성될 수 있고, 각 메모리 블록(10_1~10_16)은 매트릭스 형태로 배열된 다수의 상변화 메모리 셀을 포함한다. 본 발명의 실시예들에서는, 메모리 블록이 8개씩 배치된 경우를 예로 들었으나, 16개씩 또는 32개씩 배치되어도 무방하다.

또한, 도면에는 자세히 도시하지 않았으나, 메모리 뱅크(10_1~10_16)에 대응하여 라이트/리드하려는 상변화 메모리 셀의 행 및 열을 각각 지정하는 로우 디코더 및 컬럼 디코더가 배치된다.

센스 앰프 및 라이트 드라이버(20_1~20_8)은 2개의 메모리 뱅크(10_1~10_16)에 대응하여 배치되어, 대응하는 메모리 뱅크에서의 리드 및 라이트 동작을 한다. 본 발명의 실시예들에서는, 센스 앰프 및 라이트 드라이버(20_1~20_8)가 2개의 메 모리 뱅크(10_1~10_16)에 대응되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 센스 앰프 및 라이트 드라이버(20_1~20_8)는 1개 또는 4개의 메모리 뱅크 등에 대응하여 배치되어도 무방하다.

주변 회로 영역(30)에는 로우 디코더, 컬럼 디코더, 센스 앰프 및 라이트 드라이버 등을 동작시키기 위한 다수의 로직 회로 블록과 전압 생성부가 배치된다.

도 2는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다. 도 3은 도 2의 메모리 셀 어레이와 그 주변을 설명하기 위한 도면이다. 도 4는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 몇몇 회로 블록들에 인가되는 전압을 설명하기 위한 블록도이다. 도 5 및 도 6은 일반적인 비휘발성 메모리 장치의 라이트 동작을 설명하기 위한 도면이고, 도 7 및 도 8은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 라이트 동작을 설명하기 위한 도면이다.

우선, 도 2 및 도 3을 참조하면, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(110), 로우 디코더(124), 컬럼 디코더(126), 프리 디코더(128), 어드레스 버퍼(130), 데이터 입력 버퍼(160), 라이트 드라이버(170), 데이터 출력 버퍼(190)를 포함한다.

메모리 셀 어레이(110)는 다수의 비휘발성 메모리 셀(MC)을 포함한다. 구체적으로, 다수의 비휘발성 메모리 셀(MC)은 각각 워드 라인(WL0~WLm)과 비트 라인(BL0~BLn)이 교차되는 곳에 위치한다. 또한, 비휘발성 메모리 셀(MC)은 관통 전류에 따라 결정 상태 또는 비정질 상태로 변화하고, 각 상태마다 서로 다른 저항을 갖는 상변화 물질(RC)과, 상변화 물질(RC)에 흐르는 관통 전류를 제어하는 억세스 소자(AC)를 포함한다. 상변화 물질(RC)은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다. 억세스 소자(AC)로는 셀 다이오드를 사용할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 트랜지스터를 사용할 수도 있다.

로우 디코더(124)는 프리 디코더(128)로부터 로우 어드레스(XA)를 제공받아 디코딩하여 라이트될 다수의 상변화 메모리 셀의 행(row)을 지정한다. 예를 들어, 로우 디코더(124)는 로우 선택 신호(X0~Xm) 중 어느 하나를 인에이블시켜, 로우 선택부(도 3의 60) 내에 대응되는 로우 선택 트랜지스터를 턴온시킬 수 있다.

컬럼 디코더(126)는 프리 디코더(128)로부터 컬럼 어드레스(YA)를 제공받아 디코딩하여 라이트될 다수의 상변화 메모리 셀의 열(column)을 지정한다. 예를 들어, 컬럼 디코더(126)는 컬럼 선택 신호(Y0~Yn) 중 어느 하나를 인에이블시켜, 컬럼 선택부(50) 내에 대응되는 컬럼 선택 트랜지스터를 턴온시킬 수 있다.

어드레스 버퍼(130)는 외부 어드레스(EADDR)를 제공받아 버퍼링하고, 리드 동작을 위한 리드 어드레스(RADDR) 또는 라이트 동작을 위한 라이트 어드레스(WADDR)를 프리 디코더(128)로 제공한다.

데이터 입력 버퍼(160)는 외부 데이터(EDATA)를 제공받아 버퍼링하고, 라이트 데이터(WDATA)를 라이트 드라이버(170)로 제공한다. 라이트 드라이버(170)는 라이트 데이터(WDATA)를 제공받고, 메모리 셀 어레이(110) 중 선택된 비휘발성 메모리 셀(MC)에 라이트 데이터(WDATA)를 라이트한다.

센스 앰프(180)는 메모리 셀 어레이(110) 중 선택된 비휘발성 메모리 셀(MC)로부터 리드 데이터(RDATA)를 리드한다. 데이터 출력 버퍼(190)는 리드 데이터(RDATA)를 출력한다.

라이트 동작시에는 라이트 드라이버(170)가 선택된 비휘발성 메모리 셀(MC)에 라이트 전류(예를 들어, 셋 펄스 또는 리셋 펄스)를 제공한다. 그 때, 라이트 전류는 예를 들어 도 3에 도시된 화살표(I)와 같이, 컬럼 선택부(50)의 컬럼 선택 트랜지스터, 비트 라인(BL0), 비휘발성 메모리 셀(MC), 워드 라인(WL0), 로우 선택부(60)의 로우 선택 트랜지스터를 통과하여 접지로 빠져나간다.

리드 동작시에 흐르는 리드 전류 또한 도 3에 도시된 화살표(I)와 같이 흐르게 된다.

여기서, 도 2 및 도 4를 참조하면, 제1 전압 패드(102)를 통해서 외부 전압(VPP_WD)이 인가되고, 제2 전압 패드(104)를 통해서 전원 전압(VCC)이 인가된다.

외부 전압(VPP_WD)은 전원 전압(VCC)보다 높은 레벨을 갖는 전압일 수 있다. 제1 내지 제3 고전압 생성부(114, 112, 113)는 전원 전압(VCC)을 이용하여(예를 들어, 전원 전압(VCC)을 펌핑(pumping)하여), 각각 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y)을 생성할 수 있다. 본 명세서에서, "고전압"은 전원 전압(VCC)보다 높은 레벨을 갖는 전압을 의미한다. 따라서, 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y) 모두 전원 전압(VCC)보다 높은 레벨을 갖는다.

그런데, 제2 고전압(VPP_X)은 제1 고전압(VPP_SA)보다 높은 레벨을 갖고, 제3 고전압(VPP_Y)은 제2 고전압(VPP_X)보다 높은 레벨을 가질 수 있다. 외부 전압(VPP_WD)은 제3 고전압(VPP_Y)과 동일한 레벨을 가질 수 있다. 예를 들어, 전원 전압(VCC)은 1.8V이고, 제1 고전압(VPP_SA)은 약 3V이고, 제2 고전압(VPP_X)은 약 3.5V이고, 제3 고전압(VPP_Y)과 외부 전압(VPP_WD)은 약 4.8V일 수 있다.

본 발명의 제1 실시예에서, 라이트 드라이버(170)는 외부 전압(VPP_WD)을 인가받아 동작할 수 있다. 반면, 센스 앰프(180), 로우 디코더(124), 컬럼 디코더(126)는 각각 내부에서 생성된 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y)을 인가받아 동작할 수 있다. 특히, 스위치(161, 162)의 동작에 의해, 센스 앰프(180), 로우 디코더(124), 컬럼 디코더(126)는 라이트 동작시에는 각각 내부에서 생성된 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y)을 인가받고, 스탠바이(standby) 동작 또는 리드 동작시에는 모두 제1 고전압(VPP_SA)을 인가받을 수 있다.

센스 앰프(180), 로우 디코더(124), 컬럼 디코더(126)가 이와 같이 라이트 동작과, 스탠바이 동작/리드 동작시 다른 레벨의 전압을 사용하는 이유는 다음과 같다.

전술한 바와 같이, 라이트 동작 및 리드 동작시에는 각각 라이트 전류 및 리드 전류가 컬럼 선택부(50) 내의 컬럼 선택 트랜지스터, 로우 선택부(60) 내의 로우 선택 트랜지스터를 통과하게 된다. 컬럼 선택 트랜지스터의 게이트에 인가되는 컬럼 선택 신호(Y0~Yn)의 레벨과, 로우 선택 트랜지스터의 게이트에 인가되는 로우 선택 신호(X0~Xm)의 레벨은, 라이트 전류 또는 리드 전류를 잘 흘릴 수 있도록 조절되는 것이 좋다.

따라서, 라이트 드라이버(170)가 라이트 동작시 사용하는 외부 전압(VPP_WD)의 전압 레벨은 약 4.8V 이므로, 이에 맞추어서 로우 디코더(124)가 사용하는 제2 고전압(VPP_X) 및 컬럼 디코더(126)가 사용하는 제3 고전압(VPP_Y)의 전압 레벨은 약 3V, 3.5V로 정해진 것이다.

반면, 센스 앰프(180)가 리드 동작시 사용하는 제1 고전압(VPP_SA)의 전압 레벨은 약 3V 이므로, 로우 디코더(124) 및 컬럼 디코더(126)는 높은 레벨의 전압을 사용할 필요가 없다(즉, 라이트 동작시 사용하였던 전압(즉, 3V, 3.5V)을 사용하던 필요가 없다). 따라서, 로우 디코더(124) 및 컬럼 디코더(126)는 약 3V의 제1 고전압(VPP_SA)을 사용하는 것이다.

이하에서는, 라이트 드라이버(170)가 외부에서 인가된 외부 전압(VPP_WD)을 사용하는 이유에 대해서 설명한다. 도 5 및 도 6은 일반적인 비휘발성 메모리 장치에서와 같이 라이트 드라이버(170)가 전압 생성부(111)에서 생성된 전압을 사용하여 구동되는 경우를 설명하는 것이고, 도 7 및 도 8은 본 발명의 제1 실시예에서와 같이 라이트 드라이버(170)가 외부 전압(VPP_WD)을 사용하여 구동되는 경우를 설명하는 것이다.

우선, 도 5 및 도 6을 참조하면, 다수의 입출력핀(예를 들어, 16개 핀)을 통해서 동시에 입력된 데이터를 다수의 비휘발성 메모리 셀(예를 들어, 16개의 비휘 발성 메모리 셀)에 동시에 라이트할 수 없다. 예를 들어, 하나의 비휘발성 메모리 셀에 제공되는 리셋 펄스의 전류 레벨이 1mA라면, 16개의 비휘발성 메모리 셀에 라이트 데이터를 동시에 라이트하려면 16mA가 필요하다. 그런데, 전압 생성부(111)의 효율이 10%라고 한다면, 16개의 비휘발성 메모리 셀에 라이트 데이터를 동시에 라이트하려면, 비휘발성 메모리 장치 내에는 160mA가 흐르게 된다. 그런데, 라이트 동작시 흐르는 전류의 양은 15 내지 30mA가 되도록, SPEC으로 정의되어 있다. 뿐만 아니라, 전압 생성부(111)의 전류 구동 능력(current drive ability)에도 한계가 있기 때문에, 셀 그룹 단위로 디비젼 라이트(division write)한다. 여기서 셀 그룹은 동시에 라이트되는 적어도 하나의 비휘발성 메모리 셀들의 집합을 의미한다. 예를 들어, 즉, 도 5에 도시된 바와 같이, 전압 생성부(111)는 2개의 라이트 드라이버(170)가 동작할 수 있을 만큼의 고전압을 생성할 수 있다. 도 6에 도시된 바와 같이, 16개의 비휘발성 메모리 셀은 8개의 셀 그룹으로 구분되고, 8번의 디비젼 라이트 세션(division write session) 동안 라이트되게 된다. 1번의 디비젼 라이트 세션동안 2개의 비휘발성 메모리 셀에 데이터가 라이트된다. 또한, 1번의 디비젼 라이트 세션이 1㎲동안 수행된다면, 16개의 비휘발성 메모리 셀에 데이터를 라이트하는 데에는 8㎲가 요구된다.

반면, 도 7 및 도 8를 참조하면, 라이트 드라이버(170)가 외부 전압(VPP_WD)을 이용하여 동작하면, 전술한 것과 같은 한계가 극복된다. 구체적으로, 전압 생성부(111)에서의 효율(10%)이 고려되지 않기 때문에, 라이트 동작시 비휘발성 메모리 장치 내에서 흐르는 전류가 매우 적기 때문이다. 따라서, 도 7에 도시된 바와 같이 예를 들어, 8개의 라이트 드라이버(170)가 동시에 동작할 수 있다. 또한, 도 8에 도시된 바와 같이, 1번의 디비젼 라이트 세션이 1㎲동안 수행된다면, 8개의 비휘발성 메모리 셀에 데이터를 라이트하는 데에는 2㎲가 요구된다. 라이트 드라이버(170)가 외부 전압(VPP_WD)을 이용하여 동작하면, 내부에서 생성된 고전압을 이용하여 동작할 때보다 상당히 빨라진다는 것을 알 수 있다. 따라서, 라이트 수행 능력(write performance)이 향상된다.

그런데, 도 7에서는, 8개의 라이트 드라이버(170)를 포함하는 라이트 드라이버 블록(170BLK)이 동시에 8개의 비휘발성 메모리 셀에 데이터를 라이트하는 경우를 도시하였으나, 이에 한정되는 것은 아니다. 라이트 드라이버 블록(170BLK)은 8개 이상의 비휘발성 메모리 셀에 동시에 데이터를 라이트할 수 있다. 예를 들어, 동시에 8개, 16개, 32개 또는 64개의 비휘발성 메모리 셀에 동시에 데이터를 라이트할 수 있다. 도 5 내지 도 8을 참조하여 설명할 때에는, 하나의 비휘발성 메모리 셀에 제공되는 리셋 펄스의 전류 레벨을 1mA로 예시하였지만, 리셋 펄스의 전류 레벨이 0.8mA, 0.6mA 등으로 줄어들게 되면, 동시에 라이트할 수 있는 비휘발성 메모리 셀의 개수는 훨씬 더 늘어날 수 있기 때문이다.

도 9는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 9를 참조하여, 라이트 드라이버(170)가 선택된 비휘발성 메모리 셀에 셋 데이터를 라이트하기 위한 셋 펄스 또는 리셋 데이터를 라이트하기 위한 리셋 펄스를 제공하는 방법을 설명한다.

라이트 드라이버(170)는 펄스 발생부(172)로부터 셋 제어 신호(PWD_SET)와 리셋 제어 신호(PWD_RESET)을 제공받는다. 또한, 전압 레벨 조절부(174)로부터 셋 전압(DCBL_SET)과 리셋 전압(DCBL_RESET)을 제공받는다.

라이트 드라이버(170)는 셋 데이터에 해당하는 라이트 데이터(WDATA)를 받을 경우, 셋 제어 신호(PWD_SET)가 인에이블된 동안 셋 전압(DCBL_SET)를 이용하여 셋 펄스를 생성한다. 또한, 리셋 데이터에 해당하는 라이트 데이터(WDATA)를 받을 경우, 리셋 제어 신호(PWD_RESET)가 인에이블된 동안 리셋 전압(DCBL_RESET)를 이용하여 리셋 펄스를 생성한다. 셋 전압(DCBL_SET), 리셋 전압(DCBL_RESET)은 각각 셋 펄스, 리셋 펄스와 거의 동일한 형태의 신호이다.

본 발명의 제2 실시예에서는, 라이트 드라이버(170)와 전압 레벨 조절부(174)가 제1 전압 패드(102)를 통해서 인가된 외부 전압(VPP_WD)을 이용할 수 있다.

도 10은 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 10을 참조하면, 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치가 제1 실시예와 다른 점은, 컬럼 디코더(126)도 제1 전압 패드(102)를 통해서 인가된 외부 전압(VPP_WD)를 직접 인가받는다는 것이다. 이와 같이 할 수 있는 이유는, 전술한 바와 같이, 컬럼 디코더(126)에서 사용하는 전압의 전압 레벨과 라이트 드라이버(170)에서 사용하는 전압의 전압 레벨이 거의 동일하기 때문이다.

도 11은 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치의 동작을 설명 하기 위한 블록도이다.

도 11을 참조하면, 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치가 제1 실시예와 다른 점은, 제1 내지 제3 고전압 생성부(114, 112, 113)가 외부 전압(VPP_WD)을 이용하여 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y)을 생성한다는 것이다. 즉, 제1 내지 제3 고전압 생성부(114, 112, 113)는 외부 전압(VPP_WD)을 전압 강하시켜(예를 들어, 전압 분배를 이용하여) 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y)을 생성하게 된다.

이와 같이 전압 강하를 이용하여 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y)을 생성하는 것은, 전압 펌핑 동작을 통해서 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y)을 생성하는 것(본 발명의 제1 실시예 참조)에 비해 용이하게 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y)을 생성할 수 있다.

도 12는 본 발명의 제5 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 12를 참조하면, 본 발명의 제5 실시예에 따른 비휘발성 메모리 장치가 제4 실시예와 다른 점은, 컬럼 디코더(126)도 제1 전압 패드(102)를 통해서 인가된 외부 전압(VPP_WD)를 인가받는다는 것이다.

도 13은 본 발명의 제6 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 13을 참조하면, 본 발명의 제6 실시예에 따른 비휘발성 메모리 장치가 제4 실시예와 다른 점은, 제3 전압 패드(106)를 통해서 리드용 외부 전압을 별도로 제공받을 수 있다. 즉, 스위치(161, 162, 163)의 동작에 의해, 센스 앰프(180), 로우 디코더(124), 컬럼 디코더(126)는 라이트 동작시에는 각각 내부에서 생성된 제1 내지 제3 고전압(VPP_SA, VPP_X, VPP_Y)을 인가받고, 스탠바이(standby) 동작 또는 리드 동작시에는 모두 리드용 외부 전압을 인가받을 수 있다.

도면을 이용하여 설명하지는 않았으나, 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치는 인터페이스용 전원 전압을 인가받는 별도의 전압 패드를 더 포함하고, 입출력 인터페이스가 상기 인터페이스용 전원 전압을 인가받아 데이터를 입출력할 수 있다.

본 발명의 실시예들에서는 라이트 드라이버(170), 센스 앰프(180), 로우 디코더(124), 컬럼 디코더(126)가 각각 고전압을 이용하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 라이트 드라이버(170)가 외부에서 인가된 전압을 사용하여 라이트 동작을 수행하는 경우라면, 고전압이 아니라도 무관하다.

도 14는 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 개략 블록도이다. 도 14에서는 메모리 시스템으로 휴대용 미디어 시스템을 예로 들었으나, 이에 한정되는 것은 아니다. 휴대용 미디어 시스템의 예로는 휴대용 전화기, 양방향 라디오 커뮤니케이션 시스템(two-way communication system), 일방향 페이저(one way pager), 양방향 페이저(two-way pager), 개인용 커뮤니케이션 시스템(personal communication system), 휴대용 컴퓨터(portable computer), 개인 정보 관리기(PDA; Personal Data Assistance), MP3(MPEG audio layer-3) 플레이어, 디지털 카메라(digital camera) 등의 다른 시 스템에도 적용될 수 있음은 자명하다.

도 14를 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 미디어 시스템(200)은 컨트롤러(controller)(210), 메모리(220), 입출력 장치(I/O device)(230), 트랜시버(transceiver)(240) 등을 포함한다.

컨트롤러(210)는 예를 들어, 마이크로프로세서(microprocessors), 디지털 시그널 프로세서(digital signal processors), 마이크로컨트롤러(microcontrollers) 등이 될 수 있다.

메모리(220)는 컨트롤러(210)의 제어를 받으며, 메모리 시스템(200)에 전달되거나, 외부로 전달하기 위한 메시지(message)를 저장한다. 즉, 메모리(220)는 메모리 시스템(200)이 동작하는 동안 컨트롤러(210)에 의해 수행되는 명령을 저장하거나, 데이터를 저장하는 역할을 한다. 메모리(220)는 하나 이상의 서로 다른 종류의 메모리로 구성될 수 있다. 예를 들어, 메모리(220)는 휘발성 메모리 장치, 비휘발성 메모리 장치를 사용할 수 있다. 여기서, 비휘발성 메모리 장치는 본 발명의 실시예들에 따른 저항체를 이용한 비휘발성 메모리 장치가 사용될 수 있다.

입출력 장치(230)는 사용자의 조작에 의해 메시지가 생성한다. 입출력 장치(230)는 키패드(keypad), 모니터 등을 포함할 수 있다.

메모리 시스템(200)은 안테나(미도시)와 연결된 트랜시버(240)를 통해서 무선 통신 방법으로 메시지를 전달하거나, 전달받을 수 있다. 여기서, 메모리 시스템(200)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North 20 American Digital Cellular), TDMA(Time Division Multiple Access), ETDMA(Extended TDMA), 3세대 WCDMA(Wideband CDMA), CDMA-2000 등의 프로토콜(protocol)을 이용하여 메시지를 전달하거나, 전달받을 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 배치를 설명하기 위한 레이아웃도이다.

도 2는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 3은 도 2의 메모리 셀 어레이와 그 주변을 설명하기 위한 도면이다.

도 4는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 몇몇 회로 블록들에 인가되는 전압을 설명하기 위한 블록도이다.

도 5 및 도 6은 일반적인 비휘발성 메모리 장치의 라이트 동작을 설명하기 위한 도면이다.

도 7 및 도 8은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 라이트 동작을 설명하기 위한 도면이다.

도 9는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 10는 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 11는 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 12는 본 발명의 제5 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 13는 본 발명의 제6 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 블록도이다.

도 14는 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 개략 블록도이다.

(도면의 주요부분에 대한 부호의 설명)

110 : 메모리 셀 어레이 114 : 제1 고전압 생성부

112 : 제2 고전압 생성부 113 : 제3 고전압 생성부

124 : 로우 디코더 126 : 컬럼 디코더

128 : 프리 디코더 130 : 어드레스 버퍼

170 : 라이트 드라이버

VPP_WD : 외부 전압 VPP_SA : 제1 고전압

VPP_X : 제2 고전압 VPP_Y : 제3 고전압

Claims (22)

  1. 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이;
    제1 전압을 생성하는 제1 전압 생성부;
    상기 제1 전압보다 높은 레벨을 갖는 외부 전압을 인가받는 전압 패드;
    상기 제1 전압을 제공받아, 상기 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀로부터 데이터를 리드하는 센스 앰프; 및
    상기 외부 전압을 제공받아, 상기 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 드라이버를 포함하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 제1 전압 및 외부 전압은 전원 전압보다 높은 레벨을 갖는 비휘발성 메모리 장치.
  3. 제 1항에 있어서,
    상기 제1 전압 생성부는 상기 외부 전압을 이용하여 제1 전압을 생성하는 비휘발성 메모리 장치.
  4. 제 1항에 있어서,
    상기 제1 전압 생성부는 전원 전압을 이용하여 제1 전압을 생성하는 비휘발성 메모리 장치.
  5. 제 1항에 있어서,
    상기 메모리 셀 어레이 중 적어도 일부 비휘발성 메모리 셀을 선택하는 로우 디코더 및 컬럼 디코더를 더 포함하는 비휘발성 메모리 장치.
  6. 제 5항에 있어서,
    상기 제1 전압보다 높은 제2 전압, 제3 전압을 각각 생성하는 제2 및 제3 전압 생성부를 더 포함하고,
    상기 로우 디코더는 상기 제2 전압을 제공받고,
    상기 컬럼 디코더는 상기 제3 전압을 제공받는 비휘발성 메모리 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이;
    외부 고전압을 인가받는 전압 패드;
    상기 외부 고전압을 제공받고, 상기 메모리 셀 어레이 중 선택된 8개 이상의 비휘발성 메모리 셀에 동시에 데이터를 라이트하는 라이트 드라이버 블록을 포함하는 비휘발성 메모리 장치.
  16. 제 15항에 있어서,
    상기 라이트 드라이버 블록은 8개, 16개, 32개 또는 64개의 비휘발성 메모리 셀에 동시에 데이터를 라이트하는 비휘발성 메모리 장치.
  17. 제 15항에 있어서,
    상기 메모리 셀 어레이 중 적어도 일부 비휘발성 메모리 셀을 선택하는 로우 디코더 및 컬럼 디코더와,
    상기 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀로부터 데이터를 리드하는 센스 앰프와,
    제1 전압을 생성하는 제1 전압 생성부와,
    제2 전압을 생성하는 제2 전압 생성부와,
    제3 전압을 생성하는 제3 전압 생성부를 더 포함하고,
    상기 센스 앰프는 상기 제1 전압을 제공받고,
    상기 로우 디코더는 상기 제2 전압을 제공받고,
    상기 컬럼 디코더는 상기 제3 전압을 제공받는 비휘발성 메모리 장치.
  18. 삭제
  19. 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이;
    외부 고전압을 인가받는 전압 패드;
    상기 외부 고전압을 이용하여, 상기 외부 고전압보다 낮은 레벨을 갖는 제1 전압을 생성하는 제1 전압 생성부;
    상기 제1 전압을 제공받아, 상기 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀로부터 데이터를 리드하는 센스 앰프; 및
    상기 외부 고전압을 제공받아, 상기 메모리 셀 어레이 중 선택된 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 드라이버를 포함하는 비휘발성 메모리 장치.
  20. 삭제
  21. 삭제
  22. 삭제
KR1020070131305A 2007-12-14 2007-12-14 저항체를 이용한 비휘발성 메모리 장치 KR101339288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070131305A KR101339288B1 (ko) 2007-12-14 2007-12-14 저항체를 이용한 비휘발성 메모리 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070131305A KR101339288B1 (ko) 2007-12-14 2007-12-14 저항체를 이용한 비휘발성 메모리 장치
US12/314,513 US8194447B2 (en) 2007-12-14 2008-12-11 Non-volatile memory device using variable resistance element with an improved write performance
US13/470,617 US8964488B2 (en) 2007-12-14 2012-05-14 Non-volatile memory device using variable resistance element with an improved write performance

Publications (2)

Publication Number Publication Date
KR20090063803A KR20090063803A (ko) 2009-06-18
KR101339288B1 true KR101339288B1 (ko) 2013-12-09

Family

ID=40753010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070131305A KR101339288B1 (ko) 2007-12-14 2007-12-14 저항체를 이용한 비휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US8194447B2 (ko)
KR (1) KR101339288B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101874408B1 (ko) 2011-11-09 2018-07-05 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000069983A (ko) * 1997-01-08 2000-11-25 로데릭 더블류 루이스 비휘발성 메모리 시스템에서의 프로그래밍 전압 보호
JP2004022736A (ja) 2002-06-14 2004-01-22 Nec Electronics Corp 不揮発性ラッチ回路および半導体装置
KR20040105008A (ko) * 2003-06-03 2004-12-14 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR20070094104A (ko) * 2006-03-16 2007-09-20 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034922A (en) * 1987-12-21 1991-07-23 Motorola, Inc. Intelligent electrically erasable, programmable read-only memory with improved read latency
EP0376285B1 (en) * 1988-12-27 1994-03-09 Nec Corporation Microcomputer having electrically erasable and programmable nonvolatile memory
US5822244A (en) * 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
US6016270A (en) * 1998-03-06 2000-01-18 Alliance Semiconductor Corporation Flash memory architecture that utilizes a time-shared address bus scheme and separate memory cell access paths for simultaneous read/write operations
US6279070B1 (en) * 1998-06-11 2001-08-21 Hyundai Electronics Industries Co., Ltd. Multistep pulse generation circuit and method of erasing a flash memory cell using the same
TW439060B (en) * 1998-08-04 2001-06-07 Samsung Electronics Co Ltd Synchronous burst semiconductor memory device
US6545898B1 (en) * 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6480438B1 (en) * 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
EP1324345A1 (en) * 2001-12-27 2003-07-02 STMicroelectronics S.r.l. Single supply voltage, nonvolatile memory device with cascoded column decoding
US6781860B2 (en) * 2002-05-01 2004-08-24 Ovonyx, Inc. High voltage row and column driver for programmable resistance memory
KR100465759B1 (ko) * 2002-06-14 2005-01-13 삼성전자주식회사 반도체 장치
US6965521B2 (en) * 2003-07-31 2005-11-15 Bae Systems, Information And Electronics Systems Integration, Inc. Read/write circuit for accessing chalcogenide non-volatile memory cells
US6930925B2 (en) * 2003-10-14 2005-08-16 Atmel Corporation Suspend-resume programming method for flash memory
KR100587702B1 (ko) 2004-07-09 2006-06-08 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
US7149132B2 (en) * 2004-09-24 2006-12-12 Ovonyx, Inc. Biasing circuit for use in a non-volatile memory device
KR100757410B1 (ko) 2005-09-16 2007-09-11 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000069983A (ko) * 1997-01-08 2000-11-25 로데릭 더블류 루이스 비휘발성 메모리 시스템에서의 프로그래밍 전압 보호
JP2004022736A (ja) 2002-06-14 2004-01-22 Nec Electronics Corp 不揮発性ラッチ回路および半導体装置
KR20040105008A (ko) * 2003-06-03 2004-12-14 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR20070094104A (ko) * 2006-03-16 2007-09-20 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법

Also Published As

Publication number Publication date
US20090154221A1 (en) 2009-06-18
US8194447B2 (en) 2012-06-05
KR20090063803A (ko) 2009-06-18

Similar Documents

Publication Publication Date Title
US6982913B2 (en) Data read circuit for use in a semiconductor memory and a memory thereof
JP4567963B2 (ja) 半導体集積回路装置
US7983069B2 (en) Write operations for phase-change-material memory
KR100520228B1 (ko) 상변화 메모리 장치 및 그에 따른 데이터 라이팅 방법
CN102405499B (zh) 具有数据线切换方案的存储器系统
US20080151611A1 (en) Method and system for providing a magnetic memory structure utilizing spin transfer
US20090300467A1 (en) Using a Phase Change Memory as a High Volume Memory
US7012834B2 (en) Writing driver circuit of phase-change memory
US8605496B2 (en) Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof
US8107275B2 (en) Nonvolatile memory device using variable resistive element
US7283387B2 (en) Phase change random access memory device having variable drive voltage circuit
KR100819099B1 (ko) 가변저항 반도체 메모리 장치
US20060007729A1 (en) Phase change memories and/or methods of programming phase change memories using sequential reset control
KR101553130B1 (ko) 상 변화 메모리 및 스위치(pcms) 어레이에서 어드레스 라인들을 위한 싱글 트랜지스터 드라이버
JP5384653B2 (ja) 不揮発性メモリの連続的なプログラミング
KR100688540B1 (ko) 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치
KR100827697B1 (ko) 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
KR100674983B1 (ko) 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100851940B1 (ko) 저항성 메모리용 기록 회로
US7436693B2 (en) Phase-change semiconductor memory device and method of programming the same
US6778445B2 (en) Pipeline nonvolatile memory device with multi-bit parallel read and write suitable for cache memory.
KR101258983B1 (ko) 가변저항 소자를 이용한 반도체 메모리 장치 및 그 동작방법
KR100827706B1 (ko) 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법
JP5396011B2 (ja) 相変化メモリ装置
KR101238503B1 (ko) 필드 프로그래머블 로직 어레이의 메모리로서 사용하기 위한 정상적으로는 단일 상의 칼코겐화물 재료를 프로그래밍하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant