CN110473580A - 一种基于忆阻器芯片的可编程电路最小单元及其操作方法 - Google Patents

一种基于忆阻器芯片的可编程电路最小单元及其操作方法 Download PDF

Info

Publication number
CN110473580A
CN110473580A CN201910771732.3A CN201910771732A CN110473580A CN 110473580 A CN110473580 A CN 110473580A CN 201910771732 A CN201910771732 A CN 201910771732A CN 110473580 A CN110473580 A CN 110473580A
Authority
CN
China
Prior art keywords
memristor
semiconductor
oxide
metal
programmable circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910771732.3A
Other languages
English (en)
Other versions
CN110473580B (zh
Inventor
肖建
张粮
郝慧杰
张小元
王宇
童祎
郭宇锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN201910771732.3A priority Critical patent/CN110473580B/zh
Publication of CN110473580A publication Critical patent/CN110473580A/zh
Application granted granted Critical
Publication of CN110473580B publication Critical patent/CN110473580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于忆阻器芯片的可编程电路最小单元及其操作方法，可编程电路最小单元包括：阻变元件、MOS管、和地址寄存器；对最小单元中的相同功能区域的部分进行统一划分，并用使能端wl通过连接珊极进行统一控制，不同的功能区域忆阻器和MOS(1T1R)，可以设置多个对应的{wl}进行使能控制打开；通过设置时钟周期clk和ctrol_information，以及Vs、Vd、wl的工作特点，实现了忆阻芯片中的忆阻器的定向编程、和格式化操作，有效提高忆阻器电路和芯片中忆阻器编码的可控性和效率。

Description

一种基于忆阻器芯片的可编程电路最小单元及其操作方法
技术领域
本发明涉及可编程电路技术领域，主要涉及一种基于忆阻器芯片的可编程电路最小单元及其操作方法。
背景技术
相对于晶体管高低阻态，忆阻器是含有丰富阻态特性的理想优异器件，可以通过采用不同程度的激励，来实现不同阻态的存储，这对传统模拟电路有着十分重大的影响。
近年来，有实验测试表明，优异的忆阻器件，能够在低压脉冲的刺激下保持原来的状态，较高压的刺激情况下发生阻态迁移。但是同样地，针对相关忆阻编程电路设计中，对于编程脉冲设置、电路实现、和操作方法有着较高的难度要求，而且实现起来更为复杂。
现阶段更需要一种能够实现大规模编程的、可控的、并且有着较高效率的编程电路和编程方法，方便在忆阻器芯片的集成电路之中实现应用，并进行相应性能拓展。本发明充分采用了忆阻器件的优异的编程性能，基于1T1R结构设计了这种编程电路，有效的提高了忆阻器件编程的简易性、可控性和有效性。
发明内容
发明目的：为了实现上述目的，本发明提供一种基于忆阻器芯片的可编程电路最小单元及其操作方法，解决了电路实现、编程过程中的脉冲设置等问题，有效发挥了忆阻器的优异编程性能，提高了忆阻器编程的简易性、可控性和有效性。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种基于忆阻器芯片的可编程电路最小单元，包括1T1R组件、地址寄存器address_reg和使能端wl；
所述地址寄存器address_reg分别接收输入信号Vs、时钟信号clk和控制寄存器的输出信号ctrol_information；所述1T1R组件包括忆阻器和MOS管，所述MOS管G极连接使能端wl；根据选取MOS管不同，1T1R组件内部连接方式可以分为以下两种：
(1)MOS管选取NMOS管时，忆阻器连接MOS管S极，所述地址寄存器address_reg输出端连接MOS管D极；
(2)MOS管选取PMOS管时，忆阻器连接MOS管D极，所述地址寄存器address_reg输出端连接MOS管S极。
进一步地，所述1T1R组件设置有若干个，其中相同功能区域的1T1R组件设置为同一行，每一行1T1R组件的栅极连接同一个使能端wl。
一种利用前述基于忆阻器芯片的可编程电路最小单元的编程方法，包括以下步骤：
步骤L1：通过实验获得忆阻器分别在Vs-Vd和Vd-Vs两种脉冲刺激下阻值随时间的变化曲线；
步骤L2：开始编程时，通过控制使能端wl，打开对应的MOS管，选择需要编程的功能区域；
步骤L3：根据忆阻器材料不同，设定不同的时钟周期clk，当clk发生时，设置控制寄存器输出信号ctrol_information并输入至地址寄存器address_reg，对需要编码的忆阻器进行选择；
步骤L4：提供脉冲输入信号Vs和Vd，对指定忆阻器进行权值训练；
步骤L5：重复L3-L4，对该区域内对应的忆阻器完成编码；
步骤L6：重复L2-L5，完成所有功能区域的编码；
步骤L7：结束编码后，对可编程电路进行格式化处理。
进一步地，所述步骤L3中ctrol_information设置方法如下：
S1：在获取差值为Vs-Vd下忆阻器的脉冲曲线后，得到每一个忆阻器从最大电导到最小电导所需要的最大周期T；
S2：根据所需的忆阻器阻态，获取对应的忆阻器从最小阻态到达目标阻态的时间t，进而确定每一个忆阻器所需的编程周期；
S3：根据每一个忆阻器所需的编程周期，进行ctrol_information的设置，当时钟信号clk位于忆阻器编程周期内时，ctrol_information输入至地址寄存器address_reg，控制1T1R组件Vs打开，对忆阻器进行编程训练；
S4：重复S2-S3，获取不同功能区域中忆阻器的编程周期，完成对所有区域的忆阻器件的编码。
进一步地，所述步骤L7中可编程电路格式化步骤如下：
M1：每一行的使能端wl控制本行MOS管全部打开；
M2：选取所有忆阻器中达到最大阻态所需的最长时间为周期T，在周期T内，所有wl、Vs和Vd在周期T内全部打开，持续刺激忆阻器，直至所有忆阻器阻态回归至最小阻态。
M3：关闭输入信号Vs和Vd，关闭所有使能端wl，格式化完成。
有益效果：本发明提供的基于忆阻器芯片的可编程电路最小单元及其操作方法，可以有效实现高性能忆阻器的大规模编程，过程可控，并且拥有较高的编程效率，有效的提高了忆阻器件编程的简易性、可控性和有效性。
附图说明
图1为本发明中基于忆阻器芯片的可编程电路最小单元连接示意图；
图2为忆阻器在Vs-Vd和Vd-Vs两种脉冲刺激下的M-t曲线；
图3为不同阻态忆阻器对应的时钟周期t/clk。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1所示为一种基于忆阻器芯片的可编程电路最小单元，包括1T1R组件、地址寄存器address_reg和使能端wl。地址寄存器address_reg分别接收输入信号Vs、时钟信号clk和控制寄存器的输出信号ctrol_information，对需要编程的忆阻器件进行选择，将输入信号脉冲有选择地输出至1T1R组件。
1T1R组件包括忆阻器和MOS管。MOS管G极连接使能端wl。根据选取MOS管不同，1T1R组件内部连接方式可以分为以下两种：
(1)MOS管选取NMOS管时，忆阻器连接MOS管S极，地址寄存器address_reg输出端连接MOS管D极；
(2)MOS管选取PMOS管时，忆阻器连接MOS管D极，地址寄存器address_reg输出端连接MOS管S极。
1T1R组件根据实际需要设置有若干个，根据功能区域进行分类，相同功能区域的1T1R组件设置为同一行，每一行1T1R组件中MOS管的栅极连接同一个使能端wl。
采用上述基于忆阻器芯片的可编程电路最小单元的编程方法，具体步骤如下：
步骤L1：通过实验获得忆阻器分别在Vs-Vd和Vd-Vs两种脉冲刺激下阻值随时间变化曲线(M-t曲线)，如图2所示；
步骤L2：开始编程时，通过控制使能端wl，打开对应的MOS管，选择需要编程的功能区域；
步骤L3：根据忆阻器材料不同，设定不同的时钟周期clk，当clk发生时，设置控制寄存器输出信号ctrol_information并输入至地址寄存器address_reg，对需要编码的忆阻器进行选择；
其中clk时钟周期和ctrol_information的设置方法如下：
S1：在获取差值为Vs-Vd下忆阻器的脉冲曲线后，得到每一个忆阻器从最大电导到最小电导所需要的最大周期T；
S2：根据所需的忆阻器阻态，获取对应的忆阻器从最小阻态到达目标阻态的时间t，进而确定每一个忆阻器所需的编程周期；
如图2所示，根据所需要的忆阻器阻态M(t)获取到对应的忆阻器件从最小阻值态到达Mx(tx)的时间tx，由tx来确定每一个忆阻器件所需要的编程周期(即需要多少个clk)。
S3：根据每一个忆阻器所需的编程周期，进行ctrol_information的设置，当时钟信号clk位于忆阻器编程周期内时，ctrol_information输入至地址寄存器address_reg，控制1T1R组件Vs打开，对忆阻器进行编程训练；
如图3所示，当clk在I区间的时候，ctrol_information1输入到地址寄存器adress_reg之中，控制忆阻器件M1、M2、M3、M4的Vs通道打开,进行定向编程训练；
当clk在在II区间的时候，ctrol_information2输入到adress_reg之中，控制忆阻器件M1、M2、M3的Vs通道打开，进行定向编程训练；
当clk在III区间的时候，每一次的ctrol_information3输入到adress_reg之中，控制忆阻器件M2、M3的Vs通道打开，进行定向编程训练；
当clk在IV区间的时候，ctrol_information4输入到adress_reg之中，控制忆阻器件M2的Vs通道打开，进行定向编程训练；
当clk进入V区间的时候，关闭对应的使能端控制线wl，打开其它区域的使能端控制线。
S4：重复S2-S3，获取不同功能区域中忆阻器的编程周期，完成对所有区域的忆阻器件的编码。
步骤L4：提供脉冲输入信号Vs和Vd，对指定忆阻器进行权值训练；
步骤L5：重复L3-L4，对该区域内对应的忆阻器完成编码；
步骤L6：重复L2-L5，完成所有功能区域的编码；
步骤L7：结束编码后，对可编程电路进行格式化处理。
其中可编程电路的格式化方法如下：
M1：每一行的使能端wl控制本行MOS管全部打开；
M2：选取所有忆阻器中达到最大阻态所需的最长时间为周期T，在周期T内，所有wl、Vs和Vd在周期T内全部打开，持续刺激忆阻器，直至所有忆阻器阻态回归至最小阻态。
M3：关闭输入信号Vs和Vd，关闭所有使能端wl，格式化完成。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种基于忆阻器芯片的可编程电路最小单元，其特征在于：包括1T1R组件、地址寄存器address_reg和使能端wl；
所述地址寄存器address_reg分别接收输入信号Vs、时钟信号clk和控制寄存器的输出信号ctrol_information；所述1T1R组件包括忆阻器和MOS管，所述MOS管G极连接使能端wl；根据选取MOS管不同，1T1R组件内部连接方式可以分为以下两种：
(1)MOS管选取NMOS管时，忆阻器连接MOS管S极，所述地址寄存器address_reg输出端连接MOS管D极；
(2)MOS管选取PMOS管时，忆阻器连接MOS管D极，所述地址寄存器address_reg输出端连接MOS管S极。
2.根据权利要求1所述的一种基于忆阻器芯片的可编程电路最小单元，其特征在于：所述1T1R组件设置有若干个，其中相同功能区域的1T1R组件设置为同一行，每一行1T1R组件的栅极连接同一个使能端wl。
3.利用权利要求1所述的基于忆阻器芯片的可编程电路最小单元的编程方法，其特征在于：包括以下步骤：
步骤L1：通过实验获得忆阻器分别在Vs-Vd和Vd-Vs两种脉冲刺激下的阻值随时间的变化曲线；
步骤L2：开始编程时，通过控制使能端wl，打开对应的MOS管，选择需要编程的功能区域；
步骤L3：根据忆阻器材料不同，设定不同的时钟周期clk，当clk发生时，设置控制寄存器输出信号ctrol_information并输入至地址寄存器address_reg，对需要编码的忆阻器进行选择；
步骤L4：提供脉冲输入信号Vs和Vd，对指定忆阻器进行权值训练；
步骤L5：重复L3-L4，对该区域内对应的忆阻器完成编码；
步骤L6：重复L2-L5，完成所有功能区域的编码；
步骤L7：结束编码后，对可编程电路进行格式化处理。
4.根据权利要求3所述的基于忆阻器芯片的可编程电路最小单元的编程方法，其特征在于：所述步骤L3中ctrol_information设置方法如下：
S1：在获取差值为Vs-Vd下忆阻器的脉冲曲线后，得到每一个忆阻器从最大电导到最小电导所需要的最大周期T；
S2：根据所需的忆阻器阻态，获取对应的忆阻器从最小阻态到达目标阻态的时间t，进而确定每一个忆阻器所需的编程周期；
S3：根据每一个忆阻器所需的编程周期，进行ctrol_information的设置，当时钟信号clk位于忆阻器编程周期内时，ctrol_information输入至地址寄存器address_reg，控制1T1R组件Vs打开，对忆阻器进行编程训练；
S4：重复S2-S3，获取不同功能区域中忆阻器的编程周期，完成对所有区域的忆阻器件的编码。
5.根据权利要求3所述的基于忆阻器芯片的可编程电路最小单元的编程方法，其特征在于：所述步骤L7中可编程电路格式化步骤如下：
M1：每一行的使能端wl控制本行MOS管全部打开；
M2：选取所有忆阻器中达到最大阻态所需的最长时间为周期T，在周期T内，所有wl、Vs和Vd在周期T内全部打开，持续刺激忆阻器，直至所有忆阻器阻态回归至最小阻态。
M3：关闭输入信号Vs和Vd，关闭所有使能端wl，格式化完成。
CN201910771732.3A 2019-08-21 2019-08-21 一种基于忆阻器芯片的可编程电路最小单元及其操作方法 Active CN110473580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910771732.3A CN110473580B (zh) 2019-08-21 2019-08-21 一种基于忆阻器芯片的可编程电路最小单元及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910771732.3A CN110473580B (zh) 2019-08-21 2019-08-21 一种基于忆阻器芯片的可编程电路最小单元及其操作方法

Publications (2)

Publication Number Publication Date
CN110473580A true CN110473580A (zh) 2019-11-19
CN110473580B CN110473580B (zh) 2021-08-20

Family

ID=68513099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910771732.3A Active CN110473580B (zh) 2019-08-21 2019-08-21 一种基于忆阻器芯片的可编程电路最小单元及其操作方法

Country Status (1)

Country Link
CN (1) CN110473580B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116994634A (zh) * 2023-09-26 2023-11-03 南京邮电大学 一种忆阻器阵列故障测试电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499526A (zh) * 2002-11-07 2004-05-26 ������������ʽ���� 半导体存储装置及其制造方法
CN103093817A (zh) * 2011-11-04 2013-05-08 爱思开海力士有限公司 半导体存储装置及其分区编程控制电路和编程方法
CN103137195A (zh) * 2011-11-25 2013-06-05 爱思开海力士有限公司 半导体存储装置及其设定编程控制电路和编程方法
US8767438B2 (en) * 2012-03-19 2014-07-01 Hewlett-Packard Development Company, L.P. Memelectronic device
US8929126B2 (en) * 2005-03-30 2015-01-06 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US20150213884A1 (en) * 2014-01-30 2015-07-30 University Of Dayton Partitioned resistive memory array
WO2016064406A1 (en) * 2014-10-23 2016-04-28 Hewlett Packard Enterprise Development Lp Memristive cross-bar array for determining a dot product
US9805770B1 (en) * 2016-07-22 2017-10-31 Hewlett Packard Enterprise Development Lp Memristor access transistor controlled non-volatile memory programming methods
US20180166137A1 (en) * 2016-12-11 2018-06-14 Technion Research & Development Foundation Ltd. Programming for electronic memories
CN108921290A (zh) * 2018-06-29 2018-11-30 清华大学 神经突触单元电路、神经网络电路和信息处理系统
CN109495272A (zh) * 2018-10-31 2019-03-19 复旦大学 一种基于忆阻器的强puf电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499526A (zh) * 2002-11-07 2004-05-26 ������������ʽ���� 半导体存储装置及其制造方法
US8929126B2 (en) * 2005-03-30 2015-01-06 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
CN103093817A (zh) * 2011-11-04 2013-05-08 爱思开海力士有限公司 半导体存储装置及其分区编程控制电路和编程方法
CN103137195A (zh) * 2011-11-25 2013-06-05 爱思开海力士有限公司 半导体存储装置及其设定编程控制电路和编程方法
US8767438B2 (en) * 2012-03-19 2014-07-01 Hewlett-Packard Development Company, L.P. Memelectronic device
US20150213884A1 (en) * 2014-01-30 2015-07-30 University Of Dayton Partitioned resistive memory array
WO2016064406A1 (en) * 2014-10-23 2016-04-28 Hewlett Packard Enterprise Development Lp Memristive cross-bar array for determining a dot product
US9805770B1 (en) * 2016-07-22 2017-10-31 Hewlett Packard Enterprise Development Lp Memristor access transistor controlled non-volatile memory programming methods
US20180166137A1 (en) * 2016-12-11 2018-06-14 Technion Research & Development Foundation Ltd. Programming for electronic memories
CN108921290A (zh) * 2018-06-29 2018-11-30 清华大学 神经突触单元电路、神经网络电路和信息处理系统
CN109495272A (zh) * 2018-10-31 2019-03-19 复旦大学 一种基于忆阻器的强puf电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116994634A (zh) * 2023-09-26 2023-11-03 南京邮电大学 一种忆阻器阵列故障测试电路
CN116994634B (zh) * 2023-09-26 2023-12-12 南京邮电大学 一种忆阻器阵列故障测试电路

Also Published As

Publication number Publication date
CN110473580B (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
CN205656857U (zh) 集成电路及用于相变非易失性存储器器件的行解码器电路
EP3432226B1 (en) Control plane organisation for flexible digital data plane
US10199103B2 (en) Method for implementing memristive logic gates
CN105356876B (zh) 基于忆阻器的逻辑门电路
CN110473580A (zh) 一种基于忆阻器芯片的可编程电路最小单元及其操作方法
JPS5974721A (ja) シユミツト・トリガ回路
CN109901815A (zh) 基于阻变存储器的并行逻辑门及乘法器
EP0415221B1 (en) Non-volatile programmable interconnection circuit
WO2007087230A2 (en) Programmable via modeling
DE19651548A1 (de) CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung
US6020754A (en) Look up table threshold gates
DE19525572C2 (de) Abfrageschaltung zum Verfolgen des Ladungstransfers duch Zugriffstransistoren in einem dynamischen Schreib-/Lese-Speicher
CN107517055B (zh) 一种cmos数字逻辑电路的设计方法
JPH0113659B2 (zh)
CN105070309B (zh) 基于差分存储单元的灵敏放大器
CN210666857U (zh) 一种忆阻器桥式触突的工作模式配置电路
CN110765718A (zh) 一种二值型忆阻器电路仿真器
TW504695B (en) Semiconductor storage device
CN112787657B (zh) 一种可编程忆阻器逻辑电路
CN113658626A (zh) 基于2t1m的忆阻器编程及读取电路结构和电路编程读取方法
CN106817114A (zh) 延时电路
CN210201849U (zh) 一种基于分数阶电感的忆阻器构成的混沌电路
CN106560799A (zh) 双倍数据率门控方法与装置
TWI285473B (en) Reducing output capacitance of digital-to-time domain converter for very high frequency digital waveform synthesis
JPS59175770A (ja) 半導体論理素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20191119

Assignee: NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS NANTONG INSTITUTE Co.,Ltd.

Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS

Contract record no.: X2021980011617

Denomination of invention: A minimum unit of programmable circuit based on memristor chip and its operation method

Granted publication date: 20210820

License type: Common License

Record date: 20211029

EE01 Entry into force of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS NANTONG INSTITUTE Co.,Ltd.

Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS

Contract record no.: X2021980011617

Date of cancellation: 20230904

EC01 Cancellation of recordation of patent licensing contract