CN111091859A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN111091859A
CN111091859A CN201910606051.1A CN201910606051A CN111091859A CN 111091859 A CN111091859 A CN 111091859A CN 201910606051 A CN201910606051 A CN 201910606051A CN 111091859 A CN111091859 A CN 111091859A
Authority
CN
China
Prior art keywords
erase
program
memory
memory block
parameter value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910606051.1A
Other languages
English (en)
Other versions
CN111091859B (zh
Inventor
朴世昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111091859A publication Critical patent/CN111091859A/zh
Application granted granted Critical
Publication of CN111091859B publication Critical patent/CN111091859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Abstract

本发明涉及一种存储器装置，该存储器装置包括：擦除操作控制器，对存储块执行擦除操作；擦除暂停计数管理器，管理擦除暂停计数，该擦除暂停计数表示在完成对存储块的擦除操作之前，暂停擦除操作的次数；以及编程参数值确定器，基于擦除暂停计数来确定待用于对存储块的编程操作的参数值。

Description

存储器装置及其操作方法
相关申请的交叉引用
本申请要求于2018年10月23日提交的申请号为10-2018-0127053的韩国专利申请的优先权，其全部公开内容通过引用整体并入本文。
技术领域
本公开总体涉及一种存储器装置及其操作方法，且更特别地，涉及一种能够根据存储块的擦除深度而使用不同的参数值来执行编程操作的存储器装置，以及该存储器装置的操作方法。
背景技术
存储器系统可包括存储器控制器和存储器装置。
存储器装置可在存储器控制器的控制下存储数据并输出所存储的数据。而且，存储器装置可被配置成存储的数据在电源中断时消失的易失性存储器装置，或者被配置成存储的数据即使在电源中断时也被保留的非易失性存储器装置。
发明内容
实施例提供了一种能够根据存储块的擦除深度而使用不同的参数值来执行编程操作的存储器装置，以及该存储器装置的操作方法。
根据本公开的一方面，提供了一种存储器装置，包括：擦除操作控制器，被配置成对存储块执行擦除操作；擦除暂停计数管理器，被配置成管理擦除暂停计数，该擦除暂停计数表示在完成对存储块的擦除操作之前，暂停擦除操作的次数；以及编程参数值确定器，被配置成基于擦除暂停计数来确定待用于对存储块的编程操作的参数值。
根据本公开的另一方面，提供了一种操作存储器装置的方法，该方法包括：当接收到对应于存储块的擦除命令时，对该存储块执行擦除操作；当在正在对存储块执行擦除操作时接收到对应于该存储块的擦除暂停命令时，暂停对该存储块的擦除操作；当在暂停对存储块的擦除操作时接收到对该存储块的擦除重启命令时，重启对该存储块的擦除操作；在完成对存储块的擦除操作之前对接收到擦除命令的次数进行计数，以生成计数数量；并且基于计数数量确定待用于对于存储块的编程操作的参数值。
根据本公开的另一方面，提供了一种存储器装置，包括：存储块，被配置成存储数据；外围电路，被配置成对存储块执行擦除操作和编程操作；擦除操作控制器，被配置成控制外围电路以执行擦除操作；以及编程操作控制器，被配置成控制外围电路以利用参数值来执行编程操作，该参数值取决于在擦除操作完成之前暂停擦除操作的次数。
附图说明
现在将参照附图更全面地描述各个实施例；然而，本发明的元件和特征可不同于本文所公开的被配置或布置。因此，本发明不限于本文阐述的实施例。相反地，提供这些实施例以使本公开将是彻底且完整的，并且将实施例的范围充分地传达给本领域技术人员。
在附图中，为了说明清楚，可放大尺寸。相同的附图标记始终表示相同的元件。而且，在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
图1是示出根据本公开的实施例的存储器系统的示图。
图2是示出图1所示的示例性存储器控制器的示图。
图3是示出根据本公开的实施例的存储器装置的示图。
图4是示出图3所示的示例性控制逻辑的示图。
图5是示出管理每个存储块的擦除暂停计数的示例的示图。
图6是示出被执行普通编程操作的存储器单元的示例性阈值电压分布的示图。
图7是示出在擦除操作中施加的示例性擦除脉冲的示图。
图8是示出被执行擦除操作的存储器单元的示例性阈值电压分布的示图。
图9是示出被执行软编程操作的存储器单元的示例性阈值电压分布的示图。
图10是示出暂停和重启擦除操作的示例性进程的示图。
图11是示出根据擦除暂停计数的存储器单元的示例性阈值电压分布的示图。
图12是示出根据本公开的实施例的编程参数策略的示图。
图13至图16是示出在使用ISPP方案的编程操作中选择的示例性编程参数的示图。
图17是示出根据本公开的实施例的存储器装置的操作方法的流程图。
图18是示出根据本公开的实施例的存储器装置的操作方法的流程图。
图19是示出示例性存储块的示图。
图20是示出三维配置的存储块的实施例的示图。
图21是示出三维配置的存储块的另一实施例的示图。
图22至图25是示出包括图1至图3所示的存储器装置的存储器系统的其它示例的示图。
具体实施方式
在本公开中，在结合附图阅读以下实施例之后，优点、特征及实现它们的方法将变得显而易见。然而，本发明可以不同形式实现，因此不应被解释为限于本文中阐述的实施例。相反，提供这些实施例以详细地描述本发明至本公开所属领域的技术人员可以容易地实现本发明的程度。
在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，它可以直接连接或联接到另一元件，或者利用一个或多个置于其间的中间元件间接连接或联接到另一元件。而且，当元件被称为在两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。另外，除非存在不同的公开，否则当元件被称为“包括”组件时，这表示元件可进一步包括另一组件，而非排除另一组件。
下面参照附图描述本公开的各个实施例。
图1是示出根据本公开的实施例的存储器系统的示图。
参照图1，存储器系统2000可包括被配置为存储数据的存储器装置2200，以及被配置为根据主机1000的请求控制存储器装置2200的存储器控制器2100。
主机1000可使用以下之中的至少一种接口协议与存储器系统2000通信：高速非易失性存储器(NVMe)、高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、移动工业处理器接口(MIPI)、通用闪存(UFS)、小型计算机小型接口(SCSI)和串列SCSI(SAS)。更一般地，主机1000可使用任何适当的协议或技术来与存储器系统2000通信。
存储器控制器2100可控制存储器系统2000的全部操作，并且控制主机1000与存储器装置2200之间的数据交换。在编程操作中，存储器控制器2100可将命令、地址、数据等传输到存储器装置2200。在读取操作或擦除操作中，存储器控制器2100可将命令、地址等传输到存储器装置2200。
存储器装置2200可被配置为所存储的数据在电源中断时消失的易失性存储器装置，或者所存储的数据即使在电源中断时也被保留的非易失性存储器装置。存储器装置2200可在存储器控制器2100的控制下执行编程操作、读取操作、擦除操作等。存储器装置2200可包括被配置成存储数据的多个存储块。
图2是示出图1所示的存储器控制器的示例的示图。
参照图2，存储器控制器2100可包括主机接口2110、中央处理单元(CPU)2120、存储器接口2130、缓冲存储器2140、错误校正电路2150及内部存储器2160。可由CPU 2120控制主机接口2110、存储器接口2130、缓冲存储器2140、错误校正电路2150和内部存储器2160。
主机接口2110可使用各种接口协议来与主机1000交换数据。例如，主机接口2110可使用以下之中的至少一种接口协议与主机1000通信：高速非易失性存储器(NVMe)、高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、移动工业处理器接口(MIPI)、通用闪存(UFS)、小型计算机小型接口(SCSI)和串列SCSI(SAS)。更一般地，主机接口2110可使用任何适当的协议或技术来与主机1000通信。
主机接口2110可从主机1000接收编程请求和对应于编程请求的用户数据。主机接口2100可将编程请求传输到CPU 2120，并且将用户数据传输到缓冲存储器2140。主机接口2110可从主机1000接收读取请求或擦除请求，并且将所接收的读取请求或擦除请求传输到CPU 2120。
CPU 2120可执行各种计算或生成命令和地址，以便控制存储器装置2200。例如，CPU 2120可生成编程操作、读取操作和擦除操作所需的各种命令。
CPU 2120可将从主机1000接收的逻辑地址转换为物理地址，以便控制存储器装置2200的操作。CPU 2120可使用内部存储器2160中存储的地址映射表来将逻辑地址转换为物理地址或将物理地址转换为逻辑地址。当将新数据编程到存储器装置2200时或当擦除存储器装置2200中存储的数据时，CPU 2120可更新地址映射表。
在实施例中，CPU 2120可控制存储器装置2200以执行擦除操作。例如，当从主机1000接收到擦除请求时，CPU 2120可生成擦除命令和地址，并且将所生成的擦除命令和所生成的地址传输到存储器装置2200。
在实施例中，当在执行擦除操作时存储器装置2200被请求执行另一操作时，CPU2120可控制存储器装置2200暂停当前正在执行的擦除操作。例如，CPU 2120可生成擦除暂停命令和地址，并且将所生成的擦除暂停命令和所生成的地址传输到存储器装置2200。在实施例中，在执行擦除操作时请求的其它操作可以是编程操作或读取操作，但本公开的实施例不限于此。例如，CPU 2120可控制存储器装置2200的操作处于满足所请求的服务质量(QoS)的范围内。例如，为了在存储器装置2200正在执行擦除操作时满足读取操作的QoS，CPU 2120可暂停正在由存储器装置2200执行的擦除操作，并且控制存储器装置2200以执行读取操作。例如，当在存储器装置2200正在执行擦除操作时从主机1000接收到请求CPU2120将缓冲存储器2140中存储的数据清除到存储器装置2200的请求时，或者当CPU 2120自主地确定需要将缓冲存储器2140中存储的数据清除到存储器装置2200时，CPU 2120可暂停正在由存储器装置2200执行的擦除操作，并且控制存储器装置2200执行编程操作。
在实施例中，当存储器装置2200完成其它操作的执行时，CPU 2120可控制存储器装置2200重启被暂停的擦除操作。例如，CPU 2120可生成擦除重启命令和地址，并且将所生成的擦除重启命令和所生成的地址传输到存储器装置2200。
在实施例中，CPU 2120可控制存储器装置2200以执行编程操作。编程操作可包括软编程操作和普通编程操作中的至少一个。软编程操作可以是用于增加存储块中包括的存储器单元的阈值电压或者使阈值电压分布的宽度变窄的操作。普通编程操作可以是用于将数据存储在存储块中包括的存储器单元中的操作。CPU 2120可生成用于软编程操作或普通编程操作的编程命令和地址，并且将所生成的编程命令和所生成的地址传输到存储器装置2200。
在实施例中，当存储器装置2200完成对存储块的擦除操作时，CPU2120可生成编程命令和地址，并且将所生成的编程命令和所生成的地址传输到存储器装置2200，使得可执行对相应存储块的软编程操作。
在实施例中，CPU 2120可生成状态检查命令，以检查存储器装置2200是否正在执行擦除操作或另一操作，或者是否已完成擦除操作或另一操作，并且将所生成的状态检查命令传输到存储器装置2200。CPU2120可基于从存储器装置2200接收的、对应于状态检查命令的状态检查结果来检查存储器装置2200是否正在执行擦除操作或其它操作，或者是否已完成这些操作中的任意一个。
存储器接口2130可使用各种接口协议，诸如以上所述的接口协议中的任何一种来与存储器装置2200通信。
在存储器控制器2100控制存储器装置2200时，缓冲存储器2140可临时存储数据。例如，缓冲存储器2140可临时存储从主机1000接收的用户数据，直到完成编程操作。
错误校正电路2150可在编程操作期间执行错误校正编码。错误校正电路2150可在读取操作期间执行错误校正解码。
内部存储器2160可用作存储用于存储器控制器2100的操作的各种信息的存储装置。内部存储器2160可存储多个表。例如，内部存储器2160可存储映射逻辑地址和物理地址的地址映射表。
图3是示出根据本公开的实施例的存储器装置的示图。图3所示的存储器装置可应用于图1和图2所示的存储器系统。
存储器装置2200可包括控制逻辑2210、外围电路2220和存储器单元阵列2240。
控制逻辑2210可在图1和图2所示的存储器控制器2100的控制下控制包括其组件的外围电路2220。
控制逻辑2210可响应于通过输入/输出电路2226从存储器控制器2100接收的命令CMD和地址ADD来控制外围电路2220。例如，控制逻辑2210可响应于命令CMD和地址ADD而输出操作信号OP_CMD、行地址RADD、列地址CADD、页面缓冲器控制信号PBSIGNALS以及允许位VRY_BIT<#>。控制逻辑2210可响应于从电流感测电路2234接收的通过信号PASS或失败信号FAIL来确定验证操作是已通过还是已失败。
控制逻辑2210可通过控制外围电路2220来对所选择存储块执行擦除操作、编程操作等。当在执行擦除操作时控制逻辑2210被请求暂停对存储块的擦除操作时，控制逻辑2210可通过控制外围电路2220来暂停擦除操作。当控制逻辑2210被请求重启对处于暂停擦除操作的状态的存储块的擦除操作时，控制逻辑2210可通过控制外围电路2220来重启擦除操作。
控制逻辑2210可控制外围电路2220以对已完成擦除操作的存储块执行编程操作。例如，控制逻辑2210可确定用于对存储块执行编程操作的参数值，并且控制外围电路2220以使用所确定的参数值来对该存储块执行编程操作。例如，用于执行编程操作的参数值可包括编程起始电压、编程循环数量和编程阶跃电压中的至少一个。
外围电路2220可执行用于增加存储器单元的阈值电压的软编程操作、用于将数据存储在存储器单元中的普通编程操作、用于输出存储器单元中存储的数据的读取操作、用于擦除存储器单元中存储的数据的擦除操作等。
外围电路2220可包括电压生成电路2222、行解码器2224、输入/输出电路2226、列解码器2228、页面缓冲器组2232和电流感测电路2234。
电压生成电路2222可响应于从控制逻辑2210接收的操作信号OP_CMD而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。例如，电压生成电路2222可向行解码器2224传输编程电压、验证电压、通过电压、读取电压、擦除电压、导通电压等。
行解码器2224可响应于从控制逻辑2210接收的行地址RADD而将操作电压Vop传输到与存储器单元阵列2240的存储块之中的所选择存储块连接的局部线LL。局部线LL可包括局部字线、局部漏极选择线和局部源极选择线。另外，局部线LL可包括连接到存储块的、诸如源极线的各种线。
输入/输出电路2226可将通过输入/输出线IO而从存储器控制器2100接收的命令CMD和地址ADD传输到控制逻辑2210，或者与列解码器2228交换数据DATA。
列解码器2228可响应于从控制逻辑2210接收的列地址CADD，在输入/输出电路2226和页面缓冲器组2232之间传输数据。例如，列解码器2228可通过数据线DL与页面缓冲器PB1至PBm交换数据，或者通过列线CL与输入/输出电路2226交换数据。
页面缓冲器组2232可连接到位线BL1至BLm，位线BL1至BLm共同连接到存储块BLK1至BLKi。页面缓冲器组2232可包括连接到位线BL1至BLm的多个页面缓冲器PB1至PBm。例如，一个页面缓冲器可连接到位线中的相应位线。页面缓冲器PB1至PBm可响应于从控制逻辑2210接收的页面缓冲器控制信号PBSIGNALS进行操作。例如，在编程操作中，页面缓冲器PB1至PBm可临时存储从存储器控制器2100接收的编程数据，并且根据编程数据来调整施加到位线BL1至BLm的电压。而且，在读取操作中，页面缓冲器PB1至PBm可临时存储通过位线BL1至BLm接收的数据，或者感测位线BL1至BLm的电压或电流。
在读取操作或验证操作期间，电流感测电路2234可响应于从控制逻辑2210接收的允许位VRY_BIT<#>而生成参考电流，并且通过将从页面缓冲器组2232接收的感测电压VPB与由参考电流生成的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
存储器单元阵列2240可包括存储数据的多个存储块BLK1至BLKi。用户数据和用于执行存储器装置2200的操作的各种信息可被存储在存储块BLK1至BLKi中。存储块BLK1至BLKi可以二维结构或三维结构来实施，并且可彼此相同地配置。
根据存储块BLK1至BLKi中的任意一个的存储器单元中存储的数据的位的数量，该存储块可以是单层单元(SLC)块或多层单元(MLC)块。SLC块可以是以在一个存储器单元中存储1位数据的方式驱动的块，并且MLC块可以是以在一个存储器单元中存储2位或更多位数据的方式驱动的块。也就是说，存储器装置2200可包括n位MLC块和SLC块中的至少一个。可将n位数据编程到n位MLC块中包括的存储器单元的每一个中，并且可将1位数据编程到SLC块中包括的存储器单元的每一个中。此处，“n”可以是2或更大的自然数。
图4是示出诸如图3所示的控制逻辑的示图。
参照图4，根据本公开的实施例的控制逻辑2210可包括擦除操作控制器2212a、擦除暂停计数管理器2212b、编程参数值确定器2212c、策略存储装置2212d和编程操作控制器2212e。
擦除操作控制器2212a可控制对存储块的擦除操作。
在实施例中，当从存储器控制器接收到擦除命令和地址时，擦除操作控制器2212a可对与所接收的地址相对应的存储块执行擦除操作。例如，擦除操作控制器2212a可确定待施加到存储块的擦除电压的电平、施加擦除电压的时间、施加擦除电压的次数等，并且通过使用这些确定的参数对存储块执行擦除操作。在实施例中，可使用默认值作为待施加到存储块的擦除电压的电平、施加擦除电压的时间、施加擦除电压的次数等。
在实施例中，当正在对存储块执行擦除操作时从存储器控制器接收到擦除暂停命令和对应于该存储块的地址时，擦除操作控制器2212a可暂停对该存储块的擦除操作。
在实施例中，当正在暂停对存储块的擦除操作时从存储器控制器接收到擦除重启命令和对应于该存储块的地址时，擦除操作控制器2212a可重启对该存储块的擦除操作。重启对存储块的擦除操作可表示重新从开始对存储块施加擦除电压。
擦除暂停计数管理器2212b可对在完成对存储块的擦除操作之前、暂停对存储块的擦除操作的次数(其可被称为擦除暂停计数)进行计数，并且管理对应于存储块的擦除暂停计数。换言之，擦除暂停计数管理器2212b可管理关于多个存储块中的每一个的擦除暂停计数。例如，当从存储器控制器接收到擦除暂停命令和地址时，擦除操作控制器2212a可通知擦除暂停计数管理器2212b已接收到关于相应地址的擦除暂停命令。当接收到该通知时，擦除暂停计数管理器2212b可将相应地址所指向的存储块的擦除暂停计数增加1。为此，擦除暂停计数管理器2212b可具有所存储的每个存储块的地址信息。在一些实施例中，每个存储块的地址信息可存储在位于存储器装置中的单独存储装置中，并且擦除暂停计数管理器2212b可参考存储在单独存储装置中的每个存储块的地址信息。直到对相应存储块执行软编程操作或普通编程操作之前，可保持擦除暂停计数，并且当对相应存储块执行软编程操作或普通编程操作时，可初始化相应存储块的擦除暂停计数。
编程参数值确定器2212c可确定用于编程操作的至少一个参数值，并且将所确定的参数值提供给编程操作控制器2212e。编程操作可包括软编程操作和普通编程操作中的至少一个。用于编程操作的参数可包括编程起始电压、待执行的编程循环数量和编程阶跃电压中的至少一个，但本公开的实施例不限于此。
在实施例中，当从编程操作控制器2212e接收到请求时，编程参数值确定器2212c可确定待用于对存储块的编程操作的至少一个参数值。例如，编程操作控制器2212e可在将待执行编程操作的存储块的信息(例如，索引)提供到编程参数值确定器2212c的同时，请求编程参数值确定器2212c提供待用于对相应存储块的编程操作的至少一个参数值。在一些实施例中，编程操作控制器2212e可进一步向编程参数值确定器2212c提供关于以下的信息：待对存储块执行的编程操作是软编程操作还是普通编程操作。
编程参数值确定器2212c可请求擦除暂停计数管理器2212b提供与对应于从编程操作控制器2212e接收的信息(例如，索引)的存储块相对应的擦除暂停计数。因此，擦除暂停计数管理器2212b可向编程参数值确定器2212c提供对应于该存储块的擦除暂停计数。
编程参数值确定器2212c可基于对应于存储块的擦除暂停计数，确定待用于对存储块的编程操作的至少一个参数值。在实施例中，当对应于存储块的擦除暂停计数增加时，编程参数值确定器2212c可确定增高编程起始电压。在实施例中，当对应于存储块的擦除暂停计数增加时，编程参数值确定器2212c可确定增加编程循环数量。在实施例中，当对应于存储块的擦除暂停计数增加时，编程参数值确定器2212c可确定增高编程阶跃电压。在实施例中，编程参数值确定器2212c可根据待对存储块执行的编程操作是软编程操作还是普通编程操作来不同地确定参数值。例如，编程参数值确定器2212可确定用于软编程操作的编程起始电压具有低于用于普通编程操作的编程起始电压的电压电平。例如，编程参数值确定器2212可确定用于软编程操作的编程循环数量小于用于普通编程操作的编程循环数量。例如，编程参数值确定器2212可确定用于软编程操作的编程阶跃电压具有低于用于普通编程操作的编程阶跃电压的电压电平。
在实施例中，编程参数值确定器2212c通过参考设置的编程参数策略来确定用于编程操作的参数值。编程参数策略可定义与暂停擦除操作的次数相对应的不同参数值。
编程参数值确定器2212c可通过参考编程参数策略来选择与对应于待执行编程操作的存储块的擦除暂停计数相对应的参数值。编程参数值确定器2212c可将所选择的参数值确定为用于对存储块的编程操作的参数值。
在实施例中，编程参数策略可包括对应于软编程操作的第一编程参数策略和对应于普通编程操作的第二编程参数策略。当待对存储块执行的编程操作是软编程操作时，编程参数值确定器2212c可参考第一编程参数策略来确定参数值。当待对存储块执行的编程操作是普通编程操作时，编程参数值确定器2212c可参考第二编程参数策略来确定参数值。
策略存储装置2212d可存储编程参数策略。例如，策略存储装置2212d可存储对应于软编程操作的第一编程参数策略和对应于普通编程操作的第二编程参数策略中的至少一个。
编程操作控制器2212e可控制对存储块的编程操作。例如，编程操作控制器2212e可对存储块执行软编程操作和普通编程操作中的至少一个。可使用增量步进脉冲编程(ISPP)方案来执行软编程操作和普通编程操作中的至少一个。
当完成对存储块的擦除操作时，编程操作控制器2212e可对存储块执行软编程操作。编程操作控制器2212e可请求编程参数值确定器2212c传输待用于对存储块的软编程操作的参数值。编程操作控制器2212e可从编程参数值确定器2212c接收待用于软编程操作的至少一个参数值。编程操作控制器2212e可使用从编程参数值确定器2212c接收的至少一个参数值来对存储块执行软编程操作。
在实施例中，当完成对存储块的擦除操作时，编程操作控制器2212e可通过自主确定来对存储块执行软编程操作。在实施例中，当从存储器控制器接收到用于指示存储器装置对已完成擦除操作的存储块执行软编程操作的命令时，编程操作控制器2212e可对存储块执行软编程操作。
当从存储器控制器接收到用于普通编程操作的命令、地址和数据时，编程操作控制器2212e可对与所接收的地址相对应的存储块执行普通编程操作。
当从存储器控制器接收到用于指示存储器装置执行普通编程操作的命令时，编程操作控制器2212e可请求编程参数值确定器2212c传输待用于对相应存储块的普通编程操作的参数值，并且从编程参数值确定器2212c接收待用于普通编程操作的至少一个参数值。编程操作控制器2212e可使用从编程参数值确定器2212c接收的至少一个参数值来对存储块执行普通编程操作。
图5是示出管理每个存储块的擦除暂停计数的示例的示图。
此处，存储器装置包括i(i为自然数)个存储块BLK1至BLKi。因此，控制逻辑可管理i个存储块BLK1至BLKi中的每一个的擦除暂停计数。也就是说，控制逻辑可管理在完成存储块的擦除操作之前、对存储块的擦除操作被暂停了多少次。换言之，控制逻辑可管理在正在对存储块执行擦除操作时接收到对存储块的擦除暂停命令的次数。
在图5的示例中，存储块BLK1的擦除暂停计数为2，存储块BLK2的擦除暂停计数为0，存储块BLK3的擦除暂停计数为1，并且存储块BLKi的擦除暂停计数为3。
图6是示出执行普通编程操作的存储器单元的示例性阈值电压分布的示图。
作为示例，图6示出了一个存储块中的存储器单元的阈值电压分布，这些单元以2位MLC模式进行操作。
以2位MLC模式操作的存储器单元中的每一个可具有与四种状态中的任意一种相对应的阈值电压。例如，以2位MLC模式操作的存储器单元中的每一个可具有与擦除状态E0、第一编程状态P1、第二编程状态P2或第三编程状态P3相对应的阈值电压。
作为示例，图6示出了包括4000个存储器单元的存储块，该4000个存储器单元被均等地分布在上述的四(4)种状态之中。
图7是示出在擦除操作中施加的示例性擦除脉冲的示图。
作为示例，图7示出了在对存储块的擦除操作中施加擦除脉冲达5ms。也就是说，可在施加擦除脉冲的时间期间执行对存储块的擦除操作。
虽然图7示出了在对存储块的擦除操作中施加一个擦除脉冲，但本发明不限于这种布置。在一些实施例中，可在擦除操作中施加两个或更多个擦除脉冲。
图8是示出执行擦除操作的存储器单元的示例性阈值电压分布的示图。
在图8的实施例中，一个存储块包括4000个以2位MLC模式操作的存储器单元。
当完成对存储块的擦除操作时，存储块中的所有存储器单元可具有对应于擦除状态E0的阈值电压。参照图8，可看出的是，具有第一编程状态P1、第二编程状态P2和第三编程状态P3的存储器单元都已被改变为擦除状态E0。
处于擦除状态E0的一些存储器单元可具有低于设定值，例如最小阈值电压的阈值电压。图8中的斜线部分示出了这种存储器单元的阈值电压分布。这些存储器单元，即具有低于最小阈值电压的阈值电压的存储器单元，可被称为过度擦除存储器单元或深度擦除存储器单元。当稍后执行普通编程操作时，过度擦除存储器单元可能成为延迟编程操作时间的因素。另外，当对过度擦除存储器单元执行普通编程操作时，相应存储器单元的保持(retention)性能可能劣化。
图9是示出执行软编程操作的存储器单元的示例性阈值电压分布的示图。
存储器装置2200可通过自主确定或响应于来自存储器控制器的请求来执行软编程操作以增加过度擦除存储器单元的阈值电压。可执行软编程操作，使得与擦除状态E0相对应的所有存储器单元的阈值电压高于最小阈值电压。
参照图9，可看出的是，与图8所示的情况相比，与擦除状态E0相对应的存储器单元的阈值电压分布已沿着阈值电压轴向右移动到更高的阈值。也就是说，可看出的是，具有擦除状态E0的所有存储器单元具有大于或等于最小阈值电压的阈值电压。
图10是示出暂停和重启擦除操作的示例性进程的示图。
在图10的实施例中，当将一个擦除脉冲施加到存储块达5ms而没有暂停时，完成擦除操作。
首先，当接收到擦除命令时，可将擦除脉冲1施加到存储块。在已施加此脉冲3ms之后，接收到擦除暂停命令。因此，可在前3ms对存储块执行擦除操作。然而，可在剩余的2ms暂停擦除操作。因为将擦除脉冲1施加到存储块达3ms，所以可使存储块中的存储器单元的阈值电压降低一定量。
随后，可接收到擦除重启命令，并且可将擦除脉冲2施加到存储块。将擦除脉冲2施加到存储块达5ms，使得完成对存储块的擦除操作。也就是说，虽然在施加擦除脉冲1达3ms之后暂停了擦除操作，但也将擦除脉冲2施加到存储块达5ms。
当暂停擦除操作然后重启擦除操作时，与擦除操作未被暂停的情况相比，可使存储器单元的阈值电压减小。也就是说，存储器单元的擦除深度可根据擦除操作的暂停次数而变化。
图11是示出根据擦除暂停计数的存储器单元的示例性阈值电压分布的示图。
在图11中，作为示例示出了当擦除暂停计数为0、1和2时的阈值电压分布。
参照图11，可看出的是，随着擦除暂停计数增加，存储器单元的阈值电压分布沿阈值电压轴向左移动到较低阈值。也就是说，当擦除暂停计数增加时，存储器单元的擦除深度增加。这可表示当擦除暂停计数增加时，过度擦除存储器单元的数量增加。参照图11，可看出的是，与擦除暂停计数为0时相比，当擦除暂停计数为1时，过度擦除存储器单元的数量更多。类似地，可看出的是，与擦除暂停计数为1时相比，当擦除暂停计数为2时，过度擦除存储器单元的数量更多。
因此，根据对应于存储块的擦除暂停计数，确定待用于对存储块的软编程操作或普通编程操作的不同参数值可帮助缩短用于执行软编程操作或普通编程操作的时间。
图12是示出根据本公开的实施例的示例性编程参数策略的示图。
在图12中，作为示例示出了用于软编程操作的第一编程参数策略和用于普通编程操作的第二编程参数策略。在一些实施例中，可使用三个或更多个编程参数策略，并且在其它实施例中，可仅使用一个编程参数策略。例如，第一编程参数策略可用于软编程操作和普通编程操作。
参照图12，编程参数策略定义针对每个擦除暂停计数的参数值。在图12中，作为示例示出了将编程起始电压、编程循环数量和编程阶跃电压定义为参数的情况，但本发明不限于这种参数组合。针对j+1个擦除暂停计数中的每一个，在每个策略中定义了编程起始电压、编程循环数量和编程阶跃电压的一组值。
第一编程参数策略定义：当存储块的擦除暂停计数为0时，A0用作编程起始电压，B0用作编程循环数量，并且C0用作编程阶跃电压。类似地，第一编程参数策略定义与当存储块的擦除暂停计数为j(j为自然数)时相对应的参数值。控制逻辑可参考第一编程参数策略来确定待用于软编程操作的至少一个参数值。
第二编程参数策略定义：当存储块的擦除暂停计数为0时，A0'用作编程起始电压，B0'用作编程循环数量，并且C0'用作编程阶跃电压。类似地，第二编程参数策略定义与当存储块的擦除暂停计数为j(j为自然数)时相对应的参数值。控制逻辑可参考第二编程参数策略来确定待用于普通编程操作的至少一个参数值。第一编程参数策略中定义的参数可不同于第二编程参数策略中定义的参数。例如，在第一编程参数策略中定义的编程起始电压Aj可低于在第二编程参数策略中定义的编程起始电压Aj'。例如，在第一编程参数策略中定义的编程循环数量Bj可小于在第二编程参数策略中定义的编程循环数量Bj'。例如，在第一编程参数策略中定义的编程阶跃电压Cj可低于在第二编程参数策略中定义的编程阶跃电压Cj'。
图13至图16是示出在使用ISPP方案的编程操作中选择的示例性编程参数的示图。
参照图13至图16描述的使用ISPP方案的编程操作可应用于软编程操作和普通编程操作。
在图13中，作为示例示出了存储块的擦除暂停计数为0的情况。参照图13，将编程电压施加到存储块并且将验证电压Vf施加到存储块可构成一个编程循环。在图13中，作为示例示出了执行三次编程循环的情况。在第一编程循环中使用的编程电压可被称为第一编程起始电压Vpgm1。每当重复编程循环时，编程电压可被增加第一阶跃电压ΔV1，并且存储器单元的阈值电压可被增加所增加的编程电压。
在图14中，作为示例示出了当存储块的擦除暂停计数超过0时的编程电压。如上所述，编程起始电压可随存储块的擦除暂停计数增加而增加。参照图14，可看出的是，在第一编程循环中使用了高于参照图13描述的第一编程起始电压Vpgm1的第二编程起始电压Vpgm2。
在图15中，作为示例示出了当存储块的擦除暂停计数超过0时的编程阶跃电压。如上所述，编程阶跃电压可随存储块的擦除暂停计数增加而增加。参照图15，可看出的是，使用了高于参照图13描述的第一阶跃电压ΔV1的第二阶跃电压ΔV2。
在图16中，作为示例示出了当存储块的擦除暂停计数超过0时的编程循环。如上所述，编程循环数量可随存储块的擦除暂停计数增加而增加。参照图16，可看出的是，执行的编程循环数量大于图13中执行的编程循环数量。
图17是示出根据本公开的实施例的存储器装置的操作方法的流程图。
在一些实施例中，可省略图17所示的步骤中的至少一个，并且可改变步骤的顺序。
在步骤1701中，存储器装置可接收擦除命令和地址。地址可对应于一个或多个存储块。
在步骤1703中，存储器装置可对与在步骤1701中接收的地址相对应的存储块执行擦除操作。
在步骤1705中，存储器装置可检查是否完成对存储块的擦除操作。当完成对存储块的擦除操作时(步骤1705中为是)，可执行步骤1721。当未完成对存储块的擦除操作时(步骤1705中为否)，可执行步骤1711。
在步骤1711中，存储器装置可检查是否接收到擦除暂停命令和地址。如果接收到(步骤1711中为是)，则可执行步骤1713。如果未接收到(步骤1711中为否)，则可执行步骤1703。
在步骤1713中，存储器装置可暂停对与接收的地址相对应的存储块的当前擦除操作。存储器装置可将与被暂停擦除操作的存储块相对应的擦除暂停计数增加1。
在步骤1715中，存储器装置可检查是否接收到擦除重启命令和地址。当接收到擦除重启命令和地址时(步骤1715中为是)，进程返回到步骤1703，在步骤1703中可重启对与接收的地址相对应的存储块的擦除操作。当未接收到擦除重启命令和地址时(步骤1715中为否)，可保持暂停对存储块的擦除操作的状态，直到接收到擦除重启命令和地址。
在步骤1721中，存储器装置可管理或存储对应于存储块的、在擦除操作期间暂停擦除操作的次数。
图18是示出根据本公开的实施例的存储器装置的操作方法的流程图。
在一些实施例中，可省略图18所示的步骤中的至少一个，并且可改变步骤的顺序。
在步骤1801中，可请求对存储块的软编程操作或普通编程操作。当接收到指示存储器装置对存储块执行软编程操作的命令时，存储器装置可确定请求了对存储块的软编程操作。在另一示例中，当完成对存储块的擦除操作时，存储器装置可确定请求了对存储块的软编程操作。对于普通编程操作，当从存储器控制器接收到编程命令、地址和数据时，存储器装置可确定请求了对存储块的普通编程操作。
在步骤1803中，存储器装置可检查与被请求软编程操作或普通编程操作的存储块相对应的擦除暂停计数。
在步骤1805中，存储器装置可确定待应用于被请求软编程操作或普通编程操作的存储块的编程参数值。在实施例中，可基于对应于存储块的擦除暂停计数和设置的编程参数策略来确定编程参数值。
在步骤1807中，存储器装置可使用所确定的编程参数值来对存储块执行软编程操作或普通编程操作。
图19是示出示例性存储块的示图。
存储器单元阵列可包括多个存储块。图19中示出了多个存储块之中的代表性存储块BLKi。
在存储块BLKi中，彼此平行布置的多个字线可连接在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。具体地，存储块BLKi可包括连接在位线BL1至BLm与源极线SL之间的多个串ST。位线BL1至BLm可分别连接到串ST，并且源极线SL可共同连接到串ST。串ST可彼此相同地配置，因此，将作为示例详细描述连接到第一位线BL1的串ST。
串ST可包括彼此串联地联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST。一个串ST中可包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且在一个串ST中可包括多于附图中所示的16个存储器单元F1至F16的存储器单元。
源极选择晶体管SST的源极可连接到源极线SL，漏极选择晶体管DST的漏极可连接到第一位线BL1。存储器单元F1至F16可串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管SST的栅极可连接到源极选择线SSL，不同串ST中包括的漏极选择晶体管DST的栅极可连接到漏极选择线DSL，不同串ST中包括的存储器单元F1至F16的栅极可连接到多个字线WL1至WL16。不同串ST中包括的存储器单元之中的、连接到相同字线的一组存储器单元可以是物理页面PPG。因此，存储块BLKi中可包括数量对应于字线WL1至WL16的数量的物理页面PPG。
图20是示出三维配置的存储块的实施例的示图。
存储器单元阵列可包括多个存储块BLK1至BLKi。因为块BLK1至BLKi中的每一个可被相同地配置，所以作为示例描述第一存储块BLK1。第一存储块BLK1可包括多个串ST11至ST1m和ST21至ST2m。在实施例中，多个串ST11至ST1m和ST21至ST2m中的每一个可形成为“U”形。在第一存储块BLK1中，可在行方向(X方向)上布置m个串。虽然图20示出了在列方向(Y方向)上布置两个串，但这是为了清楚，在列方向(Y方向)上可布置三个或更多个串。
多个串ST11至ST1m和ST21至ST2m中的每一个可包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。
源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn可具有彼此相似的结构。例如，源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn中的每一个可包括沟道层、隧穿绝缘层、电荷撷取层和阻挡绝缘层。例如，可在每个串中设置用于提供沟道层的柱(pillar)。例如，可在每个串中设置用于提供沟道层、隧穿绝缘层、电荷撷取层和阻挡绝缘层中的至少一个的柱。
每个串的源极选择晶体管SST可连接在源极线SL与存储器单元MC1至MCp之间。
在实施例中，布置在相同行中的串的源极选择晶体管可连接到在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管可连接到不同的源极选择线。在图20中，第一行中的串ST11至ST1m的源极选择晶体管可连接到第一源极选择线SSL1。第二行中的串ST21至ST2m的源极选择晶体管可连接到第二源极选择线SSL2。
在另一实施例中，串ST11至ST1m和ST21至ST2m的源极选择晶体管可共同连接到一个源极选择线。
每个串中的第一至第n存储器单元MC1至MCn可连接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可被划分成第一至第p存储器单元MC1至MCp与第(p+1)至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp可在垂直方向(Z方向)上顺序地布置，并且彼此串联地连接在源极选择晶体管SST和管道晶体管PT之间。第(p+1)至第n存储器单元MCp+1至MCn可在垂直方向(Z方向)上顺序地布置，并且彼此串联地连接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第(p+1)至第n存储器单元MCp+1至MCn可通过管道晶体管PT彼此连接。每个串的第一至第n存储器单元MC1至MCn的栅极可分别连接到第一至第n字线WL1至WLn。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可用作虚设存储器单元。当设置虚设存储器单元时，可稳定地控制相应串的电压或电流。每个串的管道晶体管PT的栅极可连接到管线PL。
每个串的漏极选择晶体管DST可连接到位线和存储器单元MCp+1至MCn。布置在行方向上的串可连接到在行方向上延伸的漏极选择线。第一行中的串ST11至ST1m的漏极选择晶体管可连接到第一漏极选择线DSL1。第二行中的串ST21至ST2m的漏极选择晶体管可连接到第二漏极选择线DSL2。
布置在列方向上的串可连接到在列方向上延伸的位线。在图20中，第一列中的串ST11和ST21可连接到第一位线BL1。第m列中的串ST1m和ST2m可连接到第m位线BLm。
布置在行方向上的串之中的连接到相同字线的存储器单元可构成一个页面。例如，第一行的串ST11至ST1m之中的、连接到第一字线WL1的存储器单元可构成一个页面。第二行的串ST21至ST2m之中的、连接到第一字线WL1的存储器单元可构成另一页面。当选择了漏极选择线DSL1和DSL2中的任意一个时，可选择布置在一个行方向上的串。当选择字线WL1至WLn中的任意一个时，可选择所选择的串之中的一个页面。
图21是示出三维配置的存储块的另一实施例的示图。
存储器单元阵列可包括可被相同配置的多个存储块BLK1至BLKi。因此，作为示例描述第一存储块BLK1。第一存储块BLK1可包括多个串ST11'至ST1m'和ST21'至ST2m'。多个串ST11'至ST1m'和ST21'至ST2m'中的每一个可沿垂直方向(Z方向)延伸。在第一存储块BLK1中，可在行方向(X方向)上布置m'个串。虽然图21示出了在列方向(Y方向)上布置两个串，但这是为了清楚；在列方向(Y方向)上可布置三个或更多个串。
多个串ST11'至ST1m'和ST21'至ST2m'中的每一个可包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每个串的源极选择晶体管SST可连接在源极线SL与存储器单元MC1至MCn之间。布置在相同行中的串的源极选择晶体管可连接到相同的源极选择线。布置在第一行上的串ST11'至ST1m'的源极选择晶体管可连接到第一源极选择线SSL1。布置在第二行上的串ST21'至ST2m'的源极选择晶体管可连接到第二源极选择线SSL2。在另一实施例中，串ST11'至ST1m'和ST21'至ST2m'的源极选择晶体管可共同连接到一个源极选择线。
每个串中的第一至第n存储器单元MC1至MCn可彼此串联地连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极可分别连接到第一至第n字线WL1至WLn。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可用作虚设存储器单元。当设置虚设存储器单元时，可稳定地控制相应串的电压或电流。因此，可提高存储在第一存储块BLK1中的数据的可靠性。
每个串的漏极选择晶体管DST可连接在位线和存储器单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可连接到在行方向上延伸的漏极选择线。第一行中的串ST11'至ST1m'的漏极选择晶体管DST可连接到第一漏极选择线DSL1。第二行中的串ST21'至ST2m'的漏极选择晶体管DST可连接到第二漏极选择线DSL2。
也就是说，除了从每个串中排除管道晶体管PT以外，图21的第一存储块BLK1可具有与图20的第一存储块BLK1相同的电路。
图22是示出图1至图3所示的包括存储器控制器的存储器系统的另一示例的示图。
参照图22，存储器系统30000可被实施为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可包括存储器装置2200和能够控制存储器装置2200的操作的存储器控制器2100。
存储器控制器2100可在处理器3100的控制下控制存储器装置2200的数据访问操作，例如编程操作、擦除操作、读取操作等。
编程在存储器装置2200中的数据可在存储器控制器2100的控制下通过显示器3200输出。
无线电收发器3300可通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收的无线电信号转换成可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并且将处理后的信号传输到存储器控制器2100或显示器3200。存储器控制器2100可将由处理器3100处理的信号传输到存储器装置2200。而且，无线电收发器3300可将从处理器3100输出的信号转换成无线电信号，并且通过天线ANT将无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或者待由处理器3100处理的数据的装置，并且可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器2100输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据可通过显示器3200输出。
在一些实施例中，能够控制存储器装置2200的操作的存储器控制器2100可被实施为处理器3100的一部分，或者被实施为与处理器3100分开的芯片。
图23是示出图1至图3所示的包括存储器控制器的存储器系统的另一示例的示图。
参照图23，存储器系统40000可被实施为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可包括存储器装置2200和能够控制存储器装置2200的数据处理操作的存储器控制器2100。
处理器4100可根据通过输入装置4200输入的数据，通过显示器4300输出存储器装置2200中存储的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可控制存储器系统40000的全部操作，并且控制存储器控制器2100的操作。在一些实施例中，能够控制存储器装置2200的操作的存储器控制器2100可被实施为处理器4100的一部分，或者被实施为与处理器4100分开的芯片。
图24是示出图1至图3所示的包括存储器控制器的存储器系统的另一示例的示图。
参照图24，存储器系统50000可被实施为图像处理装置，例如数码相机、附设有数码相机的移动终端、附设有数码相机的智能电话、或附设有数码相机的平板PC。
存储器系统50000可包括存储器装置2200和存储器控制器2100，存储器控制器2100能够控制存储器装置2200的数据处理操作，例如编程操作、擦除操作或读取操作。
存储器系统50000的图像传感器5200可将光学图像转换成数字信号，并且转换后的数字信号可被传输到处理器5100或存储器控制器2100。在处理器5100的控制下，转换后的数字信号可通过显示器5300输出，或通过存储器控制器2100存储在存储器装置2200中。另外，在处理器5100或存储器控制器2100的控制下，存储器装置2200中存储的数据可通过显示器5300输出。
在一些实施例中，能够控制存储器装置2200的操作的存储器控制器2100可被实施为处理器5100的一部分，或者被实施为与处理器5100分开的芯片。
图25是示出图1至图3所示的包括存储器控制器的存储器系统的另一示例的示图。
参照图25，存储器系统70000可被实施为存储卡或智能卡。存储器系统70000可包括存储器装置2200、存储器控制器2100和卡接口7100。
存储器控制器2100可控制存储器装置2200和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但本公开不限于此。
卡接口7100可根据主机60000的协议来接口连接主机60000和存储器控制器2100之间的数据交换。在一些实施例中，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可表示能够支持由主机60000使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。
当存储器系统70000连接到诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器(μP)6100的控制下通过卡接口7100和存储器控制器2100来执行与存储器装置2200的数据通信。
根据本公开的实施例，可预先增加过度擦除存储器单元的阈值电压，因此当对存储器单元执行普通编程操作时，可提高存储器单元的保持性能。
根据本公开的实施例，可预先增加过度擦除存储器单元的阈值电压，因此可减少执行普通编程操作所需的时间。
本文已经公开了各个实施例，并且尽管采用了特定术语，但是这些术语仅以一般的和描述性的意义被使用和理解，而不用于限制的目的。在一些情况下，从本申请提交起，对于本领域普通技术人员而言显而易见的是，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本公开的精神和范围的情况下，可进行形式和细节上的各种改变。

Claims (19)

1.一种存储器装置，包括：
擦除操作控制器，对存储块执行擦除操作；
擦除暂停计数管理器，管理擦除暂停计数，所述擦除暂停计数表示在完成对所述存储块的所述擦除操作之前，暂停所述擦除操作的次数；以及
编程参数值确定器，基于所述擦除暂停计数来确定待用于对所述存储块的编程操作的参数值。
2.根据权利要求1所述的存储器装置，进一步包括编程操作控制器，使用所确定的参数值对所述存储块执行所述编程操作。
3.根据权利要求1所述的存储器装置，其中所述编程操作是软编程操作或普通编程操作。
4.根据权利要求1所述的存储器装置，其中所述参数值对应于编程起始电压、编程循环数量或编程阶跃电压。
5.根据权利要求4所述的存储器装置，其中所述编程参数值确定器确定所述编程起始电压随着所述擦除暂停计数增加而具有更高的电压电平。
6.根据权利要求4所述的存储器装置，其中所述编程参数值确定器确定所述编程循环数量随着所述擦除暂停计数增加而更大。
7.根据权利要求4所述的存储器装置，其中所述编程参数值确定器确定所述编程阶跃电压随着所述擦除暂停计数增加而具有更高的电压电平。
8.根据权利要求1所述的存储器装置，其中所述编程参数值确定器根据编程参数策略来确定与所述擦除暂停计数相对应的参数值，所述编程参数策略定义关于暂停擦除操作的次数的参数值。
9.根据权利要求8所述的存储器装置，其中所述编程参数策略包括与软编程操作相对应的第一编程参数策略和与普通编程操作相对应的第二编程参数策略中的至少一个。
10.根据权利要求8所述的存储器装置，进一步包括策略存储装置，存储所述编程参数策略。
11.一种操作存储器装置的方法，所述方法包括：
当接收到对应于存储块的擦除命令时，对所述存储块执行擦除操作；
当在正在对所述存储块执行所述擦除操作时接收到对应于所述存储块的擦除暂停命令时，暂停对所述存储块的所述擦除操作；
当在暂停对所述存储块的所述擦除操作时接收到对所述存储块的擦除重启命令时，重启对所述存储块的所述擦除操作；
对在完成对所述存储块的所述擦除操作之前接收到所述擦除命令的次数进行计数，以生成计数数量；并且
基于所述计数数量确定待用于对所述存储块的编程操作的参数值。
12.根据权利要求11所述的方法，进一步包括：使用所确定的参数值对所述存储块执行所述编程操作。
13.根据权利要求11所述的方法，其中所述编程操作是软编程操作或普通编程操作。
14.根据权利要求11所述的方法，其中所述参数值对应于编程起始电压、编程循环数量或编程阶跃电压。
15.根据权利要求14所述的方法，其中确定所述参数值包括：确定所述编程起始电压随着所述计数数量增加而具有更高的电压电平。
16.根据权利要求14所述的方法，其中确定所述参数值包括：确定所述编程循环数量随着所述计数数量增加而更大。
17.根据权利要求14所述的方法，其中确定所述参数值包括：确定所述编程阶跃电压随着所述计数数量增加而具有更高的电压电平。
18.根据权利要求11所述的方法，其中确定所述参数值包括：根据编程参数策略来确定与所述计数数量相对应的参数值，所述编程参数策略定义关于暂停所述擦除操作的次数的参数值。
19.一种存储器装置，包括：
存储块，存储数据；
外围电路，对所述存储块执行擦除操作和编程操作；
擦除操作控制器，控制所述外围电路以执行所述擦除操作；以及
编程操作控制器，控制所述外围电路以利用参数值来执行所述编程操作，所述参数值取决于在所述擦除操作完成之前暂停所述擦除操作的次数。
CN201910606051.1A 2018-10-23 2019-07-05 存储器装置及其操作方法 Active CN111091859B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180127053A KR102520540B1 (ko) 2018-10-23 2018-10-23 메모리 장치 및 이의 동작 방법
KR10-2018-0127053 2018-10-23

Publications (2)

Publication Number Publication Date
CN111091859A true CN111091859A (zh) 2020-05-01
CN111091859B CN111091859B (zh) 2023-10-03

Family

ID=70279707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910606051.1A Active CN111091859B (zh) 2018-10-23 2019-07-05 存储器装置及其操作方法

Country Status (3)

Country Link
US (2) US10861558B2 (zh)
KR (1) KR102520540B1 (zh)
CN (1) CN111091859B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373708B2 (en) * 2020-08-14 2022-06-28 SK Hynix Inc. Memory device and method of operating the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20200098336A (ko) * 2019-02-12 2020-08-20 삼성전자주식회사 서스펜드 모드를 제어하는 방법 및 이를 포함하는 메모리 컨트롤러
JP2021022414A (ja) * 2019-07-29 2021-02-18 キオクシア株式会社 半導体記憶装置
KR20210039075A (ko) * 2019-10-01 2021-04-09 삼성전자주식회사 비휘발성 메모리 장치의 초기화 제어 방법 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11237754B2 (en) 2019-12-10 2022-02-01 Micron Technology, Inc. Management of erase suspend and resume operations in memory devices
KR20220163205A (ko) * 2021-06-02 2022-12-09 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182482A (ja) * 1991-02-11 1993-07-23 Intel Corp 不揮発性半導体メモリの自動化消去を保留する回路及び方法
CN1268850A (zh) * 1999-03-26 2000-10-04 索尼公司 再现装置和再现方法
CN103137195A (zh) * 2011-11-25 2013-06-05 爱思开海力士有限公司 半导体存储装置及其设定编程控制电路和编程方法
CN104217759A (zh) * 2013-05-31 2014-12-17 爱思开海力士有限公司 非易失性存储装置、其操作方法及包括其的系统
US20170168752A1 (en) * 2015-12-11 2017-06-15 Microsemi Storage Solutions (Us), Inc. Nonvolatile memory system with erase suspend circuit and method for erase suspend management
CN107230497A (zh) * 2016-03-25 2017-10-03 爱思开海力士有限公司 半导体器件及其操作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223514B2 (en) * 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8374038B2 (en) * 2010-05-04 2013-02-12 Macronix International Co., Ltd. Erase process for use in semiconductor memory device
US8482987B2 (en) * 2010-09-02 2013-07-09 Macronix International Co., Ltd. Method and apparatus for the erase suspend operation
US8364888B2 (en) * 2011-02-03 2013-01-29 Stec, Inc. Erase-suspend system and method
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
KR102031742B1 (ko) 2012-11-01 2019-10-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR102050729B1 (ko) * 2013-02-12 2019-12-02 삼성전자 주식회사 메모리 시스템
KR102187637B1 (ko) * 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
JP2017054561A (ja) * 2015-09-07 2017-03-16 株式会社東芝 半導体記憶装置及びメモリシステム
US10203884B2 (en) * 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
US10055137B2 (en) * 2016-06-29 2018-08-21 Intel Corporation Method, system, and apparatus for nested suspend and resume in a solid state drive
US10606910B2 (en) 2016-10-12 2020-03-31 Salesforce.Com, Inc. Ranking search results using machine learning based models
US10379979B2 (en) * 2017-05-31 2019-08-13 Western Digital Technologies, Inc. Power fail handling using stop commands
US10528268B2 (en) * 2017-09-12 2020-01-07 Toshiba Memory Corporation System and method for channel time management in solid state memory drives
JP2019053795A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 メモリシステム
TWI662410B (zh) * 2017-12-18 2019-06-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
KR20190087072A (ko) * 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10643711B1 (en) 2018-12-20 2020-05-05 Western Digital Technologies, Inc. Workload based dynamic erase suspend adaptation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182482A (ja) * 1991-02-11 1993-07-23 Intel Corp 不揮発性半導体メモリの自動化消去を保留する回路及び方法
CN1268850A (zh) * 1999-03-26 2000-10-04 索尼公司 再现装置和再现方法
CN103137195A (zh) * 2011-11-25 2013-06-05 爱思开海力士有限公司 半导体存储装置及其设定编程控制电路和编程方法
CN104217759A (zh) * 2013-05-31 2014-12-17 爱思开海力士有限公司 非易失性存储装置、其操作方法及包括其的系统
US20170168752A1 (en) * 2015-12-11 2017-06-15 Microsemi Storage Solutions (Us), Inc. Nonvolatile memory system with erase suspend circuit and method for erase suspend management
CN107230497A (zh) * 2016-03-25 2017-10-03 爱思开海力士有限公司 半导体器件及其操作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373708B2 (en) * 2020-08-14 2022-06-28 SK Hynix Inc. Memory device and method of operating the same

Also Published As

Publication number Publication date
CN111091859B (zh) 2023-10-03
KR102520540B1 (ko) 2023-04-12
KR20200045926A (ko) 2020-05-06
US10861558B2 (en) 2020-12-08
US11189349B2 (en) 2021-11-30
US20210050062A1 (en) 2021-02-18
US20200126625A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
CN111091859B (zh) 存储器装置及其操作方法
US11797437B2 (en) Memory controller, memory system and operating method of memory device
CN110321068B (zh) 存储器控制器及操作存储器控制器的方法
CN109308931B (zh) 存储装置及其操作方法
CN111009275A (zh) 存储器装置和存储器装置的操作方法
KR102611345B1 (ko) 메모리 컨트롤러 및 그 동작 방법
CN110277126B (zh) 存储器装置和具有存储器装置的存储器系统
US20190220219A1 (en) Memory device and method of operating the same
TW202038225A (zh) 記憶體裝置及其操作方法
US20170271012A1 (en) Semiconductor memory device and operating method thereof
CN111258934B (zh) 存储器控制器、包括其的存储器系统及操作其的方法
CN111341370B (zh) 半导体存储器装置、控制器、存储装置及其操作方法
CN110858501B (zh) 存储器系统以及存储器系统的操作方法
US11137917B2 (en) Memory controller, memory system having the memory controller, and operating method of the memory controller
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
KR20230041330A (ko) 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법
CN115237337A (zh) 控制器及其操作方法
KR20190118862A (ko) 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant