KR102087759B1 - 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법 - Google Patents

반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법 Download PDF

Info

Publication number
KR102087759B1
KR102087759B1 KR1020130132845A KR20130132845A KR102087759B1 KR 102087759 B1 KR102087759 B1 KR 102087759B1 KR 1020130132845 A KR1020130132845 A KR 1020130132845A KR 20130132845 A KR20130132845 A KR 20130132845A KR 102087759 B1 KR102087759 B1 KR 102087759B1
Authority
KR
South Korea
Prior art keywords
repair
semiconductor memory
address
command
operation mode
Prior art date
Application number
KR1020130132845A
Other languages
English (en)
Other versions
KR20150051420A (ko
Inventor
황정태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130132845A priority Critical patent/KR102087759B1/ko
Priority to US14/106,812 priority patent/US9087610B2/en
Publication of KR20150051420A publication Critical patent/KR20150051420A/ko
Application granted granted Critical
Publication of KR102087759B1 publication Critical patent/KR102087759B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 스스로 리페어 동작을 수행할 수 있는 반도체 메모리 장치 및 그를 포함하는 반도체 메모리 모듈에 관한 발명으로서, 적어도 하나 이상의 리페어 어드레스를 저장하기 위한 퓨즈 어레이를 포함하는 반도체 메모리 장치의 동작방법에 있어서, 리페어 동작 모드에서 액티브 커맨드에 응답하여 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 리페어 어드레스를 추가로 래치하는 단계와, 리페어 동작 모드에서 제1 컬럼 커맨드에 응답하여 외부에서 인가되는 리페어 진입 제어코드를 입력받는 단계와, 리페어 진입 제어코드의 값에 따라 그 수행여부가 결정되며, 제2 컬럼 커맨드에 응답하여 래치하는 단계에서 래치된 리페어 어드레스를 퓨즈 어레이에 럽쳐시키는 단계, 및 제2 컬럼 커맨드 이후 인가되는 프리차지 커맨드에 응답하여 리페어 동작 모드에서 탈출하는 단계를 포함한다.

Description

반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법{OPERATION METHOD FOR SEMICONDUCTOR MEMORY DEVICE AND OPERATION METHOD FOR SEMICONDUCTOR MEMORY MODULE INCLUDING A PLURALITY OF SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 스스로 리페어 동작을 수행할 수 있는 반도체 메모리 장치 및 그를 포함하는 반도체 메모리 모듈에 관한 것이다.
반도체 장치 및 반도체 메모리 장치는 내부의 설정을 변경시키거나 리페어 어드레스 등을 프로그램하기 위한 퓨즈회로를 구비하고 있다. 퓨즈회로에 포함된 퓨즈는 퓨즈 프로그래밍(Fuse Programming) 작업을 통해서 어드레스 및 특정 설정정보 등을 저장하게 된다. 퓨즈는 레이저 빔(Laser beam) 또는 전기적인 스트레스를 인가받을 경우에 퓨즈의 전기적 연결특성이 변화하면서 전기 저항 값이 변하게 된다. 이러한 퓨즈의 전기적 연결 상태의 변화 - 단락(short) 또는 개방(open)- 를 이용하여 특정 정보를 프로그래밍 한다.
참고적으로 레이저 빔을 이용하여 퓨즈의 연결 상태를 끊어버리는 레이저 블로잉-타입(Laser Blowing-type)의 퓨즈를 일반적으로 물리적 퓨즈타입(Physical fuse Type) 이라고 지칭하며 주로 반도체 장치가 패키지(Package)로 제작되기 전단계인 웨이퍼(Wafer) 상태에서 실시한다. 패키지 상태에서는 레이저를 이용한 물리적인 방식 대신에 전기적인(Electrical)방식을 사용한다. 패키지 상태에서 프로그래밍이 가능한 퓨즈를 전기적 방식의 퓨즈(Electrical Fuse)라고 통칭하는데, 이는 전기적인 스트레스를 인가하여 퓨즈의 전기적인 연결 상태를 변화시켜서 프로그래밍을 할 수 있다는 것을 의미한다. 이러한 전기적 방식의 퓨즈는 오픈상태(open)를 쇼트상태(short)로 변화시키는 안티타입 퓨즈(Anti-type fuse, "이하, 안티퓨즈라 한다.")와 쇼트상태를 오픈상태로 변화시키는 블로잉-타입 퓨즈(Blowing-type fuse)의 형태로 다시 분류할 수 있다. 이러한 여러 가지 방식의 퓨즈는 반도체 장치 및 반도체 메모리 장치의 특성 또는 면적 등을 고려하여 선택적으로 사용되고 있다.
한편, 종래에는 반도체 메모리 장치에 대한 리페어 테스트에는 다양한 테스트 패턴과 코드 및 데이터를 입력하기 위해 외부 테스트 기기가 필요했다. 이렇게, 외부 테스트 기기를 이용하여 반도체 메모리 장치의 리페어 동작을 수행하는 것은 반도체 메모리 생산 단계에서는 아무런 문제없이 이루어질 수 있다. 하지만, 반도체 메모리 장치가 생산이 이루어진 후 실장에 장착된 이후에도 시간의 흐름에 따라 오류가 발생할 수 있다. 따라서, 반도체 메모리 장치의 생산단계 뿐만 아니라 반도체 메모리 장치가 실장에 장착된 이후에도 리페어 동작을 수행할 수 있는 구성이 필요하다.
본 발명의 실시예는 실장 상태에서도 노말한 메모리 액세스 프로토콜을 사용하여 리페어 테스트를 수행할 수 있는 패키지된 반도체 메모리 장치를 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 동작방법은, 적어도 하나 이상의 리페어 어드레스를 저장하기 위한 퓨즈 어레이를 포함하는 반도체 메모리 장치의 동작방법에 있어서, 리페어 동작 모드에서 액티브 커맨드에 응답하여 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 추가로 래치하는 단계; 상기 리페어 동작 모드에서 제1 컬럼 커맨드에 응답하여 외부에서 인가되는 리페어 진입 제어코드를 입력받는 단계; 상기 리페어 진입 제어코드의 값에 따라 그 수행여부가 결정되며, 제2 컬럼 커맨드에 응답하여 상기 래치하는 단계에서 래치된 상기 리페어 어드레스를 상기 퓨즈 어레이에 럽쳐시키는 단계; 및 상기 제2 컬럼 커맨드 이후 인가되는 프리차지 커맨드에 응답하여 상기 리페어 동작 모드에서 탈출하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 모듈의 동작방법은, 적어도 하나 이상의 리페어 어드레스를 저장하기 위한 퓨즈 어레이를 각각 포함하는 다수의 반도체 메모리 장치를 구비하는 반도체 메모리 모듈의 동작방법에 있어서, 리페어 동작 모드에서 액티브 커맨드를 상기 다수의 반도체 메모리 장치에 공통으로 인가하는 것에 응답하여 상기 다수의 반도체 메모리 장치 각각에 포함된 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 상기 다수의 반도체 메모리 장치에 각각 래치시키는 단계; 상기 리페어 동작 모드에서 제1 컬럼 커맨드를 상기 다수의 반도체 메모리 장치에 공통으로 인가하는 것에 응답하여 외부에서 인가되는 리페어 진입 제어코드를 상기 다수의 반도체 메모리 장치에 공통으로 입력시키는 단계; 상기 입력시키는 단계에서 입력된 상기 리페어 진입 제어코드의 값에 따라 상기 다수의 반도체 메모리 장치 중 선택된 반도체 메모리 장치만 제2 컬럼 커맨드에 응답하여 상기 래치시키는 단계에서 래치된 상기 리페어 어드레스를 내부의 상기 퓨즈 어레이에 럽쳐시키는 단계; 및 프리차지 커맨드를 상기 다수의 반도체 메모리 장치에 공통으로 인가하는 것에 응답하여 상기 리페어 동작 모드에서 탈출하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치는, 파워 업 동작구간에서 탈출하는 것에 응답하여 리페어 동작모드의 진입 여부를 결정하기 위한 메모리 레지스터 셋; 적어도 하나 이상의 리페어 어드레스를 저장하기 위한 퓨즈 어레이; 상기 리페어 동작모드에서 액티브 커맨드에 응답하여 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 추가로 래치하기 위한 어드레스 래치부; 상기 리페어 동작모드에서 제1 컬럼 커맨드에 응답하여 리페어 진입 제어코드를 외부로부터 입력받기 위한 코드 입력부; 상기 리페어 동작모드에서 상기 리페어 진입 제어코드가 설정된 값을 갖는지 여부를 판단하고, 판단결과에 따라 럽쳐 인에이블 신호를 생성하는 동작 판단부; 상기 리페어 동작모드에서 상기 럽쳐 인에이블 신호 및 제2 컬럼 커맨드에 응답하여 상기 어드레스 래치부에 래치된 상기 리페어 어드레스를 상기 퓨즈 어레이에 럽쳐 시키기 위한 럽쳐 동작부; 및 상기 프리차지 커맨드에 응답하여 상기 리페어 동작모드의 동작 탈출여부를 제어하기 위한 동작 제어부를 포함할 수 있다.
본 기술은 패키지된 반도체 메모리 장치에 대해 액티브-라이트(리드)-프리차지와 같은 노말한 메모리 액세스 프로토콜를 사용하여 리페어 테스트를 수행시킬 수 있다. 이로 인해, 본 기술이 적용된 반도체 메모리 장치를 포함하는 반도체 시스템에서는 메모리 액세스 프로토콜의 간단한 동작 제어를 통해 리페어 동작을 수행하는 효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위해 도시한 순서도.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구성을 설명하기 위해 도시한 블록 다이어그램.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치를 포함하는 반도체 모듈의 동작방법을 설명하기 위해 도시한 순서도.
도 4는 본 발명의 실시예에 따른 반도체 메모리 장치를 포함하는 반도체 모듈의 구성을 설명하기 위해 도시한 블록 다이어그램.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위해 도시한 순서도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 메모리 장치는, 파워 업(POWER UP) 동작구간에서 탈출하는 것에 응답하여 선택적으로 MRS(Memory Register Set) 설정을 통해 리페어 동작 모드(REPAIR MODE)에 진입(ENTRY, 110) 할 수 있다(FIRST PATH). 또한, 파워 업(POWER UP) 동작구간에서 탈출하는 것에 응답하여 선택적으로 리페어 동작 모드(REPAIR MODE)에 진입(ENTRY)하지 않고 바로 부트 업(BOOT UP) 동작(170)을 거쳐 노말 동작모드(NORMAL MODE)에 진입(ENTRY, 180)할 수 있다(SECOND PATH). 여기서, 리페어 동작 모드(REPAIR MODE)가 의미하는 것은 반도체 메모리 장치 스스로 리페어 어드레스(REPAIR ADDRESS)를 내부의 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐(RUPTURE)하는 동작을 의미한다. 그리고, 노말 동작모드(NORMAL MODE)가 의미하는 것은 반도체 메모리 장치의 일반적인 동작, 즉, 데이터를 저장하고 입/출력하는 동작을 의미한다. 여기서, 반도체 메모리 장치 내부에 구비된 퓨즈 어레이(ARRAY E-FUSE)는 적어도 하나 이상의 리페어 어드레스(REPAIR ADDRESS)를 저장하기 위한 구성요소이다. 즉, 퓨즈 어레이(ARRAY E-FUSE)에는 다수의 리페어 어드레스(REPAIR ADDRESS)를 저장할 수 있는 공간이 마련되어 있어서 반도체 메모리 장치가 생산되는 과정에서 테스트를 통해 오류가 발생한 셀을 리페어하기 위한 리페어 어드레스(REPAIR ADDRESS)가 이미 저장되어 있을 뿐만 아니라 본 발명의 실시예에서 설명되는 리페어 동작 모드(REPAIR MODE)에서 추가적으로 입력되는 리페어 어드레스(REPAIR ADDRESS)도 저장될 수 있다. 따라서, 부트 업(BOOT UP) 동작이 의미하는 것은, 노말 동작모드(NORMAL MODE)에서 빠르게 사용하기 위해퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있는 적어도 하나 이상의 리페어 어드레스(REPAIR ADDRESS)를 노말 동작모드(NORMAL MODE)에 진입하기 전에 미리 읽어들어 래치하는 것을 의미한다.
구체적으로, 리페어 동작 모드(REPAIR MODE)에 진입(ENTRY, 110)한 이후 반도체 메모리 장치에서 수행되는 동작(120, 130, 140, 150, 160)은 다음과 같은 순서대로 이루어지게 된다.
먼저, 리페어 동작 모드(REPAIR MODE)에 진입(ENTRY, 110)한 이후 반도체 메모리 장치 외부에서 인가되는 액티브 커맨드(ACT)에 응답하여 리페어 어드레스(REPAIR ADDRESS)를 래치한다(120). 이때, 리페어 동작 모드(REPAIR MODE)에서 래치되는 리페어 어드레스(REPAIR ADDRESS)는 퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있지 않은 값을 갖는 어드레스이다. 또한, 리페어 동작 모드(REPAIR MODE)에서 래치되는 리페어 어드레스(REPAIR ADDRESS)는 선택적으로 반도체 메모리 장치 외부에서 입력될 수도 있고, 리페어 검출 모드(REPAIR DETEC)에서 검출하여 생성될 수 있다. 참고로, 리페어 검출 모드(REPAIR DETEC)에서 리페어 어드레스(REPAIR ADDRESS)를 검출한다는 것은 반도체 메모리 장치 내부적으로 셀 어레이(미도시)의 불량 셀을 검출하는 동작을 의미하며, 이와 같은 동작은 이미 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
이어서, 반도체 메모리 장치 외부에서 인가되는 제1 컬럼 커맨드(WT or RD)에 응답하여 외부에서 인가되는 리페어 진입 제어코드(REPAIR CODE)를 입력받는다(130). 이렇게, 입력되는 리페어 진입 제어코드(REPAIR CODE)에 대해서는 즉시 그 값이 설정된 값을 갖는지 여부를 판단한다(140).
이때, 리페어 진입 제어코드(REPAIR CODE)의 값이 설정된 값을 갖는지 여부에 따라 이전에 래치된(120) 리페어 어드레스(REPAIR ADDRESS)를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐(RUPTURE)할지 여부가 결정된다. 즉, 리페어 진입 제어코드(REPAIR CODE)가 설정된 값을 갖는 것으로 판단된 경우(YES) 제1 컬럼 커맨드(WT or RD)에 이어서 인가되는 제2 컬럼 커맨드(WT or RD)에 응답하여 이전에 래치된(120) 리페어 어드레스(REPAIR ADDRESS)를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐(RUPTURE)한다(150). 하지만, 리페어 진입 제어코드(REPAIR CODE)가 설정된 값을 갖지 않는 것으로 판단된 경우(N0) 제1 컬럼 커맨드(WT or RD)에 이어서 제2 컬럼 커맨드(WT or RD)가 인가되는 것과 상관없이 아무런 동작도 수행하지 않는다. 이와 같이, 외부에서 인가된 리페어 진입 제어코드(REPAIR CODE)의 값에 따라 래치된(120) 리페어 어드레스(REPAIR ADDRESS)를 실제로 럽쳐(RUPTURE)할 것인지(YES, 150) 아니면 럽쳐(RUPTURE)하지 않을 것인지(NO)가 결정된다.
전술한 동작에서 제1 컬럼 커맨드(WT or RD)는 리페어 진입 제어코드(REPAIR CODE)를 입력받기 위해 사용되고, 제2 컬럼 커맨드(WT or RD)는 래치된(120) 리페어 어드레스(REPAIR ADDRESS)를 럽쳐(RUPTURE) 시키기 위해 사용되는 것을 알 수 있다. 이때, 리페어 진입 제어코드(REPAIR CODE)를 입력받는 동작은 리페어 동작 모드(REPAIR MODE)에서 한 번만 발생하면 되는 동작이므로 제1 컬럼 커맨드(WT or RD)는 한 번만 입력되면 된다. 반면, 래치된(120) 리페어 어드레스(REPAIR ADDRESS)를 럽쳐(RUPTURE) 시키는 동작은 리페어 어드레스(REPAIR ADDRESS)의 비트 수에 대응하므로 제2 컬럼 커맨드(WT or RD)는 래치된(120) 리페어 어드레스(REPAIR ADDRESS)의 비트 수만큼 반복하여 입력된다. 즉, 래치된(120) 리페어 어드레스(REPAIR ADDRESS)를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐(RUPTURE)시킬 때는 한 번의 럽쳐 동작에서 1비트의 값을 럽쳐(RUPTURE)시킬 수 있을 뿐이다. 하지만, 래치된(120) 리페어 어드레스(REPAIR ADDRESS)는 다수의 비트를 포함한다. 따라서, 래치된(120) 리페어 어드레스(REPAIR ADDRESS)에 포함된 모든 비트를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐(RUPTURE)시키기 위해서는 래치된(120) 리페어 어드레스(REPAIR ADDRESS)의 비트 수에 해당하는 만큼 반복적으로 럽쳐(RUPTURE)동작이 발생하여야 한다. 이를 위해, 제2 컬럼 커맨드(WT or RD)가 래치된(120) 리페어 어드레스(REPAIR ADDRESS)의 비트 수에 해당하는 만큼 반복적으로 입력된다.
그리고, 리페어 진입 제어코드(REPAIR CODE)가 설정된 값을 갖는 것으로 판단된 경우(YES), 실제 럽쳐 동작이 수행되기에 앞서 먼저 반도체 메모리 장치 내부에서 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 생성한다(152). 이렇게 생성된 럽쳐 바이어스 전압(RUPTURE VOLTAGE)은 제2 컬럼 커맨드(WT or RD)가 인가될 때마다 퓨즈 어레이(ARRAY E-FUSE)에 제공되어 이전에 외부에서 인가되어 래치된 리페어 어드레스(REPAIR ADDRESS)를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐(RUPTURE)시키는데 사용된다(154). 즉, 제2 컬럼 커맨드(WT or RD)에 의해 럽쳐 바이어스 전압(RUPTURE VOLTAGE)이 퓨즈 어레이(ARRAY E-FUSE)로 제공되는 횟수를 조절하는 방식을 통해 퓨즈 어레이(ARRAY E-FUSE)에서 럽쳐(RUPTURE) 동작이 이루어질 수 있도록 한다.
참고로, 리페어 진입 제어코드(REPAIR CODE)가 설정된 값을 갖는 것으로 판단(YES)된 시점으로부터 제2 컬럼 커맨드(WT or RD)에 응답하여 럽쳐(RUPTURE) 동작이 수행될 때까지 럽쳐 바이어스 전압(RUPTURE VOLTAGE)이 생성되기 위해 필요한 시간이 존재할 수 있기 때문에, 실제 반도체 메모리 장치의 동작에서는 제1 컬럼 커맨드(WT or RD)가 인가된 이후 제2 컬럼 커맨드(WT or RD)가 인가되기까지 설정된 시간이 보장될 필요성이 있다. 하지만, 이는 설계자의 선택에 따라 리페어 동작 모드(REPAIR MODE)에 진입하는 시점부터 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 생성하기 위한 준비를 수행할지 아니면 리페어 진입 제어코드(REPAIR CODE)의 값을 판단하는 시점부터 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 생성하기 위한 준비를 수행할지 등의 여러 가지 방법이 있을 수 있으므로 특별하게 고정된 시간이 보장되어야 하는 것은 아니다. 즉, 설계자의 선택에 따라 반도체 메모리 장치의 실제 동작을 통해 실측될 수 있는 최소한의 시간이 보장될 수 있으면 된다.
제2 컬럼 커맨드(WT or RD)의 입력이 종료된 이후 프리차지 커맨드(PCGP)가 인가되면, 리페어 동작 모드(REPAIR MODE)에서 탈출하게 된다(160). 이렇게, 리페어 동작 모드(REPAIR MODE)에서 탈출한다는 것은 부트 업(BOOT UP) 동작(170)을 거쳐 노말 동작모드(NORMAL MODE)에 진입(ENTRY, 180)한다는 것을 의미한다. 즉, 프리차지 커맨드(PCGP)에 응답하여 리페어 동작 모드(REPAIR MODE)에서 탈출(160)한 후 부트 업(BOOT UP) 동작(170)과 노말 동작모드(NORMAL MODE) 진입(ENTRY, 180)이 이루어지도록 함으로써, 리페어 동작 모드(REPAIR MODE)에서 럽쳐(150)된 리페어 어드레스(REPAIR ADDRESS)가 읽어들어져서 노말 동작모드(NORMAL MODE)에서 사용될 수 있도록 한다.
전술한 동작에서 액티브 커맨드(ACT)와 프리차지 커맨드(PCGP)와 제1 컬럼 커맨드(WT or RD) 및 제2 컬럼 커맨드(WT or RD)는 반도체 메모리 장치에 구비되는 커맨드 패드(미도시)를 통해 입력된다. 또한, 리페어 어드레스(REPAIR ADDRESS)는 반도체 메모리 장치에 구비되는 어드레스 패드(미도시)를 통해 입력된다. 또한, 리페어 진입 제어코드(REPAIR CODE)는 반도체 메모리 장치에 구비되는 데이터 패드(미도시)를 통해 입력된다.
전술한 동작에서 제1 컬럼 커맨드(WT or RD)와 제2 컬럼 커맨드(WT or RD)의 도면부호가 완전히 일치하는 것을 알 수 있다. 이는, 제1 컬럼 커맨드(WT or RD)와 제2 컬럼 커맨드(WT or RD)라는 구분이 동작 순서에서의 구별을 위해 분리되었을 뿐 실제로는 모두 반도체 메모리 장치의 컬럼 동작에 관련된 커맨드라는 것을 의미한다. 즉, 제1 컬럼 커맨드(WT or RD)와 제2 컬럼 커맨드(WT or RD)는 모두 라이트 커맨드(WT)일 수도 있고, 모두 리드 커맨드(RD)일 수도 있다. 또한, 제1 컬럼 커맨드(WT or RD)는 라이트 커맨드(WT)이고 제2 컬럼 커맨드(WT or RD)는 리드 커맨드(RD)일 수도 있다. 마찬가지로, 제1 컬럼 커맨드(WT or RD)는 리드 커맨드(RD)이고 제2 컬럼 커맨드(WT or RD)는 라이트 커맨드(WT)일 수도 있다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구성을 설명하기 위해 도시한 블록 다이어그램.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 메모리 장치는, 메모리 레지스터 셋(MRS)과, 퓨즈 어레이(ARRAY E-FUSE)와, 퓨즈 어레이 래치부(ARRAY E-FUSE LATCH)와, 리페어 어드레스 검출부(210)와, 데이터 패드(220)와, 어드레스 패드(230)와, 커맨드 패드(240)와, 어드레스 래치부(250)와, 코드 입력부(260)와, 동작 판단부(270)와, 럽쳐 동작부(280), 및 동작 제어부(290)를 구비한다. 여기서, 럽쳐 동작부(280)는, 럽쳐 전압 생성부(282), 및 럽쳐 동작 수행부(284)를 구비한다.
메모리 레지스터 셋(MRS)은, 파워 업(POWER UP) 동작구간에서 탈출하는 것에 응답하여 리페어 동작 모드(REPAIR MODE)의 진입(ENTRY) 여부를 결정한다. 구체적으로, 메모리 레지스터 셋(MRS)은, 파워 업(POWER UP) 동작구간에서 탈출하는 시점에서 메모리 레지스터 셋팅 동작을 통해 반도체 메모리 장치가 리페어 동작 모드(REPAIR MODE)에 진입할지 여부를 판단하기 위한 리페어 모드 신호(REPAIR MODE EN)의 활성화여부를 제어한다. 예컨대, 파워 업(POWER UP) 동작구간에서 탈출하는 시점에서 어드레스 패드(230) 중 설정된 일부 패드를 통해 입력되는 신호(미도시)가 설정된 값을 갖는다면, 그에 응답하여 리페어 모드 신호(REPAIR MODE EN)를 활성화시킨다. 반대로, 파워 업(POWER UP) 동작구간에서 탈출하는 시점에서 어드레스 패드(230) 중 설정된 일부 패드를 통해 입력되는 신호(미도시)가 설정된 값을 갖지 않는다면, 그에 응답하여 리페어 모드 신호(REPAIR MODE EN)를 비활성화시킨다. 이렇게, 리페어 모드 신호(REPAIR MODE EN)가 활성화되면 반도체 메모리 장치는 리페어 동작 모드(REPAIR MODE)에 진입하여 설정된 리페어 동작을 수행하고 이어서 부트 업(BOOT UP) 동작을 거쳐 노말 동작모드(NORMAL MODE)에 진입한다. 하지만, 리페어 모드 신호(REPAIR MODE EN)가 비활성화되면 반도체 메모리 장치는 리페어 동작 모드(REPAIR MODE)에 진입하지 않고 부트 업(BOOT UP) 동작을 거쳐서 노말 동작모드(NORMAL MODE)에 진입하게 된다.
퓨즈 어레이(ARRAY E-FUSE)는 적어도 하나 이상의 리페어 어드레스(REPAIR ADDRESS)를 저장한다. 즉, 퓨즈 어레이(ARRAY E-FUSE)에는 다수의 리페어 어드레스(REPAIR ADDRESS)를 저장할 수 있는 공간이 마련되어 있어서 반도체 메모리 장치가 생산되는 과정에서 테스트를 통해 오류가 발생한 셀을 리페어하기 위한 리페어 어드레스(REPAIR ADDRESS)가 이미 저장되어 있을 뿐만 아니라 본 발명의 실시예에서 설명되는 리페어 동작 모드(REPAIR MODE)에서 추가적으로 입력되는 리페어 어드레스(REPAIR ADDRESS)도 저장될 수 있다. 따라서, 부트 업(BOOT UP) 동작이 의미하는 것은, 노말 동작모드(NORMAL MODE)에서 빠르게 사용하기 위해퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있는 적어도 하나 이상의 리페어 어드레스(REPAIR ADDRESS<1:N>)를 노말 동작모드(NORMAL MODE)에 진입하기 전에 미리 읽어들어 퓨즈 어레이 래치부(ARRAY E-FUSE LATCH)에 래치하는 것을 의미한다.
어드레스 래치부(250)는, 리페어 모드 신호(REPAIR MODE EN)가 활성화되어 진입하는 리페어 동작 모드(REPAIR MODE)에서 액티브 커맨드(ACT)가 인가될 때, 그에 응답하여 퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있지 않은 어드레스 값을 갖는 리페어 어드레스(REPAIR ADDRESS)를 추가로 래치한다. 즉, 어드레스 래치부(250)에 래치되는 리페어 어드레스(REPAIR ADDRESS)는 이전에 퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있지 않은 값을 갖는다. 또한, 어드레스 래치부(250)에 래치되는 리페어 어드레스(REPAIR ADDRESS)는 선택적으로 반도체 메모리 장치 외부에서 입력될 수도 있고, 리페어 검출 모드(REPAIR DETEC)에서 검출하여 생성될 수 있다.
이때, 퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있지 않은 어드레스 값을 갖는 리페어 어드레스(REPAIR ADDRESS)는 다음과 같은 두 가지 방식을 통해서 생성될 수 있다.
첫 번째 방식은 반도체 메모리 장치 외부에서 어드레스 패드(230)를 통해 어드레스 래치부(250)에 직접 전달하는 방식이다. 이와 같은 첫 번째 방식은 반도체 메모리 장치 외부에서 반도체 메모리 장치 내부의 셀 어레이에 발생한 셀의 페일(fail) 여부를 판단하는 동작이 선행되어야 한다. 예컨대, 반도체 컨트롤러(미도시)와 반도체 메모리 장치 사이에서 입/출력되는 데이터의 분석(또는 테스트)를 통해 반도체 메모리 장치 내부의 셀 어레이 중 어떠한 셀에 페일(fail)이 발생하였는지 여부 등을 판단 할 수 있고, 이를 바탕으로 페일(fail)이 발생한 셀을 대체하기 위한 리페어 어드레스(REPAIR ADDRESS)를 생성하여 반도체 메모리 장치로 전달할 수 있다. 첫 번째 방식은 반도체 메모리 장치 외부의 반도체 컨트롤러에서 리페어 어드레스(REPAIR ADDRESS)가 생성될 때 이를 반도체 메모리 장치 내부에서 처리하는 방식이 된다.
두 번째 방식은 반도체 메모리 장치 내부에서 리페어 검출 모드(REPAIR DETEC)의 동작을 통해 스스로 리페어 어드레스(REPAIR ADDRESS)를 생성하는 방식이다. 이와 같은 두 번째 방식은 내부 셀 어레이 중 어떠한 셀에서 페일(fail)이 발생하였는지 여부를 판단하기 위해 리페어 동작 모드(REPAIR MODE)에 진입하기에 앞서서 리페어 검출 모드(REPAIR DETEC)가 수행되어야 한다. 예컨대, 메모리 레지스터 셋(MRS) 설정 등을 통해 리페어 검출 신호(REPAIR DETEC EN)를 활성화시킴으로써 리페어 검출 모드(REPAIR DETEC)에 진입할 수 있다. 리페어 검출 모드(REPAIR DETEC)에 진입하면 내부의 셀 어레이에 정상적으로 데이터가 저장되는지 여부 등을 판단할 수 있고, 이를 바탕으로 페일(fail)이 발생한 셀을 대체하기 위한 리페어 어드레스(REPAIR ADDRESS)를 생성할 수 있다. 이와 같이 반도체 메모리 장치 내부에서 리페어 어드레스(REPAIR ADDRESS)를 생성하기 위한 구성요소가 리페어 어드레스 검출부(210)이다. 두 번째 방식은 반도체 메모리 장치 내부에서 스스로 리페어 어드레스(REPAIR ADDRESS)를 생성될 때 이를 반도체 메모리 장치 내부에서 처리하는 방식이 된다.
참고로, 전술한 첫 번째 방식과 두 번째 방식처럼 리페어 어드레스(REPAIR ADDRESS) 생성하는 구체적인 구성 및 동작은 이미 공지된 기술이므로 여기에서는 더 이상 자세히 다루지 않도록 하겠다.
코드 입력부(260)는, 리페어 동작 모드(REPAIR MODE)에서 제1 컬럼 커맨드(WT or RD)에 응답하여 리페어 진입 제어코드(REPAIR CODE)를 입력받는다. 즉, 코드 입력부(260)는, 리페어 모드 신호(REPAIR MODE EN)가 활성화되어 진입한 리페어 동작 모드(REPAIR MODE)에서 제1 컬럼 커맨드(WT or RD)가 인가되는 것에 응답하여 반도체 메모리 장치 외부에서 데이터 패드(220)를 통해 인가되는 리페어 진입 제어코드(REPAIR CODE)를 입력받는다.
동작 판단부(270)는, 리페어 동작 모드(REPAIR MODE)에서 리페어 진입 제어코드(REPAIR CODE)가 설정된 값을 갖는지 여부를 판단하고, 판단결과에 따라 럽쳐 인에이블 신호(RUPEN)를 생성한다. 즉, 동작 판단부(270)는, 리페어 모드 신호(REPAIR MODE EN)가 활성화되어 진입한 리페어 동작 모드(REPAIR MODE)에서 리페어 진입 제어코드(REPAIR CODE)가 설정된 값을 갖는 경우 럽쳐 인에이블 신호(RUPEN)를 활성화시켜 출력하고, 리페어 진입 제어코드(REPAIR CODE)가 설정된 값을 갖지 않는 경우 럽쳐 인에이블 신호(RUPEN)를 비활성화시켜 출력한다. 참고로, 설정된 값은 해당 반도체 메모리 장치를 나타내기 위한 고유의 식별 값으로써, 설계자에 의해 반도체 메모리 장치 내부에 미리 설정될 수 있는 값이다. 예컨대, 다수의 반도체 메모리 장치가 존재한다고 가정하면, 다수의 반도체 메모리 장치는 각각 서로 다른 리페어 진입 제어코드(REPAIR CODE) 값에 응답하여 럽쳐 동작 수행여부가 결정될 수 있을 것이다.
럽쳐 동작부(280)는, 리페어 동작 모드(REPAIR MODE)에서 럽쳐 인에이블 신호(RUPEN) 및 제2 컬럼 커맨드(WT or RD)에 응답하여 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐시킨다. 즉, 럽쳐 동작부(280)는, 리페어 모드 신호(REPAIR MODE EN)가 활성화되어 진입한 리페어 동작 모드(REPAIR MODE)에서 럽쳐 인에이블 신호(RUPEN)가 활성화된 상태일 때 제2 컬럼 커맨드(WT or RD)에 응답하여 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐시킨다. 반대로, 럽쳐 동작부(280)는, 리페어 모드 신호(REPAIR MODE EN)가 활성화되어 진입한 리페어 동작 모드(REPAIR MODE)에서 럽쳐 인에이블 신호(RUPEN)가 비활성화된 상태일 때 제2 컬럼 커맨드(WT or RD)와 상관없이 아무런 동작도 수행하지 않는다.
럽쳐 동작부(280)의 구성요소 중 럽쳐 전압 생성부(282)는, 리페어 동작 모드(REPAIR MODE)에서 럽쳐 인에이블 신호(RUPEN)가 활성화되는 것에 응답하여 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 생성한다. 즉, 럽쳐 전압 생성부(282)는, 리페어 모드 신호(REPAIR MODE EN)가 활성화되어 진입한 리페어 동작 모드(REPAIR MODE)에서 럽쳐 인에이블 신호(RUPEN)가 활성화될 때 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 생성하고, 럽쳐 인에이블 신호(RUPEN)가 비활성화될 때 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 생성하지 않는다.
럽쳐 동작부(280)의 구성요소 중 럽쳐 동작 수행부(284)는, 리페어 동작 모드(REPAIR MODE)에서 제2 컬럼 커맨드(WT or RD)가 인가될 때마다 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 사용하여 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐시킨다. 즉, 럽쳐 동작 수행부(284)는, 리페어 모드 신호(REPAIR MODE EN)가 활성화되어 진입하는 리페어 동작 모드(REPAIR MODE)에서 럽쳐 인에이블 신호(RUPEN)가 활성화되어 럽쳐 동작을 수행하는 것이 허락되었을 때, 제2 컬럼 커맨드(WT or RD)에 응답하여 럽쳐 전압 생성부(282)에서 생성된 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 퓨즈 어레이(ARRAY E-FUSE)에 제공하는 것을 제어함으로써 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐될 수 있도록 한다. 따라서, 럽쳐 동작 수행부(284)는, 럽쳐 인에이블 신호(RUPEN)가 비활성화되어 럽쳐 동작을 수행하는 것이 금지된 상태에서는 제2 컬럼 커맨드(WT or RD)가 인가되는 경우라도 아무런 동작을 수행하지 않는다.
전술한 동작에서 제1 컬럼 커맨드(WT or RD)는 코드 입력부(260)로 인가되어 리페어 진입 제어코드(REPAIR CODE)를 입력받기 위해 사용되고, 제2 컬럼 커맨드(WT or RD)는 럽쳐 동작부(280)로 인가되어 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)를 럽쳐(RUPTURE) 시키기 위해 사용되는 것을 알 수 있다. 이때, 코드 입력부(260)에서 리페어 진입 제어코드(REPAIR CODE)를 입력받는 동작은 리페어 동작 모드(REPAIR MODE)에서 한 번만 발생하면 되는 동작이므로 제1 컬럼 커맨드(WT or RD)는 한 번만 입력되면 된다. 반면, 럽쳐 동작부(280)에서 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)를 럽쳐(RUPTURE) 시키는 동작은 리페어 어드레스(REPAIR ADDRESS)의 비트 수에 대응하므로 제2 컬럼 커맨드(WT or RD)는 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)의 비트 수만큼 반복하여 입력된다. 즉, 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐(RUPTURE)시킬 때는 한 번의 럽쳐 동작에서 1비트의 값을 럽쳐(RUPTURE)시킬 수 있을 뿐이다. 하지만, 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)는 다수의 비트를 포함한다. 따라서, 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)에 포함된 모든 비트를 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐(RUPTURE)시키기 위해서는 어드레스 래치부(250)에 래치된 리페어 어드레스(REPAIR ADDRESS)의 비트 수에 해당하는 만큼 반복적으로 럽쳐(RUPTURE)동작이 발생하여야 한다. 이를 위해, 제2 컬럼 커맨드(WT or RD)가 래치된 리페어 어드레스(REPAIR ADDRESS)의 비트 수에 해당하는 만큼 반복적으로 입력되어야 한다.
참고로, 럽쳐 동작부(280)의 구성요소 중 럽쳐 전압 생성부(282)의 동작을 통해 럽쳐 바이어스 전압(RUPTURE VOLTAGE)이 생성될 때까지 필요한 최소한의 시간이 보장되어야 한다. 즉, 럽쳐 전압 생성부(282)의 동작 시작 시점을 결정하는 제1 컬럼 커맨드(WT or RD)의 입력시점과 럽쳐 바이어스 전압(RUPTURE VOLTAGE)의 사용시점을 결정하는 제2 컬럼 커맨드(WT or RD)의 입력시점 사이에 적절한 시간이 보장되어야 한다. 하지만, 이는 설계자의 선택에 따라 리페어 동작 모드(REPAIR MODE)에 진입하는 시점부터 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 생성하기 위한 준비를 수행할지 아니면 리페어 진입 제어코드(REPAIR CODE)의 값을 판단하는 시점부터 럽쳐 바이어스 전압(RUPTURE VOLTAGE)을 생성하기 위한 준비를 수행할지 등의 여러 가지 방법이 있을 수 있으므로 특별하게 고정된 시간이 보장되어야 하는 것은 아니다. 즉, 설계자의 선택에 따라 반도체 메모리 장치의 실제 동작을 통해 실측될 수 있는 최소한의 시간이 보장될 수 있으면 된다.
동작 제어부(290)는, 프리차지 커맨드(PCG)에 응답하여 반도체 메모리 장치를 리페어 동작 모드(REPAIR MODE)에서 탈출시킨다. 즉, 동작 제어부(290)는, 커맨드 패드(240)를 통해 프리차지 커맨드(PCG)가 입력되는 것에 응답하여 부트 업 신호(BOOT UP EN)를 활성화시킴으로써, 퓨즈 어레이(ARRAY E-FUSE)가 부트 업(BOOT UP) 동작을 수행할 수 있도록 제어한다.
퓨즈 어레이 래치부(ARRAY E-FUSE LATCH)는, 부트 업(BOOT UP) 동작구간에서 퓨즈 어레이(ARRAY E-FUSE)에 저장된 적어도 하나 이상의 리페어 어드레스(REPAIR ADDRESS<1:N>)를 모두 읽어들여 래치한다. 이렇게, 퓨즈 어레이 래치부(ARRAY E-FUSE LATCH)에 래치된 적어도 하나 이상의 리페어 어드레스(REPAIR ADDRESS<1:N>)는 노말 동작모드(NORMAL MODE)에서 사용된다.
이렇게, 동작 제어부(290)에서 부트 업 신호(BOOT UP EN)를 활성화시키면, 그에 응답하여 퓨즈 어레이(ARRAY E-FUSE)가 부트 업(BOOT UP) 동작을 수행하고, 그에 따라 리페어 동작 모드(REPAIR MODE) 이전에 이미 퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있던 리페어 어드레스(REPAIR ADDRESS)뿐만 아니라 리페어 동작 모드(REPAIR MODE)에서 퓨즈 어레이(ARRAY E-FUSE)에 추가적으로 럽쳐(RUPTURE)된 리페어 어드레스(REPAIR ADDRESS)가 모두(REPAIR ADDRESS<1:N>) 퓨즈 어레이 래치부(ARRAY E-FUSE LATCH)에 읽혀진 후 노말 동작모드(NORMAL MODE)에서 사용된다.
전술한 동작에서 커맨드 패드(240)는, 노말 동작모드(NORMAL MODE)와 리페어 동작 모드(REPAIR MODE)에서 액티브 커맨드(ACT)와 프리차지 커맨드(PCGP)와 제1 컬럼 커맨드(WT or RD) 및 제2 컬럼 커맨드(WT or RD)를 입력받기 위해 사용된다. 그리고, 어드레스 패드(230)는, 노말 동작모드(NORMAL MODE)에서 노말 어드레스(미도시)를 입력받고, 리페어 동작 모드(REPAIR MODE)에서 리페어 어드레스(REPAIR ADDRESS)를 입력받기 위해 사용된다. 물론, 리페어 어드레스 검출부(210)가 동작하여 추가되는 리페어 어드레스(REPAIR ADDRESS)를 반도체 메모리 장치 내부에서 생성하는 경우 어드레스 패드(230)는 리페어 동작 모드(REPAIR MODE)에서 사용되지 않는다. 데이터 패드(220)는, 노말 동작모드(NORMAL MODE)에서 노말 데이터(미도시)를 입/출력하기 위해 사용되고, 리페어 동작 모드(REPAIR MODE)에서 리페어 진입 제어코드(REPAIR CODE)를 입력받기 위해 사용된다.
전술한 동작에서 제1 컬럼 커맨드(WT or RD)와 제2 컬럼 커맨드(WT or RD)의 도면부호가 완전히 일치하는 것을 알 수 있다. 이는, 제1 컬럼 커맨드(WT or RD)와 제2 컬럼 커맨드(WT or RD)라는 구분이 동작 순서에서의 구별을 위해 분리되었을 뿐 실제로는 모두 반도체 메모리 장치의 컬럼 동작에 관련된 커맨드라는 것을 의미한다. 즉, 제1 컬럼 커맨드(WT or RD)와 제2 컬럼 커맨드(WT or RD)는 모두 라이트 커맨드(WT)일 수도 있고, 모두 리드 커맨드(RD)일 수도 있다. 또한, 제1 컬럼 커맨드(WT or RD)는 라이트 커맨드(WT)이고 제2 컬럼 커맨드(WT or RD)는 리드 커맨드(RD)일 수도 있다. 마찬가지로, 제1 컬럼 커맨드(WT or RD)는 리드 커맨드(RD)이고 제2 컬럼 커맨드(WT or RD)는 라이트 커맨드(WT)일 수도 있다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치를 포함하는 반도체 모듈의 동작방법을 설명하기 위해 도시한 순서도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 모듈은, 적어도 두 개 이상의 반도체 메모리 장치(D1, D2)를 포함한다. 두 개의 반도체 메모리 장치(D1, D2) 각각의 동작은 도 1에서 설명되었던 반도체 메모리 장치의 동작과 완전히 일치한다. 다만, 도 3에 개시된 두 개의 반도체 메모리 장치(D1, D2)는 각각 서로 다른 리페어 진입 제어코드(REPAIR CODE1, REPAIR CODE2)에 의해 럽쳐(RUPTURE) 동작 수행여부가 결정되기 때문에 두 개의 반도체 메모리 장치(D1, D2) 중 어느 하나의 장치가 리페어 동작 모드(REPAIR MODE)에서 럽쳐(RUPTURE) 동작을 수행하는 경우 나머지 하나의 장치는 리페어 동작 모드(REPAIR MODE)에서 럽쳐(RUPTURE) 동작을 수행하지 않는 상태가 된다.
따라서, 아래에서는 도 1에서 설명되었던 반도체 메모리 장치의 동작을 바탕으로 도 3에 개시된 두 개의 반도체 메모리 장치(D1, D2)에 대한 동작 설명을 하도록 하겠다.
구체적으로, 도 3에 개시된 두 개의 반도체 메모리 장치(D1, D2)는, 모두 파워 업(POWER UP) 동작구간에서 탈출하는 것에 응답하여 선택적으로 MRS(Memory Register Set) 설정을 통해 리페어 동작 모드(REPAIR MODE)에 진입(ENTRY, 310_D1, 310_D2) 할 수 있다. 또한, 파워 업(POWER UP) 동작구간에서 탈출하는 것에 응답하여 선택적으로 리페어 동작 모드(REPAIR MODE)에 진입(ENTRY)하지 않고 바로 부트 업(BOOT UP) 동작(370_D1, 370_D2)을 거쳐 노말 동작모드(NORMAL MODE)에 진입(ENTRY, 380_D1, 380_D2)할 수 있다.
두 개의 반도체 메모리 장치(D1, D2) 각각이 리페어 동작 모드(REPAIR MODE)에 진입(ENTRY, 310_D1, 310_D2)한 이후 외부에서 두 개의 반도체 메모리 장치(D1, D2)에 공통으로 인가되는 액티브 커맨드(ACT)에 응답하여 리페어 어드레스(REPAIR ADDRESS)를 래치한다(320_D1, 320_D2). 이때, 두 개의 반도체 메모리 장치(D1, D2) 각각에 래치되는 리페어 어드레스(REPAIR ADDRESS)는 서로 같은 값을 갖는다. 또한, 두 개의 반도체 메모리 장치(D1, D2) 각각에 래치되는 리페어 어드레스(REPAIR ADDRESS)는 두 개의 반도체 메모리 장치(D1, D2)에 각각 포함된 퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있지 않은 어드레스 값을 갖는다. 참고로, 두 개의 반도체 메모리 장치(D1, D2) 중 어느 하나의 장치만 럽쳐(RUPTURE) 동작을 수행하게 되고, 나머지 하나는 럽쳐(RUPTURE)을 수행하지 않으므로, 실제로는 럽쳐(RUPTURE) 동작을 수행하는 반도체 메모리 장치(D1 or D2)에 포함된 퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있지 않은 리페어 어드레스(REPAIR ADDRESS)가 두 개의 반도체 메모리 장치(D1, D2) 각각에 래치되도록 하면 된다. 이때, 두 개의 반도체 메모리 장치(D1, D2) 각각에 래치되는 리페어 어드레스(REPAIR ADDRESS)는 선택적으로 외부에서 입력될 수도 있고, 리페어 검출 모드(REPAIR DETEC)에서 검출하여 생성될 수도 있다.
외부에서 두 개의 반도체 메모리 장치(D1, D2)에 공통으로 인가되는 제1 컬럼 커맨드(WT or RD)에 응답하여 리페어 진입 제어코드(REPAIR CODE)가 공통으로 입력된다(330_D1, 330_D2). 이때, 두 개의 반도체 메모리 장치(D1, D2) 각각은 서로 다른 리페어 진입 제어코드 값(REPAIR CODE1, REPAIR CODE2)에 응답하여 선택여부가 결정된다(340). 즉, 외부에서 인가되는 리페어 진입 제어코드(REPAIR CODE)가 설정된 제1 값(REPAIR CODE1)을 갖는 경우 첫 번째 반도체 메모리 장치(D1)가 선택되어 이후 럽쳐(RUPTURE) 동작(350_D1)을 수행하고 되고, 두 번째 반도체 메모리 장치(D2)는 선택되지 않게 되어 이후 리페어 동작 모드(REPAIR MODE)에서 탈출(360_D2)하게 된다. 마찬가지로, 외부에서 인가되는 리페어 진입 제어코드(REPAIR CODE)가 설정된 제2 값(REPAIR CODE2)을 갖는 경우 두 번째 반도체 메모리 장치(D2)가 선택되어 이후 럽쳐(RUPTURE) 동작(350_D2)을 수행하게 되고, 첫 번째 반도체 메모리 장치(D1)는 선택되지 않게 되어 이후 이후 리페어 동작 모드(REPAIR MODE)에서 탈출(360_D1)하게 된다. 참고로, 두 개의 반도체 메모리 장치(D1, D2)를 선택하기 위한 기준이 되는 리페어 진입 제어코드(REPAIR CODE)의 값(REPAIR CODE1, REPAIR CODE2)은 두 반도체 메모리 장치(D1, D2)를 구별하기 위해 설계자에 의해 미리 설정되는 값이다.
제2 컬럼 커맨드(WT or RD)는 두 개의 반도체 메모리 장치(D1, D2)에 공통으로 인가되지만, 두 개의 반도체 메모리 장치(D1, D2) 중 선택된 반도체 메모리 장치(D1 or D2)만 내부에 래치된(320_D1 or 320_D2) 리페어 어드레스(REPAIR ADDRESS)를 제2 컬럼 커맨드(WT or RD)가 인가될 때마다 퓨즈 어레이(ARRAY E-FUSE)에 럽쳐시킨다(350_D1, 350_D2). 두 개의 반도체 메모리 장치(D1, D2) 중 선택되지 않은 반도체 메모리 장치(D1 or D2)는 제2 컬럼 커맨드(WT or RD)가 인가되는 것과 상관없이 아무런 동작도 수행하지 않는다.
프리차지 커맨드(PCG)는 두 개의 반도체 메모리 장치(D1, D2)에 공통으로 인가되어 두 개의 반도체 메모리 장치(D1, D2)를 각각 리페어 동작 모드(REPAIR MODE)에서 탈출시킨다(360_D1, 360_D2).
리페어 동작 모드(REPAIR MODE)에서 탈출하는 것에 응답하여 두 개의 반도체 메모리 장치(D1, D2)는 각각 부트 업(BOOT UP) 동작을 수행하여 내부의 퓨즈 어레이(ARRAY E-FUSE)에 저장되어 있던 적어도 하나 이상의 리페어 어드레스(REPAIR ADDRESS<1:N>)를 읽어들여 래치한다(370_D1, 370_D2). 이렇게, 부트 업(BOOT UP) 동작을 통해 래치된 적어도 하나 이상의 리페어 어드레스(REPAIR ADDRESS<1:N>)는 노말 동작모드(NORMAL MODE)에서 사용된다. 이때, 노말 동작모드(NORMAL MODE)에 진입한 두 개의 반도체 메모리 장치(D1, D2) 중 이전에 리페어 동작 모드(REPAIR MODE)에서 선택되었던 반도체 메모리 장치(D1 or D2)에는 추가로 럽쳐(RUPTURE)된(350_D1 or 350_D2) 리페어 어드레스(REPAIR ADDRESS)가 포함된다.
도 4는 본 발명의 실시예에 따른 반도체 메모리 장치를 포함하는 반도체 모듈의 구성을 설명하기 위해 도시한 블록 다이어그램이다.
도 4를 참조하면, 본 발명의 실시예에 따른 반도체 모듈에는 4개의 반도체 메모리 장치(D1, D2, D3, D4)가 포함되는 것을 알 수 있다. 이때, 4개의 반도체 메모리 장치(D1, D2, D3, D4) 각각은 도 2에서 설명했던 반도체 메모리 장치와 동일한 구성을 갖는다. 다만, 도 3에서 설명한 바와 같이 외부에서 인가되는 리페어 진입 제어코드(REPAIR CODE)가 어떤 값(REPAIR CODE1 or REPAIR CODE2 or REPAIR CODE3 or REPAIR CODE4)을 갖는지에 따라 실제 럽쳐(RUPTURE) 동작을 수행할지 안할지가 결정되는 구성인 것을 알 수 있다. 예컨대, 외부에서 인가되는 리페어 진입 제어코드(REPAIR CODE)가 제1 값(REPAIR CODE1)을 갖는 경우 제1 반도체 메모리 장치(D1)만 선택되어 럽쳐(RUPTURE) 동작이 진행되고, 나머지 반도체 메모리 장치(D2, D3, D4)는 럽쳐(RUPTURE) 동작이 진행되지 않는 구성이다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 패키지된 반도체 메모리 장치에 대해 액티브-라이트(리드)-프리차지와 같은 노말한 메모리 액세스 프로토콜를 사용하여 리페어 테스트를 수행시킬 수 있다. 즉, 미리 약속된 패턴이긴 하지만, 액티브 커맨드(ACT)-라이트 커맨드(WT) 또는 리드 커맨드(RD)-프리차지 커맨드(PCG)를 순차적으로 반도체 메모리 장치에 인가시키는 동작만으로도 반도체 메모리 장치 내부에서 스스로 리페어 동작을 수행하는 것이 가능하다.
특히, 다수의 반도체 메모리 장치를 포함하는 반도체 모듈에서도 일부 선택된 반도체 메모리 장치에 대해서만 리페어 동작을 수행할 수 있다.
따라서, 반도체 메모리 장치가 실장되어 있는 상태에서도 메모리 액세스 프로토콜의 간단한 동작 제어를 통해 리페어 동작을 수행할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 반도체 메모리 모듈에 2개 또는 4개의 반도체 메모리 장치가 포함된 것으로 설명되었는데, 이는 어디까지나 설명의 편의를 위한 한정일 뿐, 반도체 메모리 모듈에 더 많거나 더 적은 개수의 반도체 메모리 장치가 포함되는 경우도 본 발명의 권리범위에 포함된다.
100, 300 : 파워 업 동작 단계
110, 310 : 리페어 동작 모드 진입 단계
120, 320 : 리페어 어드레스 래치 단계
130, 330 : 리페어 진입 제어코드 입력단계
140, 340 : 리페어 진입 제어코드 판단단계
150, 350 : 럽쳐 동작 단계
160, 360 : 리페어 동작 모드 탈출 단계
170, 370 : 부트 업 동작 단계
180, 380 : 노말 동작 모드 진입 단계

Claims (23)

  1. 적어도 하나 이상의 리페어 어드레스를 저장하기 위한 퓨즈 어레이를 포함하는 반도체 메모리 장치의 동작방법에 있어서,
    리페어 동작 모드에서 액티브 커맨드에 응답하여 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 추가로 래치하는 단계;
    상기 리페어 동작 모드에서 제1 컬럼 커맨드에 응답하여 외부에서 인가되는 리페어 진입 제어코드를 입력받는 단계;
    상기 리페어 진입 제어코드의 값에 따라 그 수행여부가 결정되며, 제2 컬럼 커맨드에 응답하여 상기 래치하는 단계에서 래치된 상기 리페어 어드레스를 상기 퓨즈 어레이에 럽쳐시키는 단계; 및
    상기 제2 컬럼 커맨드 이후 인가되는 프리차지 커맨드에 응답하여 상기 리페어 동작 모드에서 탈출하는 단계
    를 포함하는 반도체 메모리 장치의 동작방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 래치하는 단계는,
    상기 리페어 동작 모드에서 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 외부에서 입력받아 상기 액티브 커맨드에 응답하여 래치하는 단계; 및
    상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 리페어 검출 모드에서 검출하여 생성하고, 상기 리페어 동작 모드에서 상기 액티브 커맨드에 응답하여 래치하는 단계를 포함하는 반도체 메모리 장치의 동작방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 액티브 커맨드와 상기 프리차지 커맨드 및 상기 제1 및 제2 컬럼 커맨드는 커맨드 패드를 통해 입력받고,
    상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스는 어드레스 패드를 통해 입력받거나 상기 리페어 검출 모드 동작을 통해 내부적으로 생성하며,
    상기 리페어 진입 제어코드는 데이터 패드를 통해 입력받는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    파워 업 동작구간에서 탈출하는 것에 응답하여 MRS(Memory Register Set) 설정을 통해 상기 리페어 동작 모드에 진입하는 단계를 더 포함하는 반도체 메모리 장치의 동작방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 컬럼 커맨드와 제2 컬럼 커맨드는,
    리드 커맨드 또는 라이트 커맨드이며, 서로 같은 커맨드인 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 컬럼 커맨드와 제2 컬럼 커맨드는,
    어느 하나가 라이트 커맨드이고, 나머지 하나는 리드 커맨드인 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 컬럼 커맨드는 한 번만 입력되고,
    상기 제2 컬럼 커맨드는 상기 리페어 어드레스의 비트 수에 대응하는 횟수만큼 반복하여 입력되는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 럽쳐시키는 단계는,
    상기 리페어 진입 제어코드가 설정된 값을 갖지 않는 경우 상기 제2 컬럼 커맨드가 인가되는 것과 상관없이 아무런 동작도 수행하지 않는 럽쳐 동작을 수행하지 않는 단계; 및
    상기 리페어 진입 제어코드가 설정된 값을 갖는 경우 상기 제2 컬럼 커맨드가 인가될 때마다 그에 응답하여 상기 래치하는 단계에서 래치된 상기 리페어 어드레스를 상기 퓨즈 어레이에 럽쳐시키는 럽쳐 동작을 수행하는 단계를 포함하는 반도체 메모리 장치의 동작방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 럽쳐 동작을 수행하는 단계는,
    상기 리페어 진입 제어코드가 설정된 값을 갖는 경우 럽쳐 바이어스 전압을 생성하는 단계; 및
    상기 제2 컬럼 커맨드가 인가될 때마다 상기 생성하는 단계에서 생성된 상기 럽쳐 바이어스 전압을 사용하여 상기 래치하는 단계에서 래치된 상기 리페어 어드레스를 상기 퓨즈 어레이에 럽쳐시키는 단계를 포함하는 반도체 메모리 장치의 동작방법.
  10. 적어도 하나 이상의 리페어 어드레스를 저장하기 위한 퓨즈 어레이를 각각 포함하는 다수의 반도체 메모리 장치를 구비하는 반도체 메모리 모듈의 동작방법에 있어서,
    리페어 동작 모드에서 액티브 커맨드를 상기 다수의 반도체 메모리 장치에 공통으로 인가하는 것에 응답하여 상기 다수의 반도체 메모리 장치 각각에 포함된 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 상기 다수의 반도체 메모리 장치에 각각 래치시키는 단계;
    상기 리페어 동작 모드에서 제1 컬럼 커맨드를 상기 다수의 반도체 메모리 장치에 공통으로 인가하는 것에 응답하여 외부에서 인가되는 리페어 진입 제어코드를 상기 다수의 반도체 메모리 장치에 공통으로 입력시키는 단계;
    상기 입력시키는 단계에서 입력된 상기 리페어 진입 제어코드의 값에 따라 상기 다수의 반도체 메모리 장치 중 선택된 반도체 메모리 장치만 제2 컬럼 커맨드에 응답하여 상기 래치시키는 단계에서 래치된 상기 리페어 어드레스를 내부의 상기 퓨즈 어레이에 럽쳐시키는 단계; 및
    프리차지 커맨드를 상기 다수의 반도체 메모리 장치에 공통으로 인가하는 것에 응답하여 상기 리페어 동작 모드에서 탈출하는 단계
    를 포함하는 반도체 메모리 모듈의 동작방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 래치시키는 단계는,
    상기 리페어 동작 모드에서 상기 다수의 반도체 메모리 장치 각각에 포함된 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 외부에서 입력받아 상기 액티브 커맨드가 상기 다수의 반도체 메모리 장치에 공통으로 인가되는 것에 응답하여 상기 다수의 반도체 메모리 장치 내부에 각각 래치시키는 단계; 및
    상기 다수의 반도체 메모리 장치 각각에 포함된 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 리페어 검출 모드에서 상기 다수의 반도체 메모리 장치가 각각 독립적으로 검출하여 생성하고, 상기 리페어 동작 모드에서 상기 액티브 커맨드가 상기 다수의 반도체 메모리 장치에 공통으로 인가되는 것에 응답하여 상기 다수의 반도체 메모리 장치 내부에 각각 래치시키는 단계를 포함하는 반도체 모듈의 동작방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 액티브 커맨드와 상기 프리차지 커맨드와 상기 제1 및 제2 컬럼 커맨드는 상기 다수의 반도체 메모리 장치에 각각 배치된 커맨드 패드가 공통으로 연결된 커맨드 핀을 통해 공통으로 입력받고,
    상기 다수의 반도체 메모리 장치 각각에 포함된 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스는 상기 다수의 반도체 메모리 장치에 각각 배치된 어드레스 패드가 공통으로 연결된 어드레스 핀을 통해 공통으로 입력받거나 상기 리페어 검출 모드 동작을 통해 상기 다수의 반도체 메모리 장치 내부에서 각각 생성되며,
    상기 리페어 진입 제어코드는 상기 다수의 반도체 메모리 장치에 각각 배치된 데이터 패드에 대해 독립적으로 구분되어 연결된 다수의 데이터 핀을 통해 각각 입력받는 것을 특징으로 하는 반도체 메모리 모듈의 동작방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    파워 업 동작구간에서 탈출하는 것에 응답하여 MRS(Memory Register Set) 설정을 통해 상기 다수의 메모리 장치가 공통으로 상기 리페어 동작 모드에 진입하도록 제어하는 단계를 더 포함하는 반도체 메모리 모듈의 동작방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제1 컬럼 커맨드와 제2 컬럼 커맨드는,
    리드 커맨드 또는 라이트 커맨드이며, 서로 같은 커맨드인 것을 특징으로 하는 반도체 메모리 모듈의 동작방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제1 컬럼 커맨드와 제2 컬럼 커맨드는,
    어느 하나가 라이트 커맨드이고, 나머지 하나는 리드 커맨드인 것을 특징으로 하는 반도체 메모리 모듈의 동작방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제1 컬럼 커맨드는 한 번만 입력되고,
    상기 제2 컬럼 커맨드는 상기 리페어 어드레스의 비트 수에 대응하는 횟수만큼 반복하여 입력되는 것을 특징으로 하는 반도체 메모리 모듈의 동작방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 럽쳐시키는 단계는,
    상기 다수의 반도체 메모리 장치 중 상기 리페어 진입 제어코드의 값에 대응하는 반도체 메모리 장치를 선택하는 단계;
    상기 선택하는 단계에서 선택되지 않은 반도체 메모리 장치에 대해 상기 제2 컬럼 커맨드가 인가되는 것과 상관없이 아무런 동작도 수행하지 않는 럽쳐 동작을 수행하지 않는 단계; 및
    상기 선택하는 단계에서 선택된 반도체 메모리 장치에 대해 상기 제2 컬럼 커맨드가 인가될 때마다 상기 래치시키는 단계에서 래치된 상기 리페어 어드레스를 상기 퓨즈 어레이에 럽쳐시키는 럽쳐 동작을 수행하는 단계를 포함하는 반도체 메모리 모듈의 동작방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 럽쳐 동작을 수행하는 단계는,
    상기 선택하는 단계에서 선택된 반도체 메모리 장치 내부에서 럽쳐 바이어스 전압을 생성하는 단계; 및
    상기 제2 컬럼 커맨드가 인가될 때마다 상기 생성하는 단계에서 생성된 상기 럽쳐 바이어스 전압을 사용하여 상기 래치시키는 단계에서 래치된 상기 리페어 어드레스를 상기 퓨즈 어레이에 럽쳐시키는 단계를 포함하는 반도체 메모리 모듈의 동작방법.
  19. 파워 업 동작구간에서 탈출하는 것에 응답하여 리페어 동작모드의 진입 여부를 결정하기 위한 메모리 레지스터 셋;
    적어도 하나 이상의 리페어 어드레스를 저장하기 위한 퓨즈 어레이;
    상기 리페어 동작모드에서 액티브 커맨드에 응답하여 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 추가로 래치하기 위한 어드레스 래치부;
    상기 리페어 동작모드에서 제1 컬럼 커맨드에 응답하여 리페어 진입 제어코드를 외부로부터 입력받기 위한 코드 입력부;
    상기 리페어 동작모드에서 상기 리페어 진입 제어코드가 설정된 값을 갖는지 여부를 판단하고, 판단결과에 따라 럽쳐 인에이블 신호를 생성하는 동작 판단부;
    상기 리페어 동작모드에서 상기 럽쳐 인에이블 신호 및 제2 컬럼 커맨드에 응답하여 상기 어드레스 래치부에 래치된 상기 리페어 어드레스를 상기 퓨즈 어레이에 럽쳐 시키기 위한 럽쳐 동작부; 및
    프리차지 커맨드에 응답하여 상기 리페어 동작모드의 동작 탈출여부를 제어하기 위한 동작 제어부
    를 구비하는 반도체 메모리 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    리페어 검출 모드에서 상기 퓨즈 어레이에 저장되어 있지 않은 어드레스 값을 갖는 상기 리페어 어드레스를 검출하여 생성하기 위한 리페어 어드레스 검출부를 더 구비하는 반도체 메모리 장치.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제20항에 있어서,
    상기 리페어 동작모드 및 노말 동작모드에서 상기 액티브 커맨드와 상기 프리차지 커맨드와 상기 제1 및 제2 컬럼 커맨드를 입력받기 위한 커맨드 패드;
    상기 리페어 어드레스 검출부의 동작여부에 따라 선택적으로 상기 리페어 동작모드에서 상기 리페어 어드레스를 입력받고, 상기 노말 동작모드에서 노말 어드레스를 입력받기 위한 어드레스 패드; 및
    상기 리페어 동작모드에서 상기 리페어 진입 제어코드를 입력받고, 상기 노말 동작모드에서 노말 데이터를 입/출력하기 위한 데이터 패드
    를 더 구비하는 반도체 메모리 장치.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 럽쳐 동작부는,
    상기 리페어 동작모드에서 상기 럽쳐 인에이블 신호가 활성화되는 것에 응답하여 럽쳐 바이어스 전압을 생성하기 위한 럽쳐 전압 생성부; 및
    상기 리페어 동작모드에서 상기 제2 컬럼 커맨드가 인가될 때마다 상기 럽쳐 바이어스 전압을 사용하여 상기 어드레스 래치부에 래치된 상기 리페어 어드레스를 상기 퓨즈 어레이에 럽쳐시키기 위한 럽쳐 동작 수행부를 구비하는 반도체 메모리 장치.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    부트 업 동작구간에서 상기 퓨즈 어레이에 저장된 적어도 하나 이상의 상기 리페어 어드레스를 모두 리드하여 래치하기 위한 퓨즈 어레이 래치부를 더 구비하는 반도체 메모리 장치.
KR1020130132845A 2013-11-04 2013-11-04 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법 KR102087759B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130132845A KR102087759B1 (ko) 2013-11-04 2013-11-04 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법
US14/106,812 US9087610B2 (en) 2013-11-04 2013-12-15 Semiconductor memory device, semiconductor memory module and operation methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130132845A KR102087759B1 (ko) 2013-11-04 2013-11-04 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법

Publications (2)

Publication Number Publication Date
KR20150051420A KR20150051420A (ko) 2015-05-13
KR102087759B1 true KR102087759B1 (ko) 2020-03-11

Family

ID=53006929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130132845A KR102087759B1 (ko) 2013-11-04 2013-11-04 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법

Country Status (2)

Country Link
US (1) US9087610B2 (ko)
KR (1) KR102087759B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150136675A (ko) * 2014-05-27 2015-12-08 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
JP6207670B1 (ja) * 2016-05-24 2017-10-04 三菱電機株式会社 ワンタイムメモリの制御装置
KR102410022B1 (ko) * 2017-11-24 2022-06-21 에스케이하이닉스 주식회사 에러스크럽방법 및 이를 이용한 반도체모듈
KR102474307B1 (ko) * 2018-04-10 2022-12-06 에스케이하이닉스 주식회사 퓨즈럽처방법 및 이를 이용한 반도체장치
KR20210124718A (ko) 2020-04-07 2021-10-15 에스케이하이닉스 주식회사 불량 워드라인을 스스로 검출하고 리페어할 수 있는 메모리 장치 및 이를 포함하는 메모리 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221729A1 (en) * 2005-04-04 2006-10-05 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2009117016A (ja) * 2007-11-02 2009-05-28 Hynix Semiconductor Inc ブロックリペア装置及び方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011681A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2002025288A (ja) * 2000-06-30 2002-01-25 Hitachi Ltd 半導体集積回路
JP4152241B2 (ja) * 2003-02-14 2008-09-17 エルピーダメモリ株式会社 冗長制御回路、及びそれを用いた半導体装置
KR100745403B1 (ko) * 2005-08-25 2007-08-02 삼성전자주식회사 반도체 메모리 장치 및 그 셀프 테스트 방법
JP4591836B2 (ja) * 2006-05-22 2010-12-01 エルピーダメモリ株式会社 半導体記憶装置及びそのテスト方法
JP2008097696A (ja) * 2006-10-11 2008-04-24 Elpida Memory Inc 半導体装置
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221729A1 (en) * 2005-04-04 2006-10-05 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2009117016A (ja) * 2007-11-02 2009-05-28 Hynix Semiconductor Inc ブロックリペア装置及び方法

Also Published As

Publication number Publication date
US9087610B2 (en) 2015-07-21
KR20150051420A (ko) 2015-05-13
US20150124542A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US11501848B2 (en) Controller to detect malfunctioning address of memory device
KR101890820B1 (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
KR102117633B1 (ko) 셀프 리페어 장치
KR102087759B1 (ko) 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법
US7721163B2 (en) JTAG controlled self-repair after packaging
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
US9472308B1 (en) Semiconductor memory device and test method thereof
KR20160014976A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR102021898B1 (ko) 테스트 매개 장치, 메모리 장치의 테스트 시스템 및 메모리 장치의 테스트 방법
KR20200116814A (ko) 메모리 시스템 및 이의 동작 방법
KR20150040479A (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
KR20150006167A (ko) 반도체 시스템 및 그 리페어 방법
CN106710632B (zh) 存储器装置
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20220124050A (ko) 리페어동작을 수행하는 장치
KR20160001032A (ko) 래치 회로 및 이를 포함하는 반도체 장치
KR20120045352A (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법
KR20150144149A (ko) 반도체 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant