KR20220124050A - 리페어동작을 수행하는 장치 - Google Patents

리페어동작을 수행하는 장치 Download PDF

Info

Publication number
KR20220124050A
KR20220124050A KR1020210027773A KR20210027773A KR20220124050A KR 20220124050 A KR20220124050 A KR 20220124050A KR 1020210027773 A KR1020210027773 A KR 1020210027773A KR 20210027773 A KR20210027773 A KR 20210027773A KR 20220124050 A KR20220124050 A KR 20220124050A
Authority
KR
South Korea
Prior art keywords
fuse
boot
data
control circuit
information
Prior art date
Application number
KR1020210027773A
Other languages
English (en)
Inventor
이동범
정형수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210027773A priority Critical patent/KR20220124050A/ko
Priority to US17/246,126 priority patent/US11626186B2/en
Priority to CN202110670296.8A priority patent/CN114999560A/zh
Publication of KR20220124050A publication Critical patent/KR20220124050A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Abstract

장치는 제1 부트업동작을 수행할 때 퓨즈회로로부터 제1 퓨즈데이터와 퓨즈정보를 수신하여 상기 제1 퓨즈데이터를 래치하고, 제2 부트업동작을 수행할 때 상기 퓨즈정보를 토대로 상기 퓨즈회로로부터 제2 퓨즈데이터를 수신하여 상기 제2 퓨즈데이터를 래치하는 부트업제어회로 및 상기 퓨즈정보를 토대로 상기 퓨즈회로를 럽쳐하여 불량어드레스를 상기 제2 퓨즈데이터로 저장하는 럽쳐제어회로를 포함한다.

Description

리페어동작을 수행하는 장치{APPARATUS PERFORMING A REPAIR OEPRATION}
본 개시는 리페어동작을 수행하는 장치에 관한 것이다.
반도체장치는 결함이 발생된 메모리셀을 정상적인 메모리셀로 교체하는 리페어동작을 수행할 수 있다. 리페어동작은 결함이 발생된 메모리셀에 대한 어드레스가 장치 내부에 저장됨으로써 이루어진다. 반도체장치는 웨이퍼상태 뿐만 아니라 패키지상태에서도 PPR(Post Package Repair)모드를 이용하여 리페어동작을 수행할 수 있다.
본 개시는 리페어동작을 수행하는 장치를 제공한다.
이를 위해 본 개시는 제1 부트업동작을 수행할 때 퓨즈회로로부터 제1 퓨즈데이터와 퓨즈정보를 수신하여 상기 제1 퓨즈데이터를 래치하고, 제2 부트업동작을 수행할 때 상기 퓨즈정보를 토대로 상기 퓨즈회로로부터 제2 퓨즈데이터를 수신하여 상기 제2 퓨즈데이터를 래치하는 부트업제어회로 및 상기 퓨즈정보를 토대로 상기 퓨즈회로를 럽쳐하여 불량어드레스를 상기 제2 퓨즈데이터로 저장하는 럽쳐제어회로를 포함하는 장치를 제공한다.
또한, 본 개시는 리페어모드에서 제1 및 제2 부트업신호를 생성하고, 상기 제1 및 제2 부트업신호를 토대로 퓨즈데이터를 수신하여 상기 퓨즈데이터를 래치하는 부트업제어회로 및 상기 제1 부트업신호를 토대로 다수의 퓨즈영역에 저장된 상기 퓨즈데이터를 출력하고, 상기 제2 부트업신호를 토대로 상기 다수의 퓨즈영역 중 하나에 저장된 상기 퓨즈데이터를 출력하는 퓨즈회로를 포함하는 장치를 제공한다.
본 개시에 의하면 장치 외부에서 인가되는 불량어드레스를 내부회로에 업데이트하기 위한 리페어모드를 수행할 때, 장치 내부에 기 저장된 불량어드레스들을 미리 업데이트한 후에 외부에서 인가되는 불량어드레스만 별도로 업데이트함으로써, 리페어모드가 진행되는 구간에서도 내부동작을 안정적으로 수행할 수 있다.
도 1은 본 개시의 일 실시예에 따른 시스템의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 시스템에서 포함된 장치의 일 실시예에 따른 구성을 도시한 블록도이다.
도 3은 도 2에 도시된 부트업제어회로의 일 실시예에 따른 구성을 도시한 블록도이다.
도 4는 도 2에 도시된 장치에서 수행되는 리페어모드를 설명하기 위한 플로우차트이다.
도 5는 도 2에 도시된 장치에서 리페어모드가 진행될 때 수행되는 기 설정된 동작을 설명하기 위한 타이밍도이다.
도 6은 도 1에 도시된 시스템의 다른 실시예에 따른 구성을 도시한 블록도이다.
다음의 실시예들의 기재에 있어서, "기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"을 갖는 신호에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"을 갖는 신호에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 개시의 일 실시예에 따른 시스템(100)의 구성을 도시한 블록도이다. 도 1에 도시된 바와 같이, 시스템(100)은 컨트롤러(CONTROLLER)(110) 및 장치(120)를 포함할 수 있다. 장치(120)는 반도체장치로 구현될 수 있다.
컨트롤러(110)는 제1 컨트롤핀(110_1) 및 제2 컨트롤핀(110_2)을 포함할 수 있다. 장치(120)는 제1 장치핀(120_1) 및 제2 장치핀(120_2)을 포함할 수 있다. 컨트롤러(110)는 제1 컨트롤핀(110_1) 및 제1 장치핀(120_1) 사이에 연결된 제1 전송라인(130_1)을 통해 외부커맨드(CMD) 및 외부어드레스(ADD)를 장치(120)로 전송할 수 있다. 실시예에 따라, 컨트롤러(110)는 외부커맨드(CMD) 및 외부어드레스(ADD)를 각각 다른 전송라인을 통해 장치(120)로 전송할 수 있다. 외부커맨드(CMD)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 외부어드레스(ADD)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 컨트롤러(110)는 제2 컨트롤핀(110_2) 및 제2 장치핀(120_2) 사이에 연결된 제2 전송라인(130_2)을 통해 데이터(DQ)를 장치(120)로 전송할 수 있다. 데이터(DQ)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
장치(120)는 메모리(MEMORY)(201) 및 퓨즈회로(FUSE CIRCUIT)(203)를 포함할 수 있다. 메모리(201)는 데이터(DQ)를 저장하는 다수의 메모리영역(도 2의 201_1~L)을 포함할 수 있다. 'L'은 2 이상의 자연수로 설정될 수 있다. 퓨즈회로(203)는 퓨즈데이터(도 2의 FZD) 및 퓨즈정보(도 2의 FZ_EN)를 저장하는 다수의 퓨즈영역(도 2의 203_1~N)을 포함할 수 있다. 'N'은 2 이상의 자연수로 설정될 수 있다.
장치(120)는 컨트롤러(110)로부터 외부커맨드(CMD), 외부어드레스(ADD) 및 데이터(DQ)를 수신하여 리페어모드, 테스트모드, 로우동작 및 컬럼동작을 포함한 다양한 내부동작들을 수행할 수 있다.
장치(120)는 테스트모드를 수행하기 위한 조합을 가지는 외부커맨드(CMD)를 수신하여 테스트모드를 수행할 수 있다. 장치(120)는 테스트모드를 수행할 때 불량이 발생한 메모리영역에 대한 어드레스들을 제1 내지 제M 퓨즈영역(203_1~M)에 퓨즈데이터(도 2의 FZD)로 저장할 수 있다. 테스트모드에서 불량이 발생한 메모리영역은 다수의 메모리영역(도 2의 201_1~L) 중 적어도 하나의 영역으로 설정될 수 있다. 'M'은 'N' 이하의 자연수로 설정될 수 있다.
장치(120)는 기 설정된 동작을 수행하기 위한 조합을 가지는 외부커맨드(CMD)를 수신하여 기 설정된 동작을 수행하기 위한 내부커맨드(도 2의 ICMD)를 생성할 수 있다. 장치(120)는 기 설정된 동작을 수행할 때 외부어드레스(ADD)를 수신하여 내부어드레스(도 2의 IADD)를 생성할 수 있다. 본 실시예에서, 기 설정된 동작은 로우동작 및 컬럼동작 중 하나로 설정될 수 있다. 로우동작은 액티브동작을 포함할 수 있다. 컬럼동작은 라이트동작 및 리드동작을 포함할 수 있다. 내부어드레스(IADD)는 기 설정된 동작이 로우동작으로 설정될 때 로우어드레스로 설정될 수 있다. 내부어드레스(IADD)는 기 설정된 동작이 컬럼동작으로 설정될 때 컬럼어드레스로 설정될 수 있다.
장치(120)는 리페어모드를 수행하기 위한 조합을 가지는 외부커맨드(CMD)를 수신하여 리페어모드에 진입하기 위한 리페어커맨드(도 2의 PPR)를 생성할 수 있다. 장치(120)는 리페어모드에 진입할 때 불량이 발생한 메모리영역에 대한 외부어드레스(ADD)를 수신하여 불량어드레스(도 2의 FA)를 생성할 수 있다. 리페어모드에서 불량이 발생한 메모리영역은 다수의 메모리영역(도 2의 201_1~L) 중 하나의 영역으로 설정될 수 있다. 리페어모드는 장치(120)가 패키지상태일 때, 다수의 퓨즈영역(203_1~N) 중 제M+I 퓨즈영역(이하, 타겟퓨즈영역)(203_M+I)을 럽쳐하여 불량어드레스(FA)를 퓨즈데이터(FZD)로 저장하고, 타겟퓨즈영역(203_M+I)에 저장된 퓨즈데이터(FZD)를 래치회로(도 3의 225)에 업데이트하는 PPR(POST PACKAGE REPAIR)모드로 설정될 수 있다. 타겟퓨즈영역(203_M+I)은 다수의 퓨즈영역(203_1~N) 중 럽쳐동작이 수행되지 않은 하나의 영역으로 설정될 수 있다. 'I'는 장치(120) 내부에서 리페어모드에 진입한 횟수로 설정될 수 있다.
장치(120)는 리페어모드에 진입하여 제1 부트업동작, 럽쳐동작 및 제2 부트업동작을 순차적으로 수행할 수 있다. 럽쳐동작은 제1 부트업동작이 완료된 후 수행될 수 있다. 제2 부트업동작은 럽쳐동작이 완료된 후 수행될 수 있다.
장치(120)는 제1 부트업동작을 수행할 때 다수의 퓨즈영역(도 2의 203_1~N)에 저장된 퓨즈정보(도 2의 FZ_EN)로부터 타겟퓨즈영역(도 2의 203_M+I)에 대응되는 정보를 가지는 리소스정보(도 2의 RSC)를 생성할 수 있다. 또한, 장치(120)는 제1 부트업동작을 수행할 때 다수의 퓨즈영역(203_1~N)에 기 저장된 퓨즈데이터(도 2의 FZD)를 래치회로(도 3의 225)에 업데이트할 수 있다. 장치(120)는 제1 부트업동작을 수행할 때 내부에 저장된 퓨즈데이터(FZD)가 업데이트되는 구간 동안 기 설정된 동작을 수행하기 위한 내부커맨드(도 2의 ICMD)를 비활성화시킬 수 있다. 장치(120)는 제1 부트업동작이 종료된 후에 기 설정된 동작을 수행하기 위한 내부커맨드(ICMD)를 활성화시킬 수 있다.
그 후, 장치(120)는 럽쳐동작을 수행할 때 리소스정보(도 2의 RSC)를 토대로 타겟퓨즈영역(도 2의 203_M+I)을 럽쳐하여 불량어드레스(도 2의 FA)를 퓨즈데이터(도 2의 FZD)로 저장할 수 있다.
마지막으로, 장치(120)는 제2 부트업동작을 수행할 때 리소스정보(도 2의 RSC)를 토대로 타겟퓨즈영역(도 2의 203_M+I)에 저장된 퓨즈데이터(도 2의 FZD)를 래치회로(도 3의 225)에 업데이트할 수 있다.
장치(120)는 리페어모드가 진행되는 구간 동안 기 설정된 동작을 안정적으로 수행하기 위해 불량어드레스(도 2의 FA)의 조합과 상이한 조합을 가지는 외부어드레스(ADD)를 수신할 수 있다.
이에 따라, 장치(120)는 외부에서 인가되는 불량어드레스(도 2의 FA)를 래치회로(도 3의 225)에 업데이트하기 위한 리페어모드를 수행할 때, 다수의 퓨즈영역(도 2의 203_1~N)에 기 저장된 퓨즈데이터(도 2의 FZD)를 미리 업데이트한 후에 외부에서 인가되는 불량어드레스(도 2의 FA)만 별도로 업데이트함으로써, 리페어모드가 진행되는 구간에서도 내부동작을 안정적으로 수행할 수 있다.
도 2는 도 1에 도시된 장치(120)의 일 실시예에 따른 구성을 도시한 블록도이다. 도 2에 도시된 바와 같이, 장치(120)는 메모리(MEMORY)(201), 퓨즈회로(FUSE CIRCUIT)(203), 개시신호생성회로(INIT GEN)(205), 부트업제어회로(BOOT-UP CTR)(207), 럽쳐제어회로(RUPTURE CTR)(209) 및 데이터입출력제어회로(DATA I/O CTR)(211)를 포함할 수 있다.
메모리(201)는 데이터(DQ)를 입출력하는 다수의 메모리영역(201_1~L)을 포함할 수 있다. 다수의 메모리영역(201_1~L)은 로우동작을 수행할 때 로우어드레스의 조합에 따라 활성화되는 각각의 워드라인을 포함할 수 있다. 다수의 메모리영역(201_1~L)은 컬럼동작을 수행할 때 컬럼어드레스의 조합에 따라 활성화되는 각각의 비트라인을 포함할 수 있다.
퓨즈회로(203)는 퓨즈데이터(FZD) 및 퓨즈정보(FZ_EN)를 저장하는 다수의 퓨즈영역(203_1~N)을 포함할 수 있다. 퓨즈데이터(FZD)는 제1 내지 제N 퓨즈데이터(FZD<1:N>)를 포함할 수 있다. 퓨즈정보(FZ_EN)는 제1 내지 제N 퓨즈정보(FZ_EN<1:N>)를 포함할 수 있다. 다수의 퓨즈영역(203_1~N)은 제1 내지 제N 퓨즈데이터(FZD<1:N>) 및 제1 내지 제N 퓨즈정보(FZ_EN<1:N>)를 각각 저장할 수 있다. 예를 들어, 제1 퓨즈영역(203_1)은 제1 퓨즈데이터(FZD<1>) 및 제1 퓨즈정보(FZ_EN<1>)를 저장할 수 있다. 제2 퓨즈영역(203_2)는 제2 퓨즈데이터(FZD<2>) 및 제2 퓨즈정보(FZ_EN<2>)를 저장할 수 있다.
퓨즈데이터(FZD)는 테스트모드 또는 리페어모드에서 불량이 발생한 메모리영역에 대한 어드레스로 설정될 수 있다. 불량이 발생한 메모리영역에 대한 어드레스는 로우어드레스 및 컬럼어드레스 중 하나로 설정될 수 있다. 퓨즈정보(FZ_EN)는 다수의 퓨즈영역(203_1~N)에서 럽쳐동작의 수행여부에 대한 정보를 포함할 수 있다. 예를 들어, 제1 퓨즈영역(203_1)은 테스트모드에서 제1 퓨즈데이터(FZD<1>) 및 제1 퓨즈정보(FZ_EN<1>)를 저장할 수 있다. 제1 퓨즈데이터(FZD<1>)는 테스트모드에서 불량이 발생한 메모리영역에 대한 어드레스로 설정될 수 있다. 제1 퓨즈정보(FZ_EN<1>)는 제1 퓨즈영역(203_1)에서 럽쳐동작의 수행여부에 대한 정보를 포함할 수 있다. 제2 퓨즈영역(203_2)은 리페어모드에서 제2 퓨즈데이터(FZD<2>) 및 제2 퓨즈정보(FZ_EN<2>)를 저장할 수 있다. 제2 퓨즈데이터(FZD<2>)는 리페어모드에서 불량이 발생한 메모리영역에 대한 어드레스로 설정될 수 있다. 제2 퓨즈정보(FZ_EN<2>)는 제2 퓨즈영역(203_2)에서 럽쳐동작의 수행여부에 대한 정보를 포함할 수 있다.
퓨즈회로(203)는 리페어모드에서 제1 부트업동작을 수행할 때, 제1 부트업신호(BOOT_CNT1)를 토대로 다수의 퓨즈영역(203_1~N)에 저장된 퓨즈데이터(FZD)를 순차적으로 출력할 수 있다. 퓨즈회로(203)는 리페어모드에서 럽쳐동작을 수행할 때, 럽쳐신호(RUP_CNT)를 토대로 다수의 퓨즈영역(203_1~N) 중 타겟퓨즈영역(203_M+I)을 럽쳐하여 불량어드레스(FA)를 제M+I 퓨즈데이터(FZD<M+I>)로 저장할 수 있다. 퓨즈회로(203)는 리페어모드에서 제2 부트업동작을 수행할 때, 제2 부트업신호(BOOT_CNT2)를 토대로 다수의 퓨즈영역(203_1~N) 중 타겟퓨즈영역(203_M+I)에 저장된 제M+I 퓨즈데이터(FZD<M+I>)를 출력할 수 있다.
개시신호생성회로(205)는 리페어커맨드(PPR)를 토대로 제1 부트업개시신호(BOOT_INIT1), 럽쳐개시신호(RUP_INIT) 및 제2 부트업개시신호(BOOT_INIT2)를 순차적으로 생성할 수 있다. 리페어커맨드(PPR)는 리페어모드를 수행하기 위한 조합을 가지는 외부커맨드(도 1의 CMD)로부터 생성될 수 있다. 리페어커맨드(PPR)는 리페어모드에 진입하기 위해 활성화될 수 있다. 제1 부트업개시신호(BOOT_INIT1)는 리페어모드에서 제1 부트업동작에 진입하기 위해 활성화될 수 있다. 럽쳐개시신호(RUP_INIT)는 리페어모드에서 럽쳐동작에 진입하기 위해 활성화될 수 있다. 제2 부트업개시신호(BOOT_INIT2)는 리페어모드에서 제2 부트업동작에 진입하기 위해 활성화될 수 있다. 개시신호생성회로(205)는 리페어커맨드(PPR)가 활성화될 때 제1 부트업개시신호(BOOT_INIT1)를 활성화시킬 수 있다. 개시신호생성회로(205)는 리페어모드에서 제1 부트업동작이 완료될 때, 활성화된 제1 부트업종료신호(BOOT_END1)를 수신할 수 있다. 개시신호생성회로(205)는 제1 부트업종료신호(BOOT_END1)가 활성화될 때 럽쳐개시신호(RUP_INIT)를 활성화시킬 수 있다. 개시신호생성회로(205)는 리페어모드에서 럽쳐동작이 완료될 때, 활성화된 럽쳐종료신호(RUP_END)를 수신할 수 있다. 개시신호생성회로(205)는 럽쳐종료신호(RUP_END)가 활성화될 때 제2 부트업개시신호(BOOT_INIT2)를 활성화시킬 수 있다. 개시신호생성회로(205)는 리페어모드에서 제2 부트업동작이 완료될 때, 활성화된 제2 부트업종료신호(BOOT_END2)를 수신할 수 있다.
부트업제어회로(207)는 제1 부트업개시신호(BOOT_INIT1)를 토대로 제1 부트업동작에 진입할 때, 제1 부트업동작을 수행하기 위한 제1 부트업신호(BOOT_CNT1)를 생성할 수 있다. 제1 부트업신호(BOOT_CNT1)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 제1 부트업신호(BOOT_CNT1)의 조합은 각각 다수의 퓨즈영역(203_1~N)에 대응할 수 있다. 예를 들어, 제1 부트업신호(BOOT_CNT1)의 제1 조합은 제1 퓨즈영역(203_1)에 대응할 수 있다. 제1 부트업신호(BOOT_CNT1)의 제N 조합은 제N 퓨즈영역(203_N)에 대응할 수 있다. 부트업제어회로(207)는 리페어모드에서 제1 부트업동작이 수행되는 구간 동안 제1 부트업신호(BOOT_CNT1)를 카운팅할 수 있다. 부트업제어회로(207)는 리페어모드에서 제1 부트업동작이 수행되는 구간 동안 다수의 퓨즈영역(203_1~N)에 대응되는 제1 부트업신호(BOOT_CNT1)의 제1 내지 제N 조합을 순차적으로 천이시킬 수 있다.
부트업제어회로(207)는 리페어모드에서 제1 부트업동작을 수행할 때, 제1 부트업신호(BOOT_CNT1)를 토대로 퓨즈회로(203)로부터 퓨즈데이터(FZD) 및 퓨즈정보(FZD_EN)를 순차적으로 수신할 수 있다. 부트업제어회로(207)는 제1 부트업신호(BOOT_CNT1)의 조합에 따라 다수의 퓨즈영역(203_1~N)에 저장된 퓨즈데이터(FZD) 및 퓨즈정보(FZ_EN)를 수신할 수 있다. 예를 들어, 부트업제어회로(207)는 제1 부트업신호(BOOT_CNT1)의 제1 조합을 토대로 제1 퓨즈영역(203_1)에 저장된 제1 퓨즈데이터(FZD<1>) 및 퓨즈정보(FZ_EN<1>)를 수신할 수 있다. 부트업제어회로(207)는 제1 부트업신호(BOOT_CNT1)의 제2 조합을 토대로 제2 퓨즈영역(203_2)에 저장된 제2 퓨즈데이터(FZD<2>) 및 퓨즈정보(FZ_EN<2>)를 수신할 수 있다.
부트업제어회로(207)는 리페어모드에서 제1 부트업동작을 수행할 때 제1 부트업신호(BOOT_CNT1)를 토대로 퓨즈회로(203)로부터 퓨즈데이터(FZD)를 수신하여 래치데이터(FZD_LAT)를 생성할 수 있다. 부트업제어회로(207)는 리페어모드에서 제1 부트업동작을 수행할 때 퓨즈데이터(FZD)를 래치하여 래치데이터(FZD_LAT)를 순차적으로 출력할 수 있다. 예를 들어, 부트업제어회로(207)는 리페어모드에서 제1 부트업동작을 수행할 때 제1 퓨즈데이터(FZD<1>)를 래치하여 제1 래치데이터(FZD_LAT<1>)로 출력할 수 있다. 부트업제어회로(207)는 리페어모드에서 제1 부트업동작을 수행할 때 제2 퓨즈데이터(FZD<2>)를 래치하여 제2 래치데이터(FZD_LAT<2>)로 출력할 수 있다.
부트업제어회로(207)는 제1 부트업신호(BOOT_CNT1)를 토대로 퓨즈회로(203)로부터 퓨즈정보(FZ_EN)를 수신하여 리소스정보(RSC)를 생성할 수 있다. 부트업제어회로(207)는 제1 부트업신호(BOOT_CNT1)를 토대로 다수의 퓨즈영역(203_1~N)으로부터 제1 내지 제N 퓨즈정보(FZ_EN<1:N>)를 순차적으로 수신하여 리소스정보(RSC)를 생성할 수 있다. 리소스정보(RSC)는 타겟퓨즈영역(203_M+I)에 대응되는 정보로 설정될 수 있다. 부트업제어회로(207)는 리페어모드에서 제1 부트업동작이 완료될 때 제1 부트업종료신호(BOOT_END1)를 활성화시킬 수 있다.
부트업제어회로(207)는 제2 부트업개시신호(BOOT_INIT2) 및 리소스정보(RSC)를 토대로 제2 부트업신호(BOOT_CNT2)를 생성할 수 있다. 부트업제어회로(207)는 리페어모드에서 제2 부트업동작을 수행할 때 리소스정보(RSC)에 대응되는 조합을 가지는 제2 부트업신호(BOOT_CNT2)를 생성할 수 있다. 제2 부트업신호(BOOT_CNT2)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 제2 부트업신호(BOOT_CNT2)의 조합은 다수의 퓨즈영역(203_1~N) 중 타겟퓨즈영역(203_M+I)에 대응할 수 있다. 부트업제어회로(207)는 제2 부트업신호(BOOT_CNT2)를 토대로 다수의 퓨즈영역(203_1~N) 중 타겟퓨즈영역(203_M+I)에 저장된 제M+I 퓨즈데이터(FZD<M+I>)를 래치하여 제M+I 래치데이터(FZD_LAT<M+I>)를 생성할 수 있다. 부트업제어회로(207)는 리페어모드에서 제2 부트업동작이 완료될 때 제2 부트업종료신호(BOOT_END2)를 활성화시킬 수 있다. 부트업제어회로(207)의 보다 구체적인 구성 및 동작에 대한 설명은 도 3을 참고하여 후술한다.
럽쳐제어회로(209)는 럽쳐개시신호(RUP_INIT) 및 리소스정보(RSC)를 토대로 를 토대로 럽쳐동작을 수행할 때, 럽쳐신호(RUP_CNT)를 생성할 수 있다. 럽쳐신호(RUP_CNT)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 럽쳐신호(RUP_CNT)의 조합은 다수의 퓨즈영역(203_1~N) 중 타겟퓨즈영역(203_M+I)에 대응할 수 있다. 럽쳐제어회로(209)는 리소스정보(RSC)를 토대로 타겟퓨즈영역(203_M+I)을 럽쳐하여 불량어드레스(FA)를 제M+I 퓨즈데이터(FZD<M+I>)로 저장할 수 있다. 럽쳐제어회로(209)는 리페어모드에서 럽쳐동작이 완료될 때 럽쳐종료신호(RUP_END)를 활성화시킬 수 있다.
데이터입출력제어회로(211)는 내부커맨드(ICMD)를 토대로 내부어드레스(IADD)를 래치데이터(FZD_LAT)와 비교하여 데이터(DQ)가 메모리(201)에 입출력되는 경로를 제어할 수 있다. 내부커맨드(ICMD)는 기 설정된 동작을 수행하기 위한 조합을 가지는 외부커맨드(도 1의 CMD)로부터 생성될 수 있다. 내부커맨드(ICMD)는 리페어모드에서 제1 부트업동작이 수행되는 구간 동안 비활성화될 수 있다. 내부커맨드(ICMD)는 리페어모드에서 제1 부트업동작이 종료된 후 활성화될 수 있다. 내부어드레스(IADD)는 기 설정된 동작을 수행할 때 외부어드레스(도 1의 ADD)로부터 생성될 수 있다. 내부어드레스(IADD)는 리페어모드가 수행되는 구간 동안 불량어드레스(FA)의 조합과 상이한 조합을 가지는 외부어드레스(도 1의 ADD)로부터 생성될 수 있다. 데이터입출력제어회로(211)는 기 설정된 동작이 수행될 때 내부어드레스(IADD)를 래치데이터(FZD_LAT)와 비교하여 데이터(DQ)가 다수의 메모리영역(211_1~L)에 입출력되는 경로를 제어할 수 있다. 예를 들어, 데이터입출력제어회로(211)는 기 설정된 동작에서 내부어드레스(IADD)의 조합이 래치데이터(FZD_LAT)의 조합과 동일할 때, 데이터(DQ)가 입출력되는 경로를 불량이 발생한 메모리영역에서 정상적인 메모리영역으로 변경할 수 있다.
도 3은 도 2에 도시된 부트업제어회로(207)의 일 실시예에 따른 구성을 도시한 블록도이다. 도 3에 도시된 바와 같이, 부트업제어회로(207)는 제1 부트업신호생성회로(BOOT_CNT1 GEN)(221), 제2 부트업신호생성회로(BOOT_CNT2 GEN)(223), 래치회로(LATCH CIRCUIT)(225) 및 리소스정보생성회로(RSC GEN)(227)를 포함할 수 있다.
제1 부트업신호생성회로(221)는 제1 부트업개시신호(BOOT_INIT1)를 토대로 제1 부트업신호(BOOT_CNT1) 및 제1 부트업종료신호(BOOT_END1)를 생성할 수 있다. 제1 부트업신호생성회로(221)는 리페어모드에서 제1 부트업동작이 수행되는 구간 동안 제1 부트업신호(BOOT_CNT1)를 카운팅할 수 있다. 제1 부트업신호생성회로(221)는 리페어모드에서 제1 부트업동작이 수행되는 구간 동안 다수의 퓨즈영역(도 1의 203_1~N)에 대응되는 제1 부트업신호(BOOT_CNT1)의 제1 내지 제N 조합을 순차적으로 천이시킬 수 있다. 제1 부트업신호생성회로(221)는 제1 부트업신호(BOOT_CNT1)를 카운팅한 후에 제1 부트업종료신호(BOOT_END1)를 활성화시킬 수 있다.
제2 부트업신호생성회로(223)는 제2 부트업개시신호(BOOT_INT2) 및 리소스정보(RSC)를 토대로 제2 부트업신호(BOOT_CNT2) 및 제2 부트업종료신호(BOOT_END2)를 생성할 수 있다. 제2 부트업신호생성회로(223)는 리페어모드에서 제2 부트업동작이 수행되는 구간 동안 리소스정보(RSC)에 대응되는 제2 부트업신호(BOOT_CNT2)를 카운팅할 수 있다. 제2 부트업신호생성회로(223)는 제2 부트업신호(BOOT_CNT2)를 카운팅한 후에 제2 부트업종료신호(BOOT_END2)를 활성화시킬 수 있다.
래치회로(225)는 제1 부트업신호(BOOT_CNT1) 및 제2 부트업신호(BOOT_CNT2)를 토대로 퓨즈데이터(FZD)를 래치하여 래치데이터(FZD_LAT)를 생성할 수 있다. 래치회로(225)는 리셋신호(RST)를 토대로 제1 부트업동작에 진입할 때 래치데이터(FZD_LAT)를 모두 로직로우레벨 또는 로직하이레벨로 초기화될 수 있다. 리셋신호(RST)는 제1 부트업동작에 진입할 때 초기화동작을 수행하기 위해 활성화될 수 있다. 래치회로(225)는 제1 부트업동작을 수행할 때 제1 부트업신호(BOOT_CNT1)의 조합에 따라 퓨즈데이터(FZD)를 수신할 수 있다. 래치회로(225)는 제1 부트업동작을 수행할 때 제1 부트업신호(BOOT_CNT1)를 토대로 수신한 퓨즈데이터(FZD)를 래치하여 래치데이터(FZD_LAT)를 생성할 수 있다. 래치회로(225)는 제2 부트업동작을 수행할 때 제2 부트업신호(BOOT_CNT2)의 조합에 따라 퓨즈데이터(FZD)를 수신할 수 있다. 래치회로(225)는 제2 부트업동작을 수행할 때 제2 부트업신호(BOOT_CNT2)를 토대로 수신한 퓨즈데이터(FZD)를 래치하여 래치데이터(FZD_LAT)를 생성할 수 있다.
리소스정보생성회로(227)는 퓨즈영역신호(FZ_REG) 및 퓨즈정보(FZ_EN)를 토대로 리소스정보(RSC)를 생성할 수 있다. 퓨즈영역신호(FZ_REG)는 제1 부트업동작을 수행할 때 다수의 퓨즈영역(도 2의 203_1~N) 중 퓨즈뱅크영역(미도시)에 대한 정보를 포함할 수 있다. 예를 들어, 제1 퓨즈뱅크영역은 다수의 퓨즈영역(도 2의 203_1~N) 중 일부로 설정되고, 제2 퓨즈뱅크영역은 다수의 퓨즈영역(도 2의 203_1~N) 중 다른 일부로 설정될 수 있다. 리소스정보생성회로(227)는 퓨즈영역신호(FZ_REG) 및 퓨즈정보(FZ_EN)에 포함된 정보를 감지하여 타겟퓨즈영역(도 2의 203_M+I)에 대응되는 리소스정보(RSC)를 생성할 수 있다.
도 4는 도 2에 도시된 장치(120)에서 수행되는 리페어모드를 설명하기 위한 플로우차트이다.
S101 단계에서, 장치(120)는 컨트롤러(도 1의 110)로부터 리페어모드를 수행하기 위한 외부커맨드(도 1의 CMD)를 수신하여 리페어모드에 진입하기 위한 리페어커맨드(PPR)를 생성할 수 있다. 장치(120)는 리페어모드에 진입할 때 컨트롤러(도 1의 110)로부터 불량이 발생한 메모리영역에 대한 외부어드레스(도 1의 ADD)를 수신하여 불량어드레스(FA)를 생성할 수 있다.
S103 단계에서, 개시신호생성회로(205)는 리페어커맨드(PPR)를 토대로 제1 부트업동작에 진입하기 위한 제1 부트업개시신호(BOOT_INIT1)를 생성할 수 있다.
S105 단계에서, 부트업제어회로(207)는 제1 부트업동작에 진입할 때 래치데이터(FZD_LAT)를 초기화시킬 수 있다. 부트업제어회로(207)는 제1 부트업개시신호(BOOT_INIT1)를 토대로 제1 부트업동작을 수행하기 위한 제1 부트업신호(BOOT_CNT1)를 생성할 수 있다. 퓨즈회로(203)는 제1 부트업신호(BOOT_CNT1)를 토대로 다수의 퓨즈영역(203_1~N)에 저장된 퓨즈데이터(FZD) 및 퓨즈정보(FZ_EN)를 출력할 수 있다. 부트업제어회로(207)는 제1 부트업신호(BOOT_CNT1)를 토대로 퓨즈데이터(FZD)를 래치하여 래치데이터(FZD_LAT)를 생성할 수 있다. 부트업제어회로(207)는 제1 부트업신호(BOOT_CNT1)를 토대로 퓨즈정보(FZ_EN)로부터 리소스정보(RSC)를 생성할 수 있다. 부트업제어회로(207)는 제1 부트업동작이 완료될 때 제1 부트업종료신호(BOOT_END1)를 생성할 수 있다.
S107 단계에서, 개시신호생성회로(205)는 제1 부트업종료신호(BOOT_END1)를 토대로 럽쳐동작에 진입하기 위한 럽쳐개시신호(RUP_INIT)를 생성할 수 있다.
S109 단계에서, 럽쳐제어회로(209)는 럽쳐개시신호(RUP_INIT)를 토대로 리소스정보(RSC)에 대응되는 럽쳐신호(RUP_CNT)를 생성할 수 있다. 퓨즈회로(203)는 럽쳐신호(RUP_CNT)를 토대로 다수의 퓨즈영역(203_1~N) 중 타겟 퓨즈영역(203_M+I)을 럽쳐하여 불량어드레스(FA)를 퓨즈데이터(FZD)로 저장할 수 있다. 럽쳐제어회로(205)는 럽쳐동작이 완료될 때 럽쳐종료신호(RUP_END)를 생성할 수 있다.
S111 단계에서, 개시신호생성회로(205)는 럽쳐종료신호(RUP_END)를 토대로 제2 부트업동작에 진입하기 위한 제2 부트업개시신호(BOOT_INIT2)를 생성할 수 있다.
S113 단계에서, 부트업제어회로(207)는 제2 부트업개시신호(BOOT_INIT2)를 토대로 리소스정보(RSC)에 대응되는 제2 부트업신호(BOOT_CNT2)를 생성할 수 있다.퓨즈회로(203)는 제2 부트업신호(BOOT_CNT2)를 토대로 다수의 퓨즈영역(203_1~N) 중 타겟 퓨즈영역(203_M+I)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 부트업제어회로(207)는 제2 부트업신호(BOOT_CNT2)를 토대로 퓨즈데이터(FZD)를 래치하여 래치데이터(FZD_LAT)를 생성할 수 있다. 부트업제어회로(207)는 제2 부트업동작이 완료될 때 제2 부트업종료신호(BOOT_END2)를 생성할 수 있다.
도 5는 도 2에 도시된 장치(120)에서 리페어모드가 진행될 때 수행되는 기 설정된 동작을 설명하기 위한 타이밍도이다.
T11 시점에서, 장치(120)는 컨트롤러(도 1의 110)로부터 리페어모드를 수행하기 위한 외부커맨드(도 1의 CMD)를 수신하여 리페어모드에 진입하기 위한 리페어커맨드(PPR)를 생성할 수 있다. 장치(120)는 컨트롤러(도 1의 110)로부터 어드레스(도 1의 ADD)를 수신하여 'A1' 조합을 가지는 불량어드레스(FA)를 생성할 수 있다. 개시신호생성회로(205)는 리페어커맨드(PPR)를 토대로 제1 부트업동작에 진입하기 위한 제1 부트업개시신호(BOOT_INIT1)를 생성할 수 있다. 부트업제어회로(207)는 제1 부트업동작을 수행하는 구간(td11) 동안 퓨즈회로(203)로부터 제1 내지 제M 퓨즈데이터(FZD<1:M>)를 순차적으로 수신할 수 있다. 부트업제어회로(203)는 제1 부트업동작을 수행하는 구간(td11) 동안 제1 내지 제M 퓨즈데이터(FZD<1:M>)를 래치하여 제1 내지 제M 래치데이터(FZD_LAT<1:M>)를 순차적으로 생성할 수 있다.
T13 시점에서, 부트업제어회로(207)는 제1 부트업종료신호(BOOT_END1)를 생성할 수 있다. 개시신호생성회로(205)는 제1 부트업종료신호(BOOT_END1)를 토대로 럽쳐동작에 진입하기 위한 럽쳐개시신호(RUP_INIT)를 생성할 수 있다. 럽쳐제어회로(209)는 럽쳐동작을 수행하는 구간(td13) 동안 타겟퓨즈영역(203_M+I)을 럽쳐하여 로직레벨조합 'A1'를 가지는 불량어드레스(FA)를 제M+I 퓨즈데이터(FZD<M+I>)로 저장할 수 있다.
T15 시점에서, 럽쳐제어회로(209)는 럽쳐종료신호(RUP_END)를 생성할 수 있다. 개시신호생성회로(205)는 럽쳐종료신호(RUP_END)를 토대로 제2 부트업개시신호(BOOT_INIT2)를 생성할 수 있다. 부트업제어회로(207)는 제2 부트업동작을 수행하는 구간(td15) 동안 타겟퓨즈영역(203_M+I)에 저장된 제M+I 퓨즈데이터(FZD<M+I>)를 수신할 수 있다. 부트업제어회로(203)는 제2 부트업동작을 수행하는 구간(td15) 동안 제M+I 퓨즈데이터(FZD<M+I>)를 래치하여 제M+I 래치데이터(FZD_LAT<M+I>)를 생성할 수 있다. 데이터입출력제어회로(211)는 기 설정된 동작을 수행할 때 'A2' 조합을 가지는 내부어드레스(IADD)를 래치데이터(FZD_LAT)와 비교할 수 있다.
T17 시점에서, 개시신호생성회로(205)는 리페어모드가 완료될 때 제2 부트업종료신호(BOOT_END2)를 생성할 수 있다.
이상 살펴본 바와 같이, 본 개시는 장치 외부에서 인가되는 불량어드레스를 내부회로에 업데이트하기 위한 리페어모드를 수행할 때, 장치 내부에 기 저장된 불량어드레스들을 미리 업데이트한 후에 외부에서 인가되는 불량어드레스만 별도로 업데이트함으로써, 리페어모드가 진행되는 구간에서도 내부동작을 안정적으로 수행할 수 있다.
도 6은 도 1에 도시된 시스템(100)의 다른 실시예에 따른 구성을 도시한 블록도이다. 도 6에 도시된 바와 같이, 시스템(1000)은 호스트(HOST)(1100), 컨트롤러(CONTROLLER)(1200) 및 전자장치들(ELECTRONIC DEVICES)(1300<1:K>)을 포함할 수 있다. 컨트롤러(1200)는 도 1에 도시된 컨트롤러(110)로 구현될 수 있다. 전자장치들(1300<1:K>)은 각각 도 1에 도시된 장치(120)로 구현될 수 있다.
호스트(1100)는 인터페이스 프로토콜을 사용하여 컨트롤러(1200)와 상호 신호들을 전송할 수 있다. 호스트(1100) 및 컨트롤러(1200) 사이에 사용되는 인터페이스 프로토콜은 MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), SAS(serial attached SCSI) 및 USB(Universal Serial Bus) 등이 있다.
컨트롤러(1200)는 전자장치들(1300<1:K>)이 각각 리페어모드, 테스트모드, 로우동작 및 컬럼동작을 포함한 다양한 내부동작들을 수행하도록 제어할 수 있다.
전자장치들(1300<1:K>)은 실시예에 따라 DRAM(dynamic random access memory), PRAM(Phase change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 및 FRAM(Ferroelectric Random Access Memory) 등으로 구현될 수 있다.
100: 시스템 110: 컨트롤러
120: 장치 201: 메모리
203: 퓨즈회로 205: 개시신호생성회로
207: 부트업제어회로 209: 럽쳐제어회로
211: 데이터입출력제어회로

Claims (20)

  1. 제1 부트업동작을 수행할 때 퓨즈회로로부터 제1 퓨즈데이터와 퓨즈정보를 수신하여 상기 제1 퓨즈데이터를 래치하고, 제2 부트업동작을 수행할 때 상기 퓨즈정보를 토대로 상기 퓨즈회로로부터 제2 퓨즈데이터를 수신하여 상기 제2 퓨즈데이터를 래치하는 부트업제어회로; 및
    상기 퓨즈정보를 토대로 상기 퓨즈회로를 럽쳐하여 불량어드레스를 상기 제2 퓨즈데이터로 저장하는 럽쳐제어회로를 포함하는 장치.
  2. 제 1 항에 있어서, 상기 퓨즈회로는
    상기 제1 퓨즈데이터 및 제1 퓨즈정보를 저장하는 제1 퓨즈영역; 및
    상기 제2 퓨즈데이터 및 제2 퓨즈정보를 저장하는 제2 퓨즈영역을 포함하되, 상기 퓨즈정보는 상기 제1 및 제2 퓨즈정보를 포함하는 장치.
  3. 제 2 항에 있어서,
    상기 제1 퓨즈영역은 테스트모드를 수행할 때 상기 제1 퓨즈데이터 및 상기 제1 퓨즈정보를 저장하되, 상기 제1 퓨즈데이터는 상기 테스트모드를 수행할 때 불량이 발생한 메모리영역에 대한 어드레스로 저장되고, 상기 제1 퓨즈정보는 상기 제1 퓨즈영역에서 럽쳐동작 수행여부에 대한 정보를 포함하는 장치.
  4. 제 2 항에 있어서,
    상기 제2 퓨즈영역은 리페어모드를 수행할 때 상기 제2 퓨즈데이터 및 상기 제2 퓨즈정보를 저장하되, 상기 제2 퓨즈데이터는 상기 리페어모드를 수행할 때 장치 외부에서 인가되는 상기 불량어드레스로 저장되고, 상기 제2 퓨즈정보는 상기 제2 퓨즈영역에서 럽쳐동작 수행여부에 대한 정보를 포함하는 장치.
  5. 제 2 항에 있어서,
    상기 부트업제어회로는 리페어모드에서 상기 제1 부트업동작을 수행할 때 상기 제1 퓨즈데이터를 수신하고, 상기 제1 퓨즈데이터를 래치하여 제1 래치데이터로 출력하는 장치.
  6. 제 5 항에 있어서,
    기 설정된 동작을 수행할 때 내부어드레스를 상기 제1 래치데이터와 비교하여 데이터가 메모리에 입출력되는 경로를 제어하는 데이터입출력제어회로를 더 포함하되, 상기 기 설정된 동작을 위한 내부커맨드는 상기 리페어모드에서 상기 제1 부트업동작이 수행되는 구간 동안 비활성화되는 장치.
  7. 제 2 항에 있어서,
    상기 부트업제어회로는 리페어모드에서 상기 제1 부트업동작을 수행할 때 상기 제1 및 제2 퓨즈정보를 수신하여 리소스정보를 생성하되, 상기 리소스정보는 상기 제2 퓨즈영역에 대응되는 정보로 설정되는 장치.
  8. 제 7 항에 있어서,
    상기 럽쳐제어회로는 상기 리페어모드에서 럽쳐동작을 수행할 때 상기 리소스정보를 토대로 상기 제2 퓨즈영역을 럽쳐하여 상기 불량어드레스를 상기 제2 퓨즈데이터로 저장하되, 상기 럽쳐동작은 상기 제1 부트업동작이 완료된 후 수행되는 장치.
  9. 제 8 항에 있어서,
    상기 부트업제어회로는 상기 리페어모드에서 상기 제2 부트업동작을 수행할 때 상기 리소스정보를 토대로 상기 제2 퓨즈영역에 저장된 상기 제2 퓨즈데이터를 수신하고, 상기 제2 퓨즈데이터를 래치하여 제2 래치데이터로 출력하되, 상기 제2 부트업동작은 상기 럽쳐동작이 완료된 후 수행되는 장치.
  10. 제 9 항에 있어서,
    상기 리페어모드에서 기 설정된 동작이 수행될 때 내부어드레스를 상기 제2 래치데이터와 비교하여 데이터가 메모리에 입출력되는 경로를 제어하는 데이터입출력제어회로를 더 포함하되, 상기 내부어드레스는 상기 리페어모드가 수행되는 구간 동안 상기 불량어드레스의 조합과 상이한 조합을 가지는 외부어드레스로부터 생성되는 장치.
  11. 리페어모드에서 제1 및 제2 부트업신호를 생성하고, 상기 제1 및 제2 부트업신호를 토대로 퓨즈데이터를 수신하여 상기 퓨즈데이터를 래치하는 부트업제어회로; 및
    상기 제1 부트업신호를 토대로 다수의 퓨즈영역에 저장된 상기 퓨즈데이터를 출력하고, 상기 제2 부트업신호를 토대로 상기 다수의 퓨즈영역 중 하나에 저장된 상기 퓨즈데이터를 출력하는 퓨즈회로를 포함하는 장치.
  12. 제 11 항에 있어서,
    상기 부트업제어회로는 상기 리페어모드에서 제1 부트업동작을 수행할 때 상기 제1 부트업신호의 조합을 순차적으로 천이시키되, 상기 제1 부트업신호의 조합은 각각 상기 다수의 퓨즈영역에 대응되는 장치.
  13. 제 12 항에 있어서,
    상기 퓨즈회로는 상기 리페어모드에서 상기 제1 부트업동작을 수행할 때 상기 제1 부트업신호의 조합에 따라 상기 다수의 퓨즈영역에 저장된 상기 퓨즈데이터를 출력하는 장치.
  14. 제 11 항에 있어서,
    상기 부트업제어회로는 상기 리페어모드에서 제1 부트업동작을 수행할 때 상기 제1 부트업신호를 토대로 상기 다수의 퓨즈영역에서 출력되는 상기 퓨즈데이터를 래치하여 래치데이터를 순차적으로 생성하는 장치.
  15. 제 14 항에 있어서,
    상기 부트업제어회로는 상기 리페어모드에서 상기 제1 부트업동작에 진입할 때 상기 래치데이터를 초기화시키는 장치.
  16. 제 11 항에 있어서,
    상기 부트업제어회로는 상기 리페어모드에서 제2 부트업동작을 수행할 때 상기 제2 부트업신호를 생성하되, 상기 제2 부트업신호는 상기 다수의 퓨즈영역 중 하나에 대응되는 조합을 가지는 장치.
  17. 제 16 항에 있어서,
    상기 퓨즈회로는 상기 리페어모드에서 상기 제2 부트업동작을 수행할 때 상기 제2 부트업신호의 조합에 따라 상기 다수의 퓨즈영역 중 하나에 저장된 상기 퓨즈데이터를 출력하는 장치.
  18. 제 11 항에 있어서,
    상기 부트업제어회로는 상기 리페어모드에서 제2 부트업동작을 수행할 때 상기 제2 부트업신호를 토대로 상기 다수의 퓨즈영역 중 하나에서 출력되는 상기 퓨즈데이터를 래치하여 래치데이터를 생성하는 장치.
  19. 제 11 항에 있어서,
    상기 부트업제어회로는 상기 리페어모드에서 제1 부트업동작을 수행할 때 상기 제1 부트업신호를 토대로 상기 다수의 퓨즈영역에 저장된 퓨즈정보를 수신하여 리소스정보를 생성하되, 상기 퓨즈정보는 상기 다수의 퓨즈영역에서 럽쳐동작의 수행여부에 대한 정보를 포함하는 장치.
  20. 제 19 항에 있어서,
    상기 부트업제어회로는 상기 리페어모드에서 제2 부트업동작을 수행할 때 상기 리소스정보를 토대로 상기 제2 부트업신호를 생성하는 장치.
KR1020210027773A 2021-03-02 2021-03-02 리페어동작을 수행하는 장치 KR20220124050A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210027773A KR20220124050A (ko) 2021-03-02 2021-03-02 리페어동작을 수행하는 장치
US17/246,126 US11626186B2 (en) 2021-03-02 2021-04-30 Apparatus performing repair operation
CN202110670296.8A CN114999560A (zh) 2021-03-02 2021-06-17 执行修复操作的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210027773A KR20220124050A (ko) 2021-03-02 2021-03-02 리페어동작을 수행하는 장치

Publications (1)

Publication Number Publication Date
KR20220124050A true KR20220124050A (ko) 2022-09-13

Family

ID=83018869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210027773A KR20220124050A (ko) 2021-03-02 2021-03-02 리페어동작을 수행하는 장치

Country Status (3)

Country Link
US (1) US11626186B2 (ko)
KR (1) KR20220124050A (ko)
CN (1) CN114999560A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101937232B1 (ko) 2012-12-21 2019-01-11 에스케이하이닉스 주식회사 반도체 장치
KR102031191B1 (ko) 2013-04-17 2019-10-11 에스케이하이닉스 주식회사 비휘발성 메모리 및 이의 부트업 동작 방법
KR102566325B1 (ko) * 2016-07-18 2023-08-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
US11626186B2 (en) 2023-04-11
CN114999560A (zh) 2022-09-02
US20220283917A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
KR20170076476A (ko) 포스트 패키지 리페어 동작을 수행하는 메모리 장치
US10847243B2 (en) Methods of testing cell arrays and semiconductor devices executing the same
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
KR20130122260A (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
CN105321579B (zh) 存储器件及包括存储器件的存储系统
US20050013162A1 (en) Nonvolatile semiconductor memory device and one-time programming control method thereof
KR20180068095A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR20180102904A (ko) 리페어 장치 및 이를 포함하는 반도체 장치
KR20170141448A (ko) 럽처 제어 장치 및 이를 포함하는 반도체 장치
US9576680B1 (en) Semiconductor devices
KR20180009076A (ko) 반도체장치 및 반도체시스템
US20160254043A1 (en) Semiconductor memory device and method of operating the same
US9489147B2 (en) Semiconductor device, memory device, and system including the same
KR20220124050A (ko) 리페어동작을 수행하는 장치
US9779837B1 (en) Semiconductor test system during burn-in process
US20180090221A1 (en) Boot-up control circuit and semiconductor apparatus including the same
KR20150006167A (ko) 반도체 시스템 및 그 리페어 방법
US11636910B2 (en) Apparatus configured to perform a test operation
US10636510B2 (en) Fuse rupture method and semiconductor device related to a rupture operation
US20240038319A1 (en) Memory system, operating method of the same, and controller of memory device
US11626179B2 (en) Electronic device for executing test
KR20180027991A (ko) 컬럼 리던던시를 포함하는 메모리 장치
KR102150477B1 (ko) 반도체 장치 및 이의 동작 방법
US9287010B1 (en) Repair system for semiconductor apparatus and repair method using the same
US9384851B2 (en) Semiconductor devices and semiconductor systems including the same