CN113489477B - 新型的pmos管衬底切换电路控制方法及系统 - Google Patents

Abstract

本发明属于电子电路领域，具体涉及到一种新型的PMOS管衬底切换电路控制方法及系统,新型的PMOS管衬底切换电路,其包括VDD端和vpp端，所述的vdd端连接上二极管d1的正极、上电压比较控制电路的一个电压比较端，所述的上二极管d1的负极同时连接一个vpp端、一个vdd端、下二极管d2的负极、上电压比较控制电路的一个电压比较端、下电压比较控制电路的一个电压比较端，所述的上电压比较控制电路的输出端连接衬底nsub，一个vpp端连接下二极管d2的正极、下电压比较控制电路的一个电压比较端，所述的下电压比较控制电路的输出端连接衬底nsub，所述的上电压比较控制电路和下电压比较控制电路电路均用于比较两个电压比较端的电压大小，且导通电压大的一端到输出端。

Description

新型的PMOS管衬底切换电路控制方法及系统

技术领域

本发明属于电子电路领域，具体涉及一种新型的PMOS管衬底切换电路控制方法及系统。

背景技术

在现有技术中， PMOS管衬底切换电路的研究比较少，实际上专门针对PMOS管衬底切换电路新技术也比较少，公开文献中有中国发明授权专利CN201510392353.5 ，其公开了一种PMOS管衬底切换电路，如图1所示的，该电路包括三个PMOS管、两个输入端、一个输出端以及一个弱下拉器件，其中，三个PMOS管分别为第 一PMOS管M1、第二PMOS管M2、第三PMOS管M3，弱下拉器件为I1，第一电压输入端的电压为 VDD，第二电压输入端的电压为VPP，衬底电压输出端为nsub。所述第一PMOS管M1的漏端与第二PMOS管M2的漏端连接至衬底电压输出端nsub；所 述第一PMOS管M1的栅端与第三PMOS管M3的漏端相连，并通过所述弱下拉器件I1与地连接； 所述第一PMOS管M1的源端、第二PMOS管M2的栅端和第三PMOS管M3的栅端均与所述第一电压 输入端VDD相连；所述第二PMOS管M2的源端和第三PMOS管M3的源端均与所述第二电压输入端VPP相连，从而形成所述PMOS管衬底切换电路。

所述第一PMOS管M1和第二PMOS管M2用于实现衬底电压输出端nsub的电压切换，所述第三PMOS管M3用于实现第一电压输入端VDD 和第二电压输入端VPP的电位检测以及第一PMOS管M1栅端电位的切换。另外，所述弱下拉器件I1用于实现第一PMOS管M1栅端电位的弱下拉。

在该技术中（CN201510392353.5 ）第一PMOS管、第二PMOS管和第三PMOS管的阈值电压为Vth；工作过程中，当VPP<VDD+Vth时，所述第三PMOS管M3处于截止状态，此时，所述第一PMOS管M1的 栅端nwpd由弱下拉器件下拉到地，第一PMOS管M1处于导通状态，从而Vnsub＝VDD，即衬底电 压输入端nsub的电压等于第一输入端的电压。由于当VPP<VDD+Vth时，第二PMOS管M2也处于 截止状态，因此，没有电流从VDD流向VPP，从而使衬底电压输出端nsub保持稳定的电压VDD。而当VPP>VDD+Vth时，第二PMOS管M2和第三PMOS管M3都处于反向导通状态，从而 Vnsub＝VPP，即衬底电压输入端nsub的电压等于第二输入端的电压，同时所述第一PMOS管 M1的栅端nwpd电压Vnwpd被上拉至VPP，导致M1处于截止状态，从而防止电流从VPP流向VDD， 使衬底电压输出端nsub保持稳定的电压VPP。

可见，现有技术的这种PMOS管衬底切换电路必须要求VPP<VDD+Vth或VPP>VDD+Vth的工作条件，虽然这种工作条件比较好满足，但是在实际应用中仍有部分芯片的VPP、VDD电压比较接近，所以不能在这种条件下工作，其实现有技术的根本问题是难以解决最高电压的压降问题，而且类似的这种VPP、VDD之间的电压关系也制约了这种类型芯片的多电源类型发展。

发明内容

为了克服现有的技术存在的不足， 本发明提供一种新型的PMOS管衬底切换电路控制方法及系统。

本发明解决其技术问题所采用的技术方案是：

新型的PMOS管衬底切换电路，包括VDD端和vpp端，所述的vdd端连接上二极管d1的正极、上电压比较控制电路的一个电压比较端，所述的上二极管d1的负极同时连接一个vpp端、一个vdd端、下二极管d2的负极、上电压比较控制电路的一个电压比较端、下电压比较控制电路的一个电压比较端，所述的上电压比较控制电路的输出端连接衬底nsub，一个vpp端连接下二极管d2的正极、下电压比较控制电路的一个电压比较端，所述的下电压比较控制电路的输出端连接衬底nsub，所述的上电压比较控制电路和下电压比较控制电路电路配置相同，所述的上电压比较控制电路和下电压比较控制电路电路均用于比较两个电压比较端的电压大小，并且导通电压大的一端到输出端。

进一步，所述的上电压比较控制电路或者下电压比较控制电路电路配置包括一个电阻和一个PMOS管；

进一步，所述的上电压比较控制电路或者下电压比较控制电路与vdd端、vpp端的连接具体是：

所述的vdd端连接上二极管d1的正极，vdd端串联上电阻r1后连接上PMOS管m1的栅极，所述的上二极管d1的负极同时连接一个vpp端、一个vdd端、下二极管d2的负极、上PMOS管m1的源极、下PMOS管m2的源极，所述的上PMOS管m1的漏极连接衬底nsub，一个vpp端连接下二极管d2的正极，该vpp端串联下电阻r2后连接下PMOS管m2的栅极，所述的下PMOS管m2的漏极连接衬底nsub。

进一步，所述的上电压比较控制电路或者下电压比较控制电路与vdd端、vpp端的连接具体是：

所述的vpp端连接上二极管d1的正极，vpp端串联上电阻r1后连接上PMOS管m1的栅极，所述的上二极管d1的负极同时连接一个vdd端、一个vpp端、下二极管d2的负极、上PMOS管m1的源极、下PMOS管m2的源极，所述的上PMOS管m1的漏极连接衬底nsub，一个vdd端连接下二极管d2的正极，该vdd端串联下电阻r2后连接下PMOS管m2的栅极，所述的下PMOS管m2的漏极连接衬底nsub。

新型的PMOS管衬底切换电路控制方法，上电压比较控制电路和下电压比较控制电路均与vdd端、vpp端的连接，所述的上电压比较控制电路和下电压比较控制电路电路均比较两个电压比较端的电压大小，并且导通电压大的一端到输出端。

进一步，当vdd端的电压大于vpp端的电压时，vdd端的电压经过上电阻r1之后在上PMOS管m1栅极形成第一比较电压，vdd端的电压经过上二极管d1之后在上PMOS管m1的源极形成第二比较电压，所述的第一比较电压与第二比较电压大致相等，上PMOS管m1不能导通，vdd端的电压经过上二极管d1之后在下PMOS管m2的源极形成第三比较电压，vpp端的电压经过下电阻r2之后在下PMOS管m2栅极形成第四比较电压，所述的第三比较电压大于第四比较电压，下PMOS管m2导通，vdd端直接通过导通的下PMOS管m2电连接衬底nsub并将最高电压提供给衬底nsub；

当vdd端的电压小于vpp端的电压时，vpp端的电压经过下二极管d2之后在下PMOS管m2的源极形成第七比较电压，vpp端的电压经过下电阻r2之后在下PMOS管m2栅极形成第八比较电压，所述的第七比较电压与第八比较电压大致相等，下PMOS管m2不能导通，vdd端的电压经过上电阻r1之后在上PMOS管m1栅极形成第五比较电压，vpp端的电压经过下二极管d2之后在上PMOS管m1的源极形成第六比较电压，所述的第五比较电压小于第六比较电压，上PMOS管m1导通，vpp端直接通过导通的上PMOS管m1电连接衬底nsub并将最高电压提供给衬底nsub。

进一步，所述的上电阻r1的内阻、下电阻r2的内阻、上二极管d1的正向导通内阻与下二极管d2的正向导通内阻均相等。

新型的PMOS管衬底切换电路控制系统，其特征在于， 包括集成电路，所述的集成电路配置PMOS管衬底切换电路。

进一步，所述的集成电路配置由PMOS管构成的双稳态触发器，所述的双稳态触发器连接上电压比较控制电路和下电压比较控制电路用于辅助控制。

有益效果

本申请的最高电压端（vdd或vpp）均可以实现在切换中直接连接衬底nsub，不仅可以解决最高电压的压降问题，而且这样就可以给衬底nsub直接提供无压降的最高电压，解决了背景技术中的“PMOS管衬底切换电路必须要求VPP<VDD+Vth或VPP>VDD+Vth的工作条件”的问题，也使得芯片的多电源类型扩展更加容易，还可以避免出现寄生PN结导通等传统衬底切换电路的问题。

附图说明

图1是现有技术中的电路原理图；

图2是本申请一个整体实施例的原理图；

图3是本申请一个具体实施例的具体原理图。

实施方式

在具体实施中，新型的PMOS管衬底切换电路的整体实施例，如图2所示的，其包括VDD端和vpp端，所述的vdd端连接上二极管d1的正极、上电压比较控制电路的一个电压比较端，所述的上二极管d1的负极同时连接一个vpp端、一个vdd端、下二极管d2的负极、上电压比较控制电路的一个电压比较端、下电压比较控制电路的一个电压比较端，所述的上电压比较控制电路的输出端连接衬底nsub，一个vpp端连接下二极管d2的正极、下电压比较控制电路的一个电压比较端，所述的下电压比较控制电路的输出端连接衬底nsub，所述的上电压比较控制电路和下电压比较控制电路电路配置相同，所述的上电压比较控制电路和下电压比较控制电路电路均用于比较两个电压比较端的电压大小，并且导通电压大的一端到输出端；在实施中，通过上电压比较控制电路或下电压比较控制电路电路比较VDD端和vpp端所连接的两个电压比较端的电压大小，从而确定导通其中较大电压的端到衬底nsub，在实施中，不考虑芯片体积等问题下，上电压比较控制电路和下电压比较控制电路均可以连接多种硬件类型的双稳态触发器或具体的电磁继电器等实现。

但是进一步考虑能够完全集成在PMOS管芯片的技术就要更高的创造性或巧妙设计：

在优选的实施中，所述的上电压比较控制电路或者下电压比较控制电路电路配置包括一个电阻和一个PMOS管；在实施中电阻可以在控制中抵消二极管内阻对vpp端或vdd端的压降。

所以具体的实施中，如图3所示的，所述的上电压比较控制电路或者下电压比较控制电路与vdd端、vpp端的连接具体是：所述的vdd端连接上二极管d1的正极，vdd端串联上电阻r1后连接上PMOS管m1的栅极，所述的上二极管d1的负极同时连接一个vpp端、一个vdd端、下二极管d2的负极、上PMOS管m1的源极、下PMOS管m2的源极，所述的上PMOS管m1的漏极连接衬底nsub，一个vpp端连接下二极管d2的正极，该vpp端串联下电阻r2后连接下PMOS管m2的栅极，所述的下PMOS管m2的漏极连接衬底nsub；具体实施中，当vdd端的电压大于vpp端的电压时，vdd端的电压经过上电阻r1之后在上PMOS管m1栅极形成第一比较电压，vdd端的电压经过上二极管d1之后在上PMOS管m1的源极形成第二比较电压，所述的第一比较电压与第二比较电压大致相等，上PMOS管m1不能导通，vdd端的电压经过上二极管d1之后在下PMOS管m2的源极形成第三比较电压，vpp端的电压经过下电阻r2之后在下PMOS管m2栅极形成第四比较电压，所述的第三比较电压大于第四比较电压，下PMOS管m2导通，vdd端直接通过导通的下PMOS管m2电连接衬底nsub并将最高电压提供给衬底nsub；

动态实施中：当vdd端的电压小于vpp端的电压时，vpp端的电压经过下二极管d2之后在下PMOS管m2的源极形成第七比较电压，vpp端的电压经过下电阻r2之后在下PMOS管m2栅极形成第八比较电压，所述的第七比较电压与第八比较电压大致相等，下PMOS管m2不能导通，vdd端的电压经过上电阻r1之后在上PMOS管m1栅极形成第五比较电压，vpp端的电压经过下二极管d2之后在上PMOS管m1的源极形成第六比较电压，所述的第五比较电压小于第六比较电压，上PMOS管m1导通，vpp端直接通过导通的上PMOS管m1电连接衬底nsub并将最高电压提供给衬底nsub；可见，实施中本申请的最高电压端（vdd或vpp）均可以实现在切换中直接连接衬底nsub，不仅可以解决最高电压的压降问题，而且这样就可以给衬底nsub直接提供无压降的最高电压，解决了背景技术中的“PMOS管衬底切换电路必须要求VPP<VDD+Vth或VPP>VDD+Vth的工作条件”的问题，也使得芯片的多电源类型扩展更加容易，还可以避免出现寄生PN结导通等传统衬底切换电路的问题。

在进一步实施中，所述的上电压比较控制电路或者下电压比较控制电路与vdd端、vpp端的连接具体是：所述的vpp端连接上二极管d1的正极，vpp端串联上电阻r1后连接上PMOS管m1的栅极，所述的上二极管d1的负极同时连接一个vdd端、一个vpp端、下二极管d2的负极、上PMOS管m1的源极、下PMOS管m2的源极，所述的上PMOS管m1的漏极连接衬底nsub，一个vdd端连接下二极管d2的正极，该vdd端串联下电阻r2后连接下PMOS管m2的栅极，所述的下PMOS管m2的漏极连接衬底nsub。

本申请的新型的PMOS管衬底切换电路控制方法包括：

上电压比较控制电路和下电压比较控制电路均与vdd端、vpp端的连接，所述的上电压比较控制电路和下电压比较控制电路电路均比较两个电压比较端的电压大小，并且导通电压大的一端到输出端；在优选和具体实施中，参考图3所示的，当vdd端的电压大于vpp端的电压时，vdd端的电压经过上电阻r1之后在上PMOS管m1栅极形成第一比较电压，vdd端的电压经过上二极管d1之后在上PMOS管m1的源极形成第二比较电压，所述的第一比较电压与第二比较电压大致相等，上PMOS管m1不能导通，vdd端的电压经过上二极管d1之后在下PMOS管m2的源极形成第三比较电压，vpp端的电压经过下电阻r2之后在下PMOS管m2栅极形成第四比较电压，所述的第三比较电压大于第四比较电压，下PMOS管m2导通，vdd端直接通过导通的下PMOS管m2电连接衬底nsub并将最高电压提供给衬底nsub；

当vdd端的电压小于vpp端的电压时，vpp端的电压经过下二极管d2之后在下PMOS管m2的源极形成第七比较电压，vpp端的电压经过下电阻r2之后在下PMOS管m2栅极形成第八比较电压，所述的第七比较电压与第八比较电压大致相等，下PMOS管m2不能导通，vdd端的电压经过上电阻r1之后在上PMOS管m1栅极形成第五比较电压，vpp端的电压经过下二极管d2之后在上PMOS管m1的源极形成第六比较电压，所述的第五比较电压小于第六比较电压，上PMOS管m1导通，vpp端直接通过导通的上PMOS管m1电连接衬底nsub并将最高电压提供给衬底nsub；

所述的上电阻r1的内阻、下电阻r2的内阻、上二极管d1的正向导通内阻与下二极管d2的正向导通内阻均相等；在具体实施中，上电阻r1的内阻可以抵消上二极管d1的正向导通内阻带来的压降，相应的，下电阻r2的内阻可以抵消下二极管d2的正向导通内阻带来的压降，

比如，当vdd端的电压大于vpp端的电压时，vdd端的电压经过上电阻r1之后在上PMOS管m1栅极形成第一比较电压，vdd端的电压经过上二极管d1之后在上PMOS管m1的源极形成第二比较电压，所述的第一比较电压与第二比较电压就能够完全相等而不是大致相等。

本申请的新型的PMOS管衬底切换电路控制系统，包括集成电路，所述的集成电路配置所述的PMOS管衬底切换电路，进一步实施中，所述的集成电路配置由PMOS管构成的双稳态触发器，所述的双稳态触发器连接上电压比较控制电路和下电压比较控制电路用于辅助控制。

由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。

Claims (7)

1.新型的PMOS管衬底切换电路，其特征在于，包括vdd端和vpp端，所述的vdd端连接上二极管d1的正极、上电压比较控制电路的一个电压比较端，所述的上二极管d1的负极同时连接一个vpp端、一个vdd端、下二极管d2的负极、上电压比较控制电路的一个电压比较端、下电压比较控制电路的一个电压比较端，所述的上电压比较控制电路的输出端连接衬底nsub，一个vpp端连接下二极管d2的正极、下电压比较控制电路的一个电压比较端，所述的下电压比较控制电路的输出端连接衬底nsub，所述的上电压比较控制电路和下电压比较控制电路配置相同，所述的上电压比较控制电路和下电压比较控制电路均用于比较两个电压比较端的电压大小，并且导通电压大的一端到输出端；

所述的上电压比较控制电路或者下电压比较控制电路配置包括一个电阻和一个PMOS管；

所述的上电压比较控制电路或者下电压比较控制电路与vdd端、vpp端的连接具体是：

所述的vdd端连接上二极管d1的正极，vdd端串联上电阻r1后连接上PMOS管m1的栅极，所述的上二极管d1的负极同时连接一个vpp端、一个vdd端、下二极管d2的负极、上PMOS管m1的源极、下PMOS管m2的源极，所述的上PMOS管m1的漏极连接衬底nsub，一个vpp端连接下二极管d2的正极，该vpp端串联下电阻r2后连接下PMOS管m2的栅极，所述的下PMOS管m2的漏极连接衬底nsub。

2.如权利要求1所述的新型的PMOS管衬底切换电路，其特征在于，所述的上电压比较控制电路或者下电压比较控制电路与vdd端、vpp端的连接具体是：

所述的vpp端连接上二极管d1的正极，vpp端串联上电阻r1后连接上PMOS管m1的栅极，所述的上二极管d1的负极同时连接一个vdd端、一个vpp端、下二极管d2的负极、上PMOS管m1的源极、下PMOS管m2的源极，所述的上PMOS管m1的漏极连接衬底nsub，一个vdd端连接下二极管d2的正极，该vdd端串联下电阻r2后连接下PMOS管m2的栅极，所述的下PMOS管m2的漏极连接衬底nsub。

3.一种基于权利要求1所述的新型的PMOS管衬底切换电路的控制方法，其特征在于，上电压比较控制电路和下电压比较控制电路均与vdd端、vpp端的连接，所述的上电压比较控制电路和下电压比较控制电路均比较两个电压比较端的电压大小，并且导通电压大的一端到输出端。

4.如权利要求3所述的新型的PMOS管衬底切换电路控制方法，其特征在于，当vdd端的电压大于vpp端的电压时，vdd端的电压经过上电阻r1之后在上PMOS管m1栅极形成第一比较电压，vdd端的电压经过上二极管d1之后在上PMOS管m1的源极形成第二比较电压，所述的第一比较电压与第二比较电压大致相等，上PMOS管m1不能导通，vdd端的电压经过上二极管d1之后在下PMOS管m2的源极形成第三比较电压，vpp端的电压经过下电阻r2之后在下PMOS管m2栅极形成第四比较电压，所述的第三比较电压大于第四比较电压，下PMOS管m2导通，vdd端直接通过导通的下PMOS管m2电连接衬底nsub并将最高电压提供给衬底nsub；

当vdd端的电压小于vpp端的电压时，vpp端的电压经过下二极管d2之后在下PMOS管m2的源极形成第七比较电压，vpp端的电压经过下电阻r2之后在下PMOS管m2栅极形成第八比较电压，所述的第七比较电压与第八比较电压大致相等，下PMOS管m2不能导通，vdd端的电压经过上电阻r1之后在上PMOS管m1栅极形成第五比较电压，vpp端的电压经过下二极管d2之后在上PMOS管m1的源极形成第六比较电压，所述的第五比较电压小于第六比较电压，上PMOS管m1导通，vpp端直接通过导通的上PMOS管m1电连接衬底nsub并将最高电压提供给衬底nsub。

5.如权利要求4所述的新型的PMOS管衬底切换电路控制方法，其特征在于，所述的上电阻r1的内阻、下电阻r2的内阻、上二极管d1的正向导通内阻与下二极管d2的正向导通内阻均相等。

6.一种新型的PMOS管衬底切换电路控制系统，其特征在于， 包括集成电路，所述的集成电路配置权利要求1或2任一所述的PMOS管衬底切换电路。

7.如权利要求6所述的新型的PMOS管衬底切换电路控制系统，其特征在于，所述的集成电路配置由PMOS管构成的双稳态触发器，所述的双稳态触发器连接上电压比较控制电路和下电压比较控制电路用于辅助控制。