CN112947664A

CN112947664A - 一种温度自适应电压源

Info

Publication number: CN112947664A
Application number: CN202110390784.3A
Authority: CN
Inventors: 邱东
Original assignee: Shanghai Wuqi Microelectronics Co Ltd
Current assignee: Shanghai Wuqi Microelectronics Co Ltd
Priority date: 2021-04-12
Filing date: 2021-04-12
Publication date: 2021-06-11

Abstract

本发明涉及半导体集成电路技术领域，提供了一种针对不同工作条件下提供不同电压输入温度的自适应电压源，包括级联的第一级降压电路和第二级降压电路，第一级降压电路包括低压基准电路，用于对高压输入进行降压得到低压基准电压输出；降压电压源功率管，用于得到输出电流；第二级降压电路包括低压基准电路，用于对第一级降压电路输出的低压基准电压进行降压得到超低压基准电压输出；降压电压源功率管，用于得到输出电流；第一级降压电路和第二级降压电路包括MOS管。

Description

一种温度自适应电压源

技术领域

本发明涉及半导体集成电路技术领域，具体为一种温度自适应电压源。

背景技术

随着物联网设备的大量普及，无线终端节点广泛收集各种物理信息，并且通过智能手机或者其他网络节点进行数据传输，与此同时，设备从电池或外界环境(比如太阳能)获得的能量非常有限，人们对芯片和系统的功耗要求也越来越严格。

目前，在绝大多数的应用场景中，系统通常包括检测、处理、存储、收发信息等功能，在系统不工作时将处于休眠模式。而且，随着系统性能升高，系统进行检测和处理等工作所需的时间减少，相比之下，系统的休眠模式的时间成为了最长的部分，如图1所示，因此休眠模式的功耗则将直接决定设备生命周期。由于在休眠模式下，为了保证内存中的数据不丢失,仍然需要供电给内存；某些总线控制器也需要定时轮询总线上的设备等等，因此即使在休眠模式下，芯片中也还是存在有电流，芯片的电流主要分为漏电电流和动态电流两部分，因此，为了降低休眠模式下芯片的功耗，就需要减小芯片的电流。其中，漏电电流与工作电压成指数关系，动态电流与工作电压成线性关系，所以，如何在低功耗前提下提供更低且保证电路正常工作的电压源是实现系统低功耗的核心。

发明内容

本发明意在提供一种针对不同工作条件下提供不同电压输入的温度自适应电压源。

本发明提供基础方案是：一种温度自适应电压源，包括级联的第一级降压电路和第二级降压电路，第一级降压电路包括低压基准电路，用于对高压输入进行降压得到低压基准电压输出；第一降压电压源功率管，用于得到输出电流；

第二级降压电路包括超低压基准电路，用于对第一级降压电路输出的低压基准电压进行降压得到超低压基准电压输出；第二降压电压源功率管，用于得到输出电流；

第一级降压电路和第二级降压电路包括MOS管，用于随温度升高降低输出电压以及随温度降低升高输出电压。

说明：电路工作时，温度包括环境温度和结温，结温是电子设备中半导体的实际工作温度，本方案中温度指的是结温。

基础方案的工作原理及有益效果是：对于芯片来说，当它处于正常工作时，在温度越高的情况下，高速运行能力就会降低，为了保证高温时的高速运行能力，就需要在高温情况下能够为芯片提高电压，因此现有技术中，都是采用一个高压电压源为芯片提供工作电压，以保证芯片正常工作。然而，当芯片处于休眠模式时，即使同样处于高温的情况，由于不需要进行数据处理和运算等工作，此时芯片中只有部分低功耗电路处于工作状态，而对于低功耗电路来说，因为它不进行处理和运算等工作，只需要一个低电压就能够正常工作，即在休眠模式下，芯片只需要一个低电压即可，而由于现有技术中，芯片都采用单电压源供电方式，因此即使在芯片处于休眠模式，也依旧是由高压电压源进行供电，对于处于休眠模式的芯片来说，高压电压源的供电就将会出现电压过大，降低了能源使用效率，而且也将会增加芯片休眠模式下的功耗。

本方案中，1.采用第一级降压电路和第二级降压电路级联后，由第一级降压电路对高压电压源输入的高压电压进行第一次降压后得到低压输出，第一级降压电路的低压输出再作为第二级降压电路的输入，由第二级降压电路再次进行降压后得到超低压输出，从而实现了在不更换高压电压源(即满足芯片正常工作需要的电压源)的情况下，通过降低此时的输入电压来降低芯片在休眠模式下的功耗，也提高了能源的使用效率；

2.考虑到芯片中的器件多为晶体管，而对于晶体管来说，当温度升高时，正向结电压减小，即，当温度升高，芯片所需的供电电压将会减小，温度降低，芯片所需的供电电压也就会增大，因此本方案中，由经过第一级降压电路和第二级降压电路降压后的输出电压作为芯片的输入电压，并且在设计的第一级降压电路和第二级降压电路中，采用的MOS管具有随着温度的升高，阈值电压降低的特性，因此在温度升高后，经过第一级降压电路和第二级降压电路降压后得到的输出电压降低，即在高温下，提供的电压更低，在温度降低后，得到的输出电压，即在低温下提供更高的供电，从而也就能够满足芯片温度高，所需电压小，芯片温度低，所需电压大的要求，使得本方案中的输出电压能够跟随芯片随温度对电压的要求，达到温度自适应的目的。

进一步，第一级降压电路采用高压MOS管，第二级降压电路采用低压MOS管。由于第一级降压电路的输入是高压输入，因此第一级降压电路中采用高压MOS管以保证第一级降压电路的正常工作，而对于第二级降压电路来说，一方面，由于第二级降压电路的输入是经过第一级降压电路降压后得到的低压输入，另一方面，由于第二级降压电路降压后的电源是作为后续的芯片器件的一个低压供电电压使用的，因此本方案中，第二级降压电路中则选择能适用低压使用的低压MOS管，以保证第二级降压电路的正常工作，而且选用低压MOS管后，当后续的芯片器件选择与第二级降压电路中使用的低压MOS管一致的MOS器件时，经过降压得到的电压还能够跟随工艺过程中引入的偏差。

进一步，低压基准电路包括第一NMOS管和第一PMOS管，第一NMOS管的源极连接输入端，第一NMOS管的栅极连接第一降压电压源功率管的输出端，第一NMOS端的漏级连接第一PMOS管的源极，第一PMOS管的栅极与漏级短接，第一PMOS管的漏级连接接地端。

进一步，第一降压电压源功率管为第二NMOS管，第二NMOS管的栅极连接输入端，第二NMOS管的源极与栅极短接，第二NMOS管的漏级连接第一NOMS管的栅极。

进一步，MOS管采用40nm工艺。

本发明，采用NMOS管和PMOS管组成降压电路，由于MOS管具有温度升高，阈值电压降低，温度降低，阈值电压升高的特点，因此在低温情况下，为芯片提供的供电电压也就升高，在高温情况下，为芯片提供的供电电压也就更低，降低了为保证芯片PVT(Process,Voltage,and Temperature，工艺、电压和温度)正常工作所必须的margin(裕度)，降低了typic case和室温下的供电电压，使得低功耗模块功耗进一步降低，并减小了芯片不同corner功耗大小的分布范围，提高了芯片良率。

而且由于现有工艺中，即便是生产出来的同一批芯片，因此在生产过程中工艺不同，也就会导致芯片不同，因此对于不同工作条件下，芯片所需的工作电压也就不同，反之，对于同一个工作电压来说，对于现有的芯片来说，能在这个工作电压下能够正常工作的芯片即为良品，而本方案中，由于输出电压是跟随工艺变化的，在设计的典型工艺角的电压低于慢工艺角所需电压时，实际的慢工艺角芯片电压能得到一定的补偿，从而能够提高芯片的良率。

说明：芯片需要适应于它所在应用范围内变化的温度、电压，需要承受制造工艺的偏差，这就需要在设计实现过程中考虑这些变化的温度、电压和工艺偏差，即PVT。

Corner：工艺角，不同的晶片和不同的批次之间，MOSFETs参数的变化范围比较大。为减轻设计困难度，需要将器件性能限制在某个范围内，并报废超出这个范围的芯片，来严格控制预期的参数变化。工艺角即为这个性能范围。

typic case：typic，典型的；case，具体情况；事例；实例；实情；事实；特殊情况。

附图说明

图1为本发明一种温度自适应电压源实施例中第一级降压电路示意图；

图2为实施例中第二级降压电路示意图；

图3为第一级降压电路和第二级降压电路的级联示意图。

具体实施方式

下面通过具体实施方式进一步详细说明：

说明书附图中的附图标记包括：第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第一PMOS管PM1、第二PMOS管PM2。

实施例基本如附图3所示：一种温度自适应电压源，包括级联的第一级降压电路和第二级降压电路，图3中，虚线左侧部位即为第一降压电路，虚线右侧部分即为第二降压电路，第一级降压电路包括低压基准电路，用于对高压输入进行降压得到低压基准电压输出；第一降压电压源功率管，用于得到输出电流；

第二级降压电路包括超低压基准电路，用于对第一级降压电路输出的低压基准电压进行降压得到超低压基准电压输出；第二降压电压源功率管，用于得到输出电流。

具体的，如图1所示，第一级降压电路中低压基准电路均包括第一NMOS管和第一PMOS管，第一NMOS管的源极连接输入端，第一NMOS管的栅极连接第一降压电压源功率管的输出端，第一NMOS端的漏级连接第一PMOS管的源极，第一PMOS管的栅极与漏级短接，第一PMOS管的漏级连接接地端，其中，第一降压电压源功率管为第二NMOS管，第二NMOS管的栅极连接输入端，第二NMOS管的源极与栅极短接，第二NMOS管的漏级连接第一NOMS管的栅极。

如图2所示，第二级降压电路中超低压基准电路均包括第三NMOS管和第二PMOS管，第三NMOS管的源极连接输入端，第三NMOS管的栅极连接第一降压电压源功率管的输出端，第三NMOS端的漏级连接第二PMOS管的源极，第二PMOS管的栅极与漏级短接，第二PMOS管的漏级连接接地端，其中，第二降压电压源功率管为第四NMOS管，第四NMOS管的栅极连接输入端，第四NMOS管的源极与栅极短接，第四NMOS管的漏级连接第三NOMS管的栅极。

在第一级降压电路与第二级降压电路级联后，第一级降压电路的输出作为第二级降压电路输入。且，第一级降压电路中的第一NMOS管、第二NMOS管和第一PMOS管为高压MOS管，第二级降压电路中的第三NMOS管、第四NMOS管和第二PMOS管为低压MOS管。

具体实施过程如下：使用时，高压电源VDDH作为芯片的供电电压，在芯片处于休眠状态时，芯片会触发高压电源VDDH切入到本实施例中的温度自适应电压源上，并将高压电源VDDH作为第一级降压电路输入，触发方式可以由使用者手动切换，也可以是由芯片内部设计的切换机制进行智能触发，由于本实施例中并不涉及到对触发方式的改进，因此本实施例中不做过多详述。

高压电源VDDH在经过第一级降压电路降压后，得到低压输出VDDL，VDDL＝V_{GS_PM1}+V_{GS_NM1}；然后第一级降压电路得到的低压输出VDDL再作为第二级降压电路的输入，经过第二级降压电路降压后得到超低压输出VREG，由得到的超低压输出VREG为此时芯片提供超低压电压，VREG＝V_{GS_PM2}+V_{GS_NM3}。具体的，本实施例中，高压电源VDDH为2.1～3.6V，在经过第一级降压电路和第二级降压电路后，得到的超低压输出VREG为0.4～0.8V。

由于MOS管的温度特性能够得知，在温度升高时，V_{GS_PM1}、V_{GS_NM1}、V_{GS_PM2}、V_{GS_NM3}均减小，即VREG减小，在温度降低时，V_{GS_PM1}、V_{GS_NM1}、V_{GS_PM2}、V_{GS_NM3}均变大，即VREG变大，从而使得本实施例中的电压源能够随温度变化而提供不同的电压输出，从而适应不同的温度条件。

以上所述的仅是本发明的实施例，方案中公知的具体结构及特性等常识在此未作过多描述，所属领域普通技术人员知晓申请日或者优先权日之前发明所属技术领域所有的普通技术知识，能够获知该领域中所有的现有技术，并且具有应用该日期之前常规实验手段的能力，所属领域普通技术人员可以在本申请给出的启示下，结合自身能力完善并实施本方案，一些典型的公知结构或者公知方法不应当成为所属领域普通技术人员实施本申请的障碍。应当指出，对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。本申请要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。

Claims

1.一种温度自适应电压源，其特征在于：包括级联的第一级降压电路和第二级降压电路，所述第一级降压电路包括低压基准电路，用于对高压输入进行降压得到低压基准电压输出；第一降压电压源功率管，用于得到输出电流；

所述第二级降压电路包括超低压基准电路，用于对第一级降压电路输出的低压基准电压进行降压得到超低压基准电压输出；第二降压电压源功率管，用于得到输出电流；

所述第一级降压电路和第二级降压电路包括MOS管，用于随温度升高降低输出电压以及随温度降低升高输出电压。

2.根据权利要求1所述的温度自适应电压源，其特征在于：所述第一级降压电路采用高压MOS管，所述第二级降压电路采用低压MOS管。

3.根据权利要求1所述的温度自适应电压源，其特征在于：所述MOS管采用与运用系统中芯片器件相同的MOS器件。

4.根据权利要求1所述的温度自适应电压源，其特征在于：所述低压基准电路包括第一NMOS管和第一PMOS管，所述第一NMOS管的源极连接输入端，第一NMOS管的栅极连接所述第一降压电压源功率管的输出端，第一NMOS端的漏级连接第一PMOS管的源极，所述第一PMOS管的栅极与漏级短接，所述第一PMOS管的漏级连接接地端。

5.根据权利要求4所述的温度自适应电压源，其特征在于：所述第一降压电压源功率管为第二NMOS管，所述第二NMOS管的栅极连接输入端，所述第二NMOS管的源极与栅极短接，第二NMOS管的漏级连接第一NOMS管的栅极。

6.根据权利要求1所述的温度自适应电压源，其特征在于：所述MOS管采用40nm工艺。