CN101110586B - 一种开漏/开源电路的输出信号管脚控制装置及方法 - Google Patents
一种开漏/开源电路的输出信号管脚控制装置及方法 Download PDFInfo
- Publication number
- CN101110586B CN101110586B CN2007101197055A CN200710119705A CN101110586B CN 101110586 B CN101110586 B CN 101110586B CN 2007101197055 A CN2007101197055 A CN 2007101197055A CN 200710119705 A CN200710119705 A CN 200710119705A CN 101110586 B CN101110586 B CN 101110586B
- Authority
- CN
- China
- Prior art keywords
- output
- pin
- circuit
- input
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000006870 function Effects 0.000 claims description 45
- 230000000694 effects Effects 0.000 claims description 11
- 230000003068 static effect Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000003044 adaptive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002035 prolonged effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000002775 capsule Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种开漏/开源电路的输出信号管脚控制装置及方法，以解决在开漏/开源电路空闲状态时存在较大的静态功耗的问题。所述装置包括控制单元、受控输入输出单元和管脚状态存储单元，其中：控制单元在开漏/开源电路初始上电时控制受控输入输出单元单向输入导通，输出信号管脚输出的初始电平值经受控输入输出单元传输到管脚状态存储单元进行保存；控制单元在开漏/开源电路空闲状态时控制受控输入输出单元单向输出导通，管脚状态存储单元中保存的初始电平值经受控输入输出单元输出给输出信号管脚。本发明同时提供了一种开漏/开源电路系统。
Description
技术领域
本发明涉及数字电子技术，尤其涉及一种开漏/开源电路的输出信号管脚控制装置及方法。
背景技术
开漏(Open Drain)电路是指以金属氧化物半导体场效应管(Metal OxideSemiconductor field effect transistor，MOS FET)的漏极(Drain)为输出端的电路。开漏电路一般结构是在漏极外部的电路添加上拉电阻，完整的开漏电路由开漏器件和上拉电阻组成，开漏器件是指包括MOS FET并且以MOS FET的漏级为输出端的电路器件。如图1所示，为MOS FET组成的开漏电路结构示意图，开漏器件MOS FET的漏级为输出信号管脚，简称开漏管脚，Rpull-up为上拉电阻；VDD为供电电源，VSS连接到地，为开漏管脚提供0参考电位。当开漏电路导通时，开漏电路的内部电流从供电电源VDD经由上拉电阻Rpull-up流入MOS FET再到地VSS。
开源(Open Source)电路是指以MOS FET的源极(Source)为输出端的电路。开源电路一般结构是在源极外部的电路添加下拉电阻，完整的开源电路由开源器件和下拉电阻组成，开源器件是指包括MOS FET并且以MOS FET的源级为输出端的电路器件。如图2所示，为MOS FET组成的开源电路结构示意图，开源器件MOS FET的源级为输出信号管脚，简称开源管脚，Rpull-down为下拉电阻；VDD为供电电源，VSS连接到地，为开源管脚提供0参考电位。当开源电路导通时，开源电路的内部电流从供电电源VDD流入MOS FET经由下拉电阻Rpull-down再到地VSS。
开漏/开源电路所处的状态包括初始状态、正常工作状态和空闲状态，初始状态是指电路初始上电时所处的状态，一般持续很短的时间；正常工作状态是指电路进行正常工作时所处的状态；空闲状态是指电路不进行正常工作，等待控制时所处的状态，当开漏/开源电路接收到脱离空闲状态命令后，才会脱离空闲状态，进入正常工作状态。开漏/开源电路可以通过电路内部的控制功能实现正常工作状态与空闲状态之间的相互转换，以及初始状态到正常工作状态的转换。
开漏/开源电路的系统功耗一般分为动态功耗和静态功耗。动态功耗是指开漏/开源电路正常工作状态时的功率消耗；静态功耗是指开漏/开源电路空闲状态时的功率消耗。可见开漏/开源电路的静态功耗是无用的功率消耗，应该进行有效控制使开漏/开源电路空闲状态时保持较低的功率消耗。
现有技术中在开漏电路空闲状态时，如果开漏管脚为低电平，存在较大的内部电流，计算公式如[1]所示：
I1＝(VDD-VOL)/Rpull-up [1]
其中，I1为开漏电路处于空闲状态且开漏管脚为低电平时的内部电流，VDD为电源电压，VOL为保证逻辑门的输出为低电平时的电压最大值，Rpull- up为上拉电阻。
在开源电路空闲状态时，如果开源管脚为高电平，存在较大的内部电流，计算公式如[2]所示：
I2＝(VOH-VSS)/Rpull-down [2]
其中，I2为开源电路处于空闲状态且开源管脚为高电平时的内部电流，VSS为接地0参考电位，VOH为保证逻辑门的输出为高电平时的电压最小值，Rpull-down为下拉电阻。
在开漏电路处于空闲状态并且开漏管脚为低电平，或者开源电路处于空闲状态并且开源管脚为高电平时，开漏/开源电路中存在较大的内部电流导致较大的静态功耗，影响了系统功耗和电路器件的寿命。
发明内容
本发明实施例提供了一种开漏/开源电路的输出信号管脚控制装置及方法，以解决开漏/开源电路空闲状态时可能存在较大的内部电流，导致较大的静态功耗的问题。
本发明实施例提供了一种开漏/开源电路的输出信号管脚控制装置，包括：控制单元、受控输入输出单元和管脚状态存储单元，所述受控输入输出单元连接在开漏/开源电路的输出信号管脚和管脚状态存储单元之间，其中：
所述控制单元在开漏/开源电路初始上电时控制受控输入输出单元单向输入导通，所述输出信号管脚输出的初始电平值经单向输入导通的受控输入输出单元传输到管脚状态存储单元进行保存；
所述控制单元在开漏/开源电路空闲状态时控制受控输入输出单元单向输出导通，所述管脚状态存储单元中保存的初始电平值经单向输出导通的受控输入输出单元输出给所述输出信号管脚。
本发明实施例提供了一种开漏/开源电路系统，包括开漏/开源电路，还包括：控制单元、受控输入输出单元和管脚状态存储单元，所述受控输入输出单元连接在开漏/开源电路的输出信号管脚和管脚状态存储单元之间，其中：
所述控制单元在开漏/开源电路系统初始上电时控制受控输入输出单元单向输入导通，所述输出信号管脚输出的初始电平值经单向输入导通的受控输入输出单元传输到管脚状态存储单元进行保存；
所述控制单元在开漏/开源电路系统空闲状态时控制受控输入输出单元单向输出导通，所述管脚状态存储单元中保存的初始电平值经单向输出导通的受控输入输出单元输出给所述输出信号管脚；
所述受控输入输出单元在开漏/开源电路系统正常工作状态时，在开漏/开源电路系统内部的控制功能作用下双向导通。
本发明实施例同时提供了一种开漏/开源电路的输出信号管脚控制方法，包括：
在开漏/开源电路初始上电时，保存开漏/开源电路的输出信号管脚输出的初始电平值；
在开漏/开源电路空闲状态时，控制所述输出信号管脚的输出电平值为保存的初始电平值。
本发明实施例提供的开漏/开源电路的输出信号管脚控制装置及方法，在开漏/开源电路空闲状态时，控制输出信号管脚的输出电平值为开漏/开源电路初始上电时保存的输出信号管脚的初始电平值，实现了对开漏/开源管脚的自适应控制，在空闲状态时保持较小的内部电流从而保持较低的静态功耗，降低了系统功耗，延长了电路器件的使用寿命。
附图说明
图1为现有技术中MOS FET组成的开漏电路结构示意图；
图2为现有技术中MOS FET组成的开源电路结构示意图；
图3为本发明实施例中开漏/开源电路的输出信号管脚控制装置框图；
图4为本发明实施例中开漏/开源电路的输出信号管脚控制方法流程图；
图5为本发明实施例中双向PAD的结构示意图；
图6为本发明实施例中双向PAD的真值表；
图7为本发明实施例一中开漏电路的输出信号管脚控制电路结构示意图；
图8为本发明实施例二中开源电路的输出信号管脚控制电路结构示意图。
具体实施方式
在开漏/开源电路空闲状态时，电路中可能存在较大的内部电流导致较大的静态功耗：在开漏电路空闲状态时，如果开漏管脚为低电平，电路中存在较大的内部电流；在开源电路空闲状态时，如果开源管脚为高电平，电路中存在较大的内部电流。
为了解决在开漏/开源电路空闲状态时，电路中可能存在较大的内部电流导致较大的静态功耗的问题，首先对开漏/开源电路空闲状态时电路中的内部电流进行分析。在开漏电路空闲状态时，如果开漏管脚为高电平，内部电流的计算公式如[3]所示：
I3＝(VDD-VOH)/Rpull-up [3]
其中，I3为开漏电路处于空闲状态且开漏管脚为高电平时的内部电流，VDD为电源电压，VOH为保证逻辑门的输出为高电平时的电压最小值，Rpull-up为上拉电阻。设VDD＝3.3V，VOH＝2.4V，VOL＝0.4V，Rpull-up＝1Ω，把数值分别带入公式[1]和[3]进行计算：
I1＝(3.3V-0.4V)/1Ω＝2.9A
I3＝(3.3V-2.4V)/1Ω＝0.9A
通过具体的数值对比空闲状态时开漏管脚分别为低电平和高电平开漏电路中的内部电流，可以看出开漏管脚为高电平可以大大减小空闲状态时开漏电路的内部电流，降低开漏电路的静态功耗。
在开源电路空闲状态时，如果开源管脚为低电平，内部电流的计算公式如[4]所示：
I4＝(VOL-VSS)/Rpull-down [4]
其中，I4为开源电路处于空闲状态且开源管脚为低电平时的内部电流，VSS为接地0参考电位，VOL为保证逻辑门的输出为低电平时的电压最大值，Rpull-down为下拉阻。设VOH＝2.4V，VOL＝0.4V，Rpull-down＝1Ω，把数值分别带入公式[2]和[4]进行计算：
I2＝(2.4-0)/1Ω＝2.4A
I4＝(0.4-0)/1Ω＝0.4A
通过具体的数值对比空闲状态时开源管脚分别为高电平和低电平开源电路中的内部电流，可以看出开源管脚为低电平可以大大减小空闲状态时开源电路的内部电流，降低开源电路的静态功耗。
基于对开漏/开源电路空闲状态时电路中内部电流的分析，本发明实施例提供了一种开漏/开源电路的输出信号管脚控制装置及方法，通过对开漏/开源管脚的自适应控制，使开漏电路空闲状态时，开漏管脚保持为高电平，开源电路空闲状态时，开源管脚保持为低电平，从而达到保持较小的内部电流，降低静态功耗的目的。如图3所示，为开漏/开源电路系统结构示意图，开漏/开源电路系统包括开漏/开源电路300和开漏/开源电路的输出信号管脚控制装置，开漏/开源电路系统通过系统内部的控制功能可以实现初始状态到正常工作状态的转换，和正常工作状态与空闲状态之间的相互转换。开漏/开源电路300与开漏/开源电路系统在同一控制功能的控制下实现状态转换，所以开漏/开源电路所处的状态与开漏/开源电路系统所处的状态是同步的。本发明实施例提供的开漏/开源电路的输出信号管脚控制装置，包括控制单元301、受控输入输出单元302和管脚状态存储单元303，受控输入输出单元302连接在开漏/开源电路300的输出信号管脚和管脚状态存储单元303之间，其中：
控制单元301在开漏/开源电路初始上电时，控制受控输入输出单元302单向输入导通，开漏/开源电路的输出信号管脚输出的初始电平值经单向输入导通的受控输入输出单元302传输到管脚状态存储单元303进行保存；
在开漏/开源电路初始上电时，如果是开漏电路，由于外接的上拉电阻的作用开漏管脚输出的初始电平值为高电平；如果是开源电路，由于外接的下拉电阻的作用开源管脚输出的初始电平值为低电平；
控制单元301在开漏/开源电路空闲状态时，控制受控输入输出单元302单向输出导通，管脚状态存储单元303中保存的初始电平值经单向输出导通的受控输入输出单元302控制开漏/开源电路的输出信号管脚的输出电平值；
在开漏/开源电路空闲状态时，如果是开漏电路，管脚状态存储单元303中保存的高电平输出给开漏管脚，在开漏电路空闲状态时控制开漏管脚的输出电平值保持高电平；如果是开源电路，管脚状态存储单元303中保存的低电平输出给开源管脚，在开源电路空闲状态时控制开源管脚的输出电平值保持低电平；
控制单元301在开漏/开源电路正常工作状态时，对受控输入输出单元302不进行控制，受控输入输出单元302在系统内部的控制功能作用下，具备双向导通功能。
本发明实施例同时提供了一种开漏/开源电路的输出信号管脚控制方法，如图4所示，包括：
S401、在开漏/开源电路初始上电时，控制单元控制受控输入输出单元实现单向输入导通功能，开漏/开源电路的输出信号管脚输出的初始电平值通过受控输入输出单元的单向输入导通，保存到管脚状态存储单元；
如果是开漏电路，由于外接的上拉电阻而拉高电位，使得开漏管脚的电平值为高电平，通过受控输入输出单元的单向输入导通，保存到管脚状态存储单元，即对于开漏电路管脚状态存储单元中保存高电平；如果是开源电路，由于外接的下拉电阻而拉低电位，使得开源管脚的电平值为低电平，通过受控输入输出单元的单向输入导通，保存到管脚状态存储单元，即对于开源电路管脚状态存储单元中保存低电平；
S402、在开漏/开源电路空闲状态时，控制单元控制受控输入输出单元实现单向输出导通功能，通过受控输入输出单元的单向输出导通，控制开漏/开源电路的输出信号管脚的输出电平值为管脚状态存储单元中保存的初始电平值；
如果是开漏电路，管脚状态存储单元中保存高电平，通过受控输入输出单元的单向输出导通，控制开漏管脚的输出电平值保持为高电平；如果是开源电路，管脚状态存储单元中保存低电平，通过受控输入输出单元的单向输出导通，控制开源管脚的输出电平值保持为低电平。
在开漏/开源电路正常工作状态时，开漏/开源电路的输出信号管脚控制装置不影响开漏/开源电路的正常工作，开漏/开源管脚的输出信号电平由开漏/开源电路控制，此时受控输入输出单元在开漏/开源电路系统内部的控制功能作用下实现双向导通功能。
本发明实施例提供的开漏/开源电路的输出信号管脚控制装置及方法，通过对开漏/开源管脚的自适应控制，在开漏/开源电路空闲状态时保持较小的内部电流从而保持较低的静态功耗，降低了系统功耗，延长了电路器件的使用寿命。
下面以具体的实施例分别对开漏/开源电路的输出信号管脚控制装置及方法进行详细介绍。
具备上述功能的受控输入输出单元很多，以常用的双向PAD为例，如图5所示，双向PAD由一个CMOS门电路控制I/O态PAD实现导通功能。OEN、C、I均为内部管脚，其中OEN为控制管脚，I为内部输入管脚，C为内部输出管脚，PAD为双向PAD的实际信号管脚。双向PAD的真值表如图6所示，从真值表可以看出，当OEN＝1时，双向PAD实现单向输入导通功能，实际信号管脚PAD为输入端，内部输出管脚C为输出端，输入PAD的信号电平值与输出C的信号电平值相同；OEN＝0时，双向PAD实现单向输出导通功能，内部输入管脚I为输入端，实际信号管脚PAD为输出端，输入I的信号电平值与输出PAD的信号电平值相同；当OEN不受控制，即处于高阻态时，双向PAD处于一种不稳定的状态。双向PAD实现单向输入导通功能和单向输出导通功能中的“输入”和“输出”都是相对于实际信号管脚PAD而言的。从以上分析可以看出，双向PAD可在控制管脚OEN的控制下实现受控单向导通功能。
实施例一
如图7所示，为本发明一个具体实施例，该图是开漏电路系统电路结构示意图，包括开漏电路和开漏电路的输出信号管脚控制装置，开漏电路系统通过系统内部的控制功能可以实现初始状态到正常工作状态的转换，和正常工作状态与空闲状态之间的相互转换。
图中开漏器件700，即MOS FET和上拉电阻Rpull-up组成完整的开漏电路，在开漏电路处于空闲状态并且开漏管脚为低电平时，存在较大的内部电流，导致较大的静态功耗。利用本发明实施例提供的方案，对开漏电路增加开漏电路的输出信号管脚控制装置，其中，受控输入输出单元由双向PAD702实现，管脚状态存储单元由状态寄存器703实现，对各电路器件的连接方式说明如下：
控制单元301与双向PAD的控制管脚OEN相连，控制单元的输出用来设置控制管脚OEN的电平值，实现对双向PAD的控制，在开漏电路初始上电时控制单元输出高电平，通过设置OEN为高电平控制双向PAD实现单向输入导通功能，在开漏电路空闲状态时控制单元输出低电平，通过设置OEN为低电平控制双向PAD实现单向输出导通功能；在正常工作状态时，双向PAD不受控制单元的控制，而在系统内部的控制功能作用下工作，具备双向导通功能，不会影响开漏电路的正常工作；
双向PAD702的控制管脚OEN接收控制单元的输出，实际信号管脚PAD与开漏电路的开漏管脚相连，并在实现单向输入导通功能时接收开漏管脚的初始电平值，并通过内部输出管脚C传输到状态寄存器的输入端，在实现单向输出导通功能时，通过内部输入管脚I接收状态寄存器中保存的开漏管脚的初始电平值，并用开漏管脚的初始电平值控制开漏管脚的输出电平；
状态寄存器703的输入端与双向PAD的内部输出管脚C相连，在双向PAD实现单向输入导通功能时接收内部输出管脚C输入的开漏管脚的初始电平值，状态寄存器的输出端与双向PAD的内部输入管脚I相连，在双向PAD实现单向输出导通功能时向内部输入管脚I输出保存的开漏管脚的初始电平值。
基于上述的电路设计，本发明在开漏电路中实现对开漏管脚的自适应控制，具体控制过程的工作原理包括以下步骤：
a1、在开漏电路初始上电时，控制单元设置OEN的电平值为1，OEN＝1时双向PAD实现单向输入导通功能，由于上拉电阻Rpull-up的作用，开漏管脚的电位被拉高，使得开漏管脚的初始电平值为高电平，开漏管脚的高电平通过双向PAD的单向输入导通，经由内部输出管脚C传输到状态寄存器，使得状态寄存器中保存高电平；
b1、在开漏电路正常工作状态时，控制单元不设置OEN的电平值，OEN在系统内部的控制功能作用下，使双向PAD实现双向导通，此时开漏管脚的输出电平由开漏电路决定；
c1、在开漏电路空闲状态时，控制单元设置OEN的电平值为0，OEN＝0时双向PAD实现单向输出导通功能，状态寄存器中保存的开漏管脚的初始电平值，即高电平通过双向PAD的单向输出导通，经由内部输入管脚I控制开漏管脚的输出电平，使得开漏管脚的输出保持在高电平。
对于开漏电路，通过本发明实施例提供的开漏电路的输出信号管脚控制方案，利用双向PAD的受控单向导通功能，将初始上电时开漏管脚的高电平保存在状态寄存器，并将状态寄存器保存的高电平在空闲状态时控制为开漏管脚的输出电平值，使空闲状态时开漏管脚输出保持为高电平，减小了空闲状态时开漏电路的内部电流，降低了静态功耗，实现了降低系统功耗延长电路器件使用寿命的目的。
实施例二
如图8所示，为本发明一个具体实施例，该图是开源电路系统电路结构示意图，包括开源电路和开源电路的输出信号管脚控制装置，开源电路系统通过系统内部的控制功能可以实现初始状态到正常工作状态的转换，和正常工作状态与空闲状态之间的相互转换。
图中开源器件800，即MOS FET和下拉电阻Rpull-down组成完整的开源电路，在开源电路处于空闲状态并且开源管脚为高电平时，存在较大的内部电流，导致较大的静态功耗。利用本发明实施例提供的方案，对开源电路增加开源电路的输出信号管脚控制装置，其中，受控输入输出单元由双向PAD702实现，管脚状态存储单元由状态寄存器703实现，对各电路器件的连接方式说明如下：
控制单元301与双向PAD的控制管脚OEN相连，控制单元的输出设置控制管脚OEN的电平值，实现对双向PAD的控制，在开源电路初始上电时控制单元输出高电平，通过设置OEN为高电平控制双向PAD实现单向输入导通功能，在开源电路空闲状态时控制单元输出低电平，通过设置OEN为低电平控制双向PAD实现单向输出导通功能；在开源电路正常工作状态时，双向PAD不受控制单元的控制，而在系统内部的控制功能作用下工作，具备双向导通功能，不会影响开源电路的正常工作；
双向PAD702的控制管脚OEN接收控制单元的输出，实际信号管脚PAD与开源电路的开源管脚相连，并在实现单向输入导通功能时接收开源管脚的初始电平值，并通过内部输出管脚C传输到状态寄存器的输入端，在实现单向输出导通功能时，通过内部输入管脚I接收状态寄存器中保存的开源管脚的初始电平值，并用开源管脚的初始电平值控制开源管脚的输出电平；
状态寄存器703的输入端与双向PAD的内部输出管脚C相连，在双向PAD实现单向输入导通功能时接收内部输出管脚C输入的开源管脚的初始电平值，状态寄存器的输出端与双向PAD的内部输入管脚I相连，在双向PAD实现单向输出导通功能时向内部输入管脚I输出保存的开源管脚的初始电平值。
基于上述的电路设计，本发明在开源电路中实现对开源管脚的自适应控制，具体控制过程的工作原理包括以下步骤：
a2、在开源电路初始上电时，控制单元设置OEN的电平值为1，OEN＝1时双向PAD实现单向输入导通功能，由于下拉电阻Rpull-down的作用，开源管脚的电位被拉低，使得开源管脚的初始电平值为低电平，开源管脚的低电平通过双向PAD的单向输入导通，经由内部输出管脚C传输到状态寄存器，使得状态寄存器中保存低电平；
b2、在开源电路正常工作状态时，控制单元不设置OEN的电平值，OEN在系统内部的控制功能作用下，使双向PAD双向导通，此时开源管脚的输出电平由开源电路决定；
c2、在开源电路空闲状态时，控制单元设置OEN的电平值为0，OEN＝0时双向PAD实现单向输出导通功能，状态寄存器中保存的开源管脚的初始电平值，即低电平通过双向PAD的单向输出导通，经由内部输入管脚I控制开源管脚的输出电平值，使得开源管脚的输出保持在低电平。
对于开源电路，通过本发明实施例提供开源电路的输出信号管脚控制方案，利用双向PAD的受控单向导通功能，在开源电路初始上电时将开源管脚输出的低电平保存在状态寄存器，并将状态寄存器保存的低电平在开源电路空闲状态时控制为开源管脚的输出电平，使开源电路空闲状态时开源管脚的输出电平值保持为低电平，减小了空闲状态时开源电路的内部电流，降低了静态功耗，实现了降低系统功耗延长电路器件使用寿命的目的。
综上所述，对于开漏/开源电路，增加双向PAD控制开漏/开源管脚在开漏/开源电路空闲状态时的输出电平：使得对于开漏电路在空闲状态时输出电平保持为高电平，对于开源电路在空闲状态时输出电平保持为低电平，减小了空闲状态时开漏/开源电路的内部电流，达到了减小静态功耗的目的。
在实际应用中，MOS FET在一定的条件下可以由三极管替代，MOS FET的漏级与三极管的发射极对应，MOS FET的源级与三极管的集电极对应，开漏/开源电路对应为开发/开集电路，开漏/开源管脚也就对应为开发/开集管脚。本发明实施例提供的开漏/开源电路的输出信号管脚控制装置及方法，在开发/开集电路中，同样也适用于控制开发/开集电路的输出信号管脚，其实现原理是一致的。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种开漏/开源电路的输出信号管脚控制装置，其特征在于，包括：控制单元、受控输入输出单元和管脚状态存储单元，所述受控输入输出单元连接在开漏/开源电路的输出信号管脚和管脚状态存储单元之间，其中：
所述控制单元在开漏/开源电路初始上电时控制受控输入输出单元单向输入导通，所述输出信号管脚输出的初始电平值经单向输入导通的受控输入输出单元传输到管脚状态存储单元进行保存；
所述控制单元在开漏/开源电路空闲状态时控制受控输入输出单元单向输出导通，所述管脚状态存储单元中保存的初始电平值经单向输出导通的受控输入输出单元输出给所述输出信号管脚；
所述控制单元在开漏/开源电路正常工作状态时对受控输入输出单元不进行控制，所述受控输入输出单元在开漏/开源电路系统内部的控制功能作用下双向导通。
2.如权利要求1所述的装置，其特征在于，所述受控输入输出单元为双向PAD，所述管脚状态存储单元为状态寄存器，所述双向PAD包括控制管脚、内部输入管脚、内部输出管脚和实际信号管脚，所述状态寄存器包括输入端和输出端；
所述双向PAD的控制管脚与所述控制单元连接，并在控制单元输出高电平时单向输入导通，控制单元输出低电平时单向输出导通；
所述双向PAD的实际信号管脚与开漏/开源电路的输出信号管脚连接，内部输入管脚与所述状态寄存器的输出端连接，内部输出管脚与所述状态寄存器的输入端连接。
3.一种开漏/开源电路系统，包括开漏/开源电路，其特征在于，还包括：控制单元、受控输入输出单元和管脚状态存储单元，所述受控输入输出单元连接在开漏/开源电路的输出信号管脚和管脚状态存储单元之间，其中：
所述控制单元在开漏/开源电路系统初始上电时控制受控输入输出单元单向输入导通，所述输出信号管脚输出的初始电平值经单向输入导通的受控输入输出单元传输到管脚状态存储单元进行保存；
所述控制单元在开漏/开源电路系统空闲状态时控制受控输入输出单元单向输出导通，所述管脚状态存储单元中保存的初始电平值经单向输出导通的受控输入输出单元输出给所述输出信号管脚；
所述受控输入输出单元在开漏/开源电路系统正常工作状态时，在开漏/开源电路系统内部的控制功能作用下双向导通。
4.如权利要求3所述的系统，其特征在于，所述受控输入输出单元为双向PAD，所述管脚状态存储单元为状态寄存器，所述双向PAD包括控制管脚、内部输入管脚、内部输出管脚和实际信号管脚，所述状态寄存器包括输入端和输出端；
所述双向PAD的控制管脚与所述控制单元连接，并在控制单元输出高电平时单向输入导通，控制单元输出低电平时单向输出导通；
所述双向PAD的实际信号管脚与开漏/开源电路的输出信号管脚连接，内部输入管脚与所述状态寄存器的输出端连接，内部输出管脚与所述状态寄存器的输入端连接。
5.如权利要求3所述的系统，其特征在于，所述开漏电路包括开漏器件和上拉电阻。
6.如权利要求3所述的系统，其特征在于，所述开源电路包括开源器件和下拉电阻。
7.一种开漏/开源电路的输出信号管脚控制方法，其特征在于，包括：
在开漏/开源电路初始上电时，保存开漏/开源电路的输出信号管脚输出的初始电平值；
在开漏/开源电路空闲状态时，控制所述输出信号管脚的输出电平值为保存的初始电平值。
8.如权利要求7所述的方法，其特征在于，所述开漏电路的输出信号管脚输出的初始电平值为高电平，所述开源电路的输出信号管脚输出的初始电平值为低电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101197055A CN101110586B (zh) | 2007-07-30 | 2007-07-30 | 一种开漏/开源电路的输出信号管脚控制装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101197055A CN101110586B (zh) | 2007-07-30 | 2007-07-30 | 一种开漏/开源电路的输出信号管脚控制装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101110586A CN101110586A (zh) | 2008-01-23 |
| CN101110586B true CN101110586B (zh) | 2011-07-20 |
Family
ID=39042510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101197055A Expired - Fee Related CN101110586B (zh) | 2007-07-30 | 2007-07-30 | 一种开漏/开源电路的输出信号管脚控制装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101110586B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI435208B (zh) * | 2010-12-02 | 2014-04-21 | Realtek Semiconductor Corp | 積體電路與其控制方法 |
| CN102185599B (zh) * | 2011-01-24 | 2015-11-25 | 苏州聚元微电子有限公司 | 芯片输入端上拉电阻的静态功耗消除电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866740A (zh) * | 2005-05-13 | 2006-11-22 | 阿纳洛格装置公司 | 开放漏极驱动器及包括该开放漏极驱动器的开关电路 |
| JP2007104181A (ja) * | 2005-10-03 | 2007-04-19 | New Japan Radio Co Ltd | オープンドレイン出力回路 |
-
2007
- 2007-07-30 CN CN2007101197055A patent/CN101110586B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866740A (zh) * | 2005-05-13 | 2006-11-22 | 阿纳洛格装置公司 | 开放漏极驱动器及包括该开放漏极驱动器的开关电路 |
| JP2007104181A (ja) * | 2005-10-03 | 2007-04-19 | New Japan Radio Co Ltd | オープンドレイン出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101110586A (zh) | 2008-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7936209B2 (en) | I/O buffer with low voltage semiconductor devices | |
| CN104638887A (zh) | 一种可实现输出高电平转换的输出驱动电路 | |
| JP6058714B2 (ja) | 高信号レベル対応入出力回路 | |
| JP5442734B2 (ja) | 高信号レベル対応入出力回路 | |
| CN101753129B (zh) | 可承受高电压的输出缓冲器 | |
| US6750680B2 (en) | Semiconductor integrated circuit, logic operation circuit, and flip flop | |
| JP2011530215A (ja) | 高信号レベル対応入出力回路 | |
| KR20110051210A (ko) | 하이 신호 레벨 순응 입력/출력 회로들 | |
| CN102231598B (zh) | 一种电源电路 | |
| TWI715498B (zh) | 連接埠控制裝置 | |
| JP2005524251A (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
| US20180191348A1 (en) | Low power general purpose input/output level shifting driver | |
| CN214101345U (zh) | 一种支持宽电平范围高速率数据的电平转换结构 | |
| KR20110051211A (ko) | 하이 신호 레벨 순응 입력/출력 회로들 | |
| CN101110586B (zh) | 一种开漏/开源电路的输出信号管脚控制装置及方法 | |
| WO2018032766A1 (zh) | 一种电压产生装置及半导体芯片 | |
| CN102638257B (zh) | 输出电路、包括输出电路的系统以及控制输出电路的方法 | |
| CN101459424B (zh) | 输出单元、输入单元以及输入输出元件 | |
| CN111462789A (zh) | 用于减少漏电流的装置及方法 | |
| CN101207277A (zh) | 电子保险丝电路 | |
| EP0948841B1 (en) | Method and apparatus for low power data transmission | |
| WO2023109089A1 (zh) | 实现外部监控和配置的flash型fpga的配置电路 | |
| EP2297854B1 (en) | Internal charge transfer for circuits | |
| US20140002161A1 (en) | Circuit arrangement, a retention flip-flop, and methods for operating a circuit arrangement and a retention flip-flop | |
| CN103199845A (zh) | 基于开漏总线的双向缓冲器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110720 Termination date: 20120730 |