CN216252737U - 高适应性的信号传输电路 - Google Patents
高适应性的信号传输电路 Download PDFInfo
- Publication number
- CN216252737U CN216252737U CN202122981783.4U CN202122981783U CN216252737U CN 216252737 U CN216252737 U CN 216252737U CN 202122981783 U CN202122981783 U CN 202122981783U CN 216252737 U CN216252737 U CN 216252737U
- Authority
- CN
- China
- Prior art keywords
- signal transmission
- pmos tube
- tube
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型涉及一种高适应性的信号传输电路。其包括信号传输电路本体，所述信号传输电路本体包括PMOS管P1以及PMOS管P2，PMOS管P1的源极端接收输入信号A，PMOS管P1的漏极端与PMOS管PM2的漏极端相互连接后得到信号传输输出端，通过所述信号传输输出端得到输出信号Y；PMOS管P2的源极端接收输入信号B；还包括信号传输控制电路，所述信号传输控制电路的输入端接控制信号VIN，信号传输控制电路还与PMOS管P1以及PMOS管P2适配连接，控制信号VIN为高电平时，所述信号传输控制电路控制PMOS管P1以及PMOS管P2同时处于关断状态，以使得信号传输输出端的输出信号Y为浮空状态。本实用新型能提高信号传输的适应性，确保信号传输电路的信号传输可靠性。
Description
技术领域
本实用新型涉及一种信号传输电路，尤其是一种高适应性的信号传输电路。
背景技术
信号传输电路，具体是指能进行信号传输的电路。一般地，信号传输电路所要传输的信号包括输入信号A以及输入信号B，信号传输电路的信号传输状态受控制信号VIN控制。具体地，当控制信号VIN为高电平时，信号传输电路的输出信号Y为浮空状态；当控制信号VIN为低电平时，所述信号传输电路的输出信号Y跟随输入信号A或输入信号B。
目前，在对信号传输电路的工作过程研究发现，当需要使得所述信号传输电路的输出信号Y为浮空状态时，则需要控制信号VIN不仅需要为高电平状态，还需要使得控制信号VIN的最大电压要大于输入信号A或输入信号B，否则，无法使得信号传输电路的输出信号Y处于浮空状态。因此，现有信号传输电路的传输特性适应性较差，难以满足实际工作的需要。
发明内容
本实用新型的目的是克服现有技术中存在的不足，提供一种高适应性的信号传输电路，其能提高信号传输的适应性，确保信号传输电路的信号传输可靠性。
按照本实用新型提供的技术方案，所述高适应性的信号传输电路，包括信号传输电路本体，所述信号传输电路本体包括PMOS管P1以及PMOS管P2，PMOS管P1的源极端接收输入信号A，PMOS管P1的漏极端与PMOS管PM2的漏极端相互连接后得到信号传输输出端，通过所述信号传输输出端得到输出信号Y；PMOS管P2的源极端接收输入信号B；
还包括信号传输控制电路，所述信号传输控制电路的输入端接控制信号VIN，信号传输控制电路还与PMOS管P1以及PMOS管P2适配连接，控制信号VIN为高电平时，所述信号传输控制电路控制PMOS管P1以及PMOS管P2同时处于关断状态，以使得信号传输输出端的输出信号Y为浮空状态。
所述信号传输控制电路包括信号传输控制第一子电路以及信号传输控制第二子电路，其中，信号传输控制第一子电路以及信号传输控制第二子电路相应的输入端均接控制信号VIN，信号传输控制第一子电路的输出端与PMOS管P1的栅极端以及所述PMOS管P1的源极端连接，信号传输控制第二子电路的输出端与PMOS管P2的栅极端以及所述PMOS管P2的源极端连接。
所述信号传输控制第一子电路包括反相器INV2，反相器INV2的输入端与接控制信号VIN，反相器INV2的输出端与PMOS管P3的栅极端连接，PMOS管P3的漏极端与PMOS管P1的栅极端连接，PMOS管P3的源极端通过电阻R7与PMOS管P1的源极端连接。
所述信号传输控制第二子电路包括反相器INV1，反相器INV1的输入端与接控制信号VIN，反相器INV1的输出端与PMOS管P4的栅极端连接，PMOS管P4的漏极端与PMOS管P2的栅极端连接，PMOS管P4的源极端通过电阻R6与PMOS管P2的源极端连接。
所述信号传输电路本体还包括NMOS管N1、NMOS管N2、NMOS管N3以及NMO管N4，其中，NMOS管N1的栅极端与NMOS管N2的栅极端连接，NMOS管N1的漏极端与电阻R1的一端连接，电阻R1的另一端与电阻R3的一端、电阻R7以及PMOS管P1的源极端连接；
NMOS管N1的源极端与NMOS管N3的漏极端、PMOS管P1的栅极端以及PMOS管P3的漏极端连接，NMOS管N3的栅极端与电阻R3的另一端连接；NMOS管N3的漏极端与NMOS管N4的的漏极端、反相器IN1的输入端、反相器INV2的输入端以及电阻R5的一端连接；
NMOS管N4的漏极端与NMOS管N2的源极端、PMOS管P2的栅极端以及PMOS管P4的源极端连接，NMOS管N2的漏极端与电阻R2的一端连接，电阻R2的另一端与电阻R4的一端、电阻R6以及PMOS管P2的源极端连接，电阻R4的另一端与NMOS管N4的栅极端连接。
本实用新型的优点：当控制信号VIN为低电平时，则输出信号Y为跟随输入信号A或输入信号B；当控制信号VIN为高电平时，利用信号传输控制第一子电路能使得PMOS管P1处于关断状态，利用信号控制第二子电路能使得PMOS管P2也处于关断状态，当PMOS管P1以及PMOS管P2均处于关断状态时，输出信号Y为浮空状态，此时，即不需要考虑控制信号VIN的最大电平与输入信号A或输入信号B间的大小关系，从而提高信号传输的适应性，确保信号传输电路的信号传输可靠性。
附图说明
图1为本实用新型的电路原理图。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
为了能提高信号传输的适应性，确保信号传输电路的信号传输可靠性，本实用新型包括信号传输电路本体，所述信号传输电路本体包括PMOS管P1以及PMOS管P2，PMOS管P1的源极端接收输入信号A，PMOS管P1的漏极端与PMOS管PM2的漏极端相互连接后得到信号传输输出端，通过所述信号传输输出端得到输出信号Y；PMOS管P2的源极端接收输入信号B；
还包括信号传输控制电路，所述信号传输控制电路的输入端接控制信号VIN，信号传输控制电路还与PMOS管P1以及PMOS管P2适配连接，控制信号VIN为高电平时，所述信号传输控制电路控制PMOS管P1以及PMOS管P2同时处于关断状态，以使得信号传输输出端的输出信号Y为浮空状态。
具体地，信号传输电路本体可以采用现有常用的形式，信号传输电路的具体实施情况可根据需要选择，此处不再赘述。一般地，信号传输电路的输出级包括PMOS管P1以及PMOS管P2，其中，PMOS管P1的源极端接输入信号A，PMOS管P2的源极端接收输入信号B，输入信号A、输入信号B的具体情况与现有相一致，为本技术领域人员所熟知，此处不再赘述。PMOS管P1的漏极端与PMOS管P2的漏极端相互连接，以能形成整个信号传输电路本体的信号传输输出端，即通过信号传输输出端能得到输出信号Y，得到输出信号Y的具体情况与现有相一致，为本技术领域人员所熟知，此处不再赘述。
当需要输出信号Y处于浮空状态时，为了能确保通过信号传输输出端得到输出信号Y处于浮空状态的可靠性，本实用新型实施例中，还包括信号传输控制电路，其中，信号传输控制电路受控制信号VIN控制，信号传输控制电路与PMOS管P1以及PMOS管P2适配连接。具体工作时，当控制信号VIN为高电平时，所述信号传输控制电路控制PMOS管P1以及PMOS管P2同时处于关断状态，由于PMOS管P1以及PMOS管P2均处于关断状态，因此，信号传输输出端的输出信号Y为浮空状态。当然，当控制信号VIN为低电平时，PMOS管P1以及PMOS管P2均处于导通状态，输出信号Y跟随输入信号A或输入信号B，即当控制信号VIN为低电平时，信号传输控制电路不会影响信号传输电路本体的具体工作方式，此时，信号传输电路本体的具体工作方式与现有相一致，从而能满足对输入信号A或输入信号B的传输需要。
进一步地，所述信号传输控制电路包括信号传输控制第一子电路以及信号传输控制第二子电路，其中，信号传输控制第一子电路以及信号传输控制第二子电路相应的输入端均接控制信号VIN，信号传输控制第一子电路的输出端与PMOS管P1的栅极端以及所述PMOS管P1的源极端连接，信号传输控制第二子电路的输出端与PMOS管P2的栅极端以及所述PMOS管P2的源极端连接。
本实用新型实施例中，信号传输控制电路包括信号传输控制第一子电路以及信号传输控制第二子电路，即通过信号传输控制第一子电路与PMOS管P1连接配合，通过信号传输控制第二子电路与PMOS管P2连接配合。下面对信号传输控制第一子电路与PMOS管P1连接配合以及信号传输控制第二子电路与PMOS管P2间的具体配合方式进行具体说明。
如图1所示，所述信号传输控制第一子电路包括反相器INV2，反相器INV2的输入端与接控制信号VIN，反相器INV2的输出端与PMOS管P3的栅极端连接，PMOS管P3的漏极端与PMOS管P1的栅极端连接，PMOS管P3的源极端通过电阻R7与PMOS管P1的源极端连接。
同时，所述信号传输控制第二子电路包括反相器INV1，反相器INV1的输入端与接控制信号VIN，反相器INV1的输出端与PMOS管P4的栅极端连接，PMOS管P4的漏极端与PMOS管P2的栅极端连接，PMOS管P4的源极端通过电阻R6与PMOS管P2的源极端连接。
本实用新型实施例中，当控制信号VIN为高电平时，经反相器INV2作用后能使得加载到PMOS管P3栅极端的电平为低电平，同时，经反相器INV1作用后能使得加载到PMOS管P4栅极端的电平也为低电平；当栅极端为低电平时，PMOS管P3以及PMOS管P4同时处于导通状态。
当PMOS管P3处于导通状态时，则PMOS管P1栅极端的电压与输入信号A相一致，此时，根据PMOS管P1栅极端以及所述PMOS管P1源极端的电压关系可知，PMOS管P1处于关断状态；同时，当PMOS管P4处于导通状态时，则PMOS管P2栅极端的电压与输入信号B相一致，即PMOS管P2也处于关断状态。当PMOS管P1以及PMOS管P2均关断时，则输出信号Y为浮空状态。
具体实施时，当控制信号VIN为低电平时，则通过反相器INV2的作用，PMOS管P3栅极端的电平为高电平，同时，通过反相器INV1的作用，PMOS管P4栅极端的电平也为高电平，此时，本技术领域人员可知，PMOS管P3以及PMOS管P4均处于关断状态。当PMOS管P3以及PMOS管P4均处于关断状态时，PMOS管P1、PMOS管P2的工作状态直接受控制信号VIN控制，即不会影响信号传输电路本体的正常工作，此时，输出信号Y跟随输入信号A或输出信号B。
进一步地，所述信号传输电路本体还包括NMOS管N1、NMOS管N2、NMOS管N3以及NMO管N4，其中，NMOS管N1的栅极端与NMOS管N2的栅极端连接，NMOS管N1的漏极端与电阻R1的一端连接，电阻R1的另一端与电阻R3的一端、电阻R7以及PMOS管P1的源极端连接；
NMOS管N1的源极端与NMOS管N3的漏极端、PMOS管P1的栅极端以及PMOS管P3的漏极端连接，NMOS管N3的栅极端与电阻R3的另一端连接；NMOS管N3的漏极端与NMOS管N4的的漏极端、反相器IN1的输入端、反相器INV2的输入端以及电阻R5的一端连接；
NMOS管N4的漏极端与NMOS管N2的源极端、PMOS管P2的栅极端以及PMOS管P4的源极端连接，NMOS管N2的漏极端与电阻R2的一端连接，电阻R2的另一端与电阻R4的一端、电阻R6以及PMOS管P2的源极端连接，电阻R4的另一端与NMOS管N4的栅极端连接。
本实用新型实施例中，NMOS管N1、NMOS管N2、NMOS管N3以及NMO管N4等与PMOS管P1、PMOS管P2连接配合，即可形成一种所需的信号传输电路本体；电阻R5的另一端与控制信号VIN连接。由图1可知，当控制信号VIN为低电平时，根据NMOS特性可知：NMOS管N1以及NMOS管N2处于关断状态，NMOS管N3以及NMOS管N4开启，低电平的控制信号VIN加载到PMOS管P1的栅极端，此时，PMOS管P1处于导通状态；同理，低电平的控制信号VIN加载到PMOS管P2的栅极端，PMOS管P2也处于导通状态，从而输出信号Y的状态就是跟随输入信号A或者输入信号B。
综上，当控制信号VIN为低电平时，则输出信号Y为跟随输入信号A或输入信号B；当控制信号VIN为高电平时，利用信号传输控制第一子电路能使得PMOS管P1处于关断状态，利用信号控制第二子电路能使得PMOS管P2也处于关断状态，当PMOS管P1以及PMOS管P2均处于关断状态时，输出信号Y为浮空状态，此时，即不需要考虑控制信号VIN的最大电平与输入信号A或输入信号B间的大小关系，从而提高信号传输的适应性，确保信号传输电路的信号传输可靠性。
Claims (5)
1.一种高适应性的信号传输电路，包括信号传输电路本体，所述信号传输电路本体包括PMOS管P1以及PMOS管P2，PMOS管P1的源极端接收输入信号A，PMOS管P1的漏极端与PMOS管PM2的漏极端相互连接后得到信号传输输出端，通过所述信号传输输出端得到输出信号Y；PMOS管P2的源极端接收输入信号B；其特征是：
还包括信号传输控制电路，所述信号传输控制电路的输入端接控制信号VIN，信号传输控制电路还与PMOS管P1以及PMOS管P2适配连接，控制信号VIN为高电平时，所述信号传输控制电路控制PMOS管P1以及PMOS管P2同时处于关断状态，以使得信号传输输出端的输出信号Y为浮空状态。
2.根据权利要求1所述的高适应性的信号传输电路，其特征是：所述信号传输控制电路包括信号传输控制第一子电路以及信号传输控制第二子电路，其中，信号传输控制第一子电路以及信号传输控制第二子电路相应的输入端均接控制信号VIN，信号传输控制第一子电路的输出端与PMOS管P1的栅极端以及所述PMOS管P1的源极端连接，信号传输控制第二子电路的输出端与PMOS管P2的栅极端以及所述PMOS管P2的源极端连接。
3.根据权利要求2所述的高适应性的信号传输电路，其特征是：所述信号传输控制第一子电路包括反相器INV2，反相器INV2的输入端与接控制信号VIN，反相器INV2的输出端与PMOS管P3的栅极端连接，PMOS管P3的漏极端与PMOS管P1的栅极端连接，PMOS管P3的源极端通过电阻R7与PMOS管P1的源极端连接。
4.根据权利要求2或3所述的高适应性的信号传输电路，其特征是：所述信号传输控制第二子电路包括反相器INV1，反相器INV1的输入端与接控制信号VIN，反相器INV1的输出端与PMOS管P4的栅极端连接，PMOS管P4的漏极端与PMOS管P2的栅极端连接，PMOS管P4的源极端通过电阻R6与PMOS管P2的源极端连接。
5.根据权利要求4所述的高适应性的信号传输电路，其特征是：所述信号传输电路本体还包括NMOS管N1、NMOS管N2、NMOS管N3以及NMO管N4，其中，NMOS管N1的栅极端与NMOS管N2的栅极端连接，NMOS管N1的漏极端与电阻R1的一端连接，电阻R1的另一端与电阻R3的一端、电阻R7以及PMOS管P1的源极端连接；
NMOS管N1的源极端与NMOS管N3的漏极端、PMOS管P1的栅极端以及PMOS管P3的漏极端连接，NMOS管N3的栅极端与电阻R3的另一端连接；NMOS管N3的漏极端与NMOS管N4的漏极端、反相器IN1的输入端、反相器INV2的输入端以及电阻R5的一端连接；
NMOS管N4的漏极端与NMOS管N2的源极端、PMOS管P2的栅极端以及PMOS管P4的源极端连接，NMOS管N2的漏极端与电阻R2的一端连接，电阻R2的另一端与电阻R4的一端、电阻R6以及PMOS管P2的源极端连接，电阻R4的另一端与NMOS管N4的栅极端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122981783.4U CN216252737U (zh) | 2021-11-30 | 2021-11-30 | 高适应性的信号传输电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122981783.4U CN216252737U (zh) | 2021-11-30 | 2021-11-30 | 高适应性的信号传输电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216252737U true CN216252737U (zh) | 2022-04-08 |
Family
ID=80960928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122981783.4U Active CN216252737U (zh) | 2021-11-30 | 2021-11-30 | 高适应性的信号传输电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216252737U (zh) |
-
2021
- 2021-11-30 CN CN202122981783.4U patent/CN216252737U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103152029B (zh) | 灵活的低功率转换速率控制输出缓冲器 | |
| CN110660431B (zh) | 第四代双倍数据率内存的输入输出驱动器 | |
| US4593212A (en) | TTL to CMOS input buffer | |
| US20070194804A1 (en) | Electronic device and method | |
| CN101753129A (zh) | 可承受高电压的输出缓冲器 | |
| US6819159B1 (en) | Level shifter circuit | |
| US11295789B2 (en) | Latching sense amplifier | |
| CN104052454A (zh) | 用于高密度集成电路的电平转换器 | |
| CN101951246B (zh) | 静态电压电平恢复器 | |
| CN216252737U (zh) | 高适应性的信号传输电路 | |
| CN101594136A (zh) | N沟道功率mos管驱动芯片中电流模式电平转换电路 | |
| TWI394363B (zh) | 可降低電磁干擾之輸出驅動電路 | |
| CN112947664A (zh) | 一种温度自适应电压源 | |
| CN113992228A (zh) | 高适应性的信号传输电路 | |
| CN215449413U (zh) | 一种可应用于多模式的dc-dc过零点检测电路 | |
| CN114006614B (zh) | 一种基于nmos上拉驱动器的热插拔结构 | |
| CN106788493B (zh) | 一种低速发射器电路 | |
| KR100713907B1 (ko) | 반도체 장치의 라인 구동 회로 | |
| CN110971228B (zh) | 一种高速时钟驱动电路 | |
| JP5071077B2 (ja) | 出力回路および半導体装置 | |
| US20100045358A1 (en) | Level shift circuit | |
| CN103199845A (zh) | 基于开漏总线的双向缓冲器 | |
| CN101110586B (zh) | 一种开漏/开源电路的输出信号管脚控制装置及方法 | |
| CN113364448A (zh) | 一种栅电压及衬底电压跟随cmos三态门电路 | |
| CN113114173A (zh) | 一种施密特触发器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |