CN215449413U - 一种可应用于多模式的dc-dc过零点检测电路 - Google Patents
一种可应用于多模式的dc-dc过零点检测电路 Download PDFInfo
- Publication number
- CN215449413U CN215449413U CN202120080591.3U CN202120080591U CN215449413U CN 215449413 U CN215449413 U CN 215449413U CN 202120080591 U CN202120080591 U CN 202120080591U CN 215449413 U CN215449413 U CN 215449413U
- Authority
- CN
- China
- Prior art keywords
- port
- drain
- zero
- mode
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明提供了一种可应用于多模式的DC‑DC过零点检测电路，当模式控制信号Mode＝0时，NM1管开启，带着电感电流信息的来自功率管的开关结点信号LX通过有源电阻NM3与这个参考电压相比较，通过比较器的预放大作用和锁存电路以及缓冲器产生过零检测信号；当模式控制信号Mode＝1时，PM1管开启，带着电感电流信息的来自功率管的开关结点信号LX通过有源电阻NM3与这个参考电压相比较，通过比较器的预放大作用和锁存电路以及缓冲器产生过零检测信号。本发明可适应两种工作模式，频率调制模式和强制脉宽调制模式下的过零电流检测，比较器电路增加预放大级，响应速度更快。
Description
技术领域
本发明涉及电路技术领域，尤其是涉及一种DC-DC过零点检测电路。
背景技术
随着电子设备供电方式的多样化，为了应对不同的工作状况，所需的DC-DC电源控制芯片也越来越复杂，最典型的情况就是电源电压调整的时工作频率随之变化，这时芯片工作在脉冲频率调制模式，而随着负载的调整，需要过渡到脉冲宽度调制模式，检测电感电流的模块也要随之进行切换，而现在市场上各种控制芯片的电流检测电路普遍有工作状态单一，不能很好的应对不同的工作模式的问题。
发明内容
为了克服现有技术的不足，本发明提供一种可应用于多模式的DC-DC过零点检测电路。本发明在沿用了目前常用的过零检测电路设计思路和结构后，提出了一种可应用于两种DC-DC控制模式(脉冲频率调制模式和强制脉冲宽度调制模式)的过零点检测电路，相比于目前常用的过零检测电路，在要求工作模式切换的场合下有很大的优势。
本发明解决其技术问题所采用的技术方案是：
一种可应用于多模式的DC-DC过零点检测电路，如图1所示，包括电流源IDC1和IDC2，电阻R1和R2，反相器INV1，P沟道增强型MOS管PM1，N沟道增强型MOS管NM1、NM2、NM3，比较器预放大级Pre_amp，锁存和缓冲模块Latch_Buffer,电源端口VDD，模式控制端口MODE，地端口GND，开关结点LX和输出端口OZD。
所述VDD端口连接外部供电电源，所述MODE端口连接外部模式控制信号，GND端口连接地电位。
所述电流源IDC1的一端与VDD连接，另一端与PM1的源极连接；所述电流源IDC2的一端与VDD连接，另一端与NM3的漏极和比较器预放大级输入比较信号端连接，IDC1与IDC2的主要作用为偏置电路，为比较器提供比较电压。
所述电阻R1的一端与VDD连接，另一端与NM2栅极连接；所述电阻R2的一端与VDD连接，另一端与NM3栅极连接，R1与R2的主要作用为将电源电压降为适当的值后提供给有源电阻。
所述反相器INV1的输入端接MODE，输出端分别接PM1和NM1的栅极，主要作用为整形信号。
所述PM1的栅极连接NM1栅极和INV1输出端，源极接IDC1一端，漏极接NM1漏极、NM2漏极和Pre_amp输入端；所述NM1的栅极连接PM1栅极和INV1输出端，源极接GND，漏极接PM1漏极和Pre_amp输入端。PM1和NM1的主要作用为选通比较器的参考电压。
NM2的栅极接电阻R1的一端，源极接GND，漏极接NM1漏极、NM2漏极和Pre_amp输入端；NM3的栅极接电阻R2的一端，源极接LX端口，漏极与电流源IDC2的一端和Pre_amp输入端连接。NM2和NM3的主要作用为作为有源电阻减小失配。Pre_amp比较输入端与电流源IDC2的一端、NM2和NM3的漏极、PM1和NM1的漏极连接，输出端与锁存和缓冲电路Latch_Buffer连接，主要作用为比较器的预放大级。锁存和缓冲电路Latch_Buffer输入端与预放大输出端连接，输出端是OZD过零信号端口。
本发明的有益效果在于：
1、可适应两种工作模式，频率调制模式和强制脉宽调制模式下的过零电流检测。
2、比较器电路增加预放大级，响应速度更快。
附图说明
图1为本发明的一种可应用于多模式的过零点检测电路示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
以下结合附图1对本发明进行进一步详细说明。如图1所示，一种可应用于多模式的过零点检测电路，包括电流源IDC1和IDC2，电阻R1和R2，反相器INV1，P沟道增强型MOS管PM1，N沟道增强型MOS管NM1、NM2、NM3，比较器预放大级Pre_amp，锁存和缓冲模块Latch_Buffer,电源端口VDD，模式控制端口MODE，地端口GND，开关结点LX和输出端口OZD。所述VDD端口连接外部供电电源，所述MODE端口连接外部模式控制信号，GND端口连接地电位。
所述电流源IDC1的一端与VDD连接，另一端与PM1源极连接；所述电流源IDC2的一端与VDD连接，另一端与NM3漏极和比较器预放大级输入比较信号端连接，IDC1与IDC2的主要作用为偏置电路，为比较器提供比较电压。
所述电阻R1的一端与VDD连接，另一端与NM2栅极连接；所述电阻R2的一端与VDD连接，另一端与NM3栅极连接，R1与R2的主要作用为将电源电压降为适当的值后提供给有源电阻。
所述反相器INV1的输入端接MODE，输出端接PM1和NM1的栅极，主要作用为整形信号。
所述PM1的栅极连接NM1栅极和INV1输出端，源极接IDC1一端，漏极接NM1漏极、NM2漏极和Pre_amp输入端；所述NM1的栅极连接PM1栅极和INV1输出端，源极接GND，漏极接PM1漏极和Pre_amp输入端。PM1和NM1的主要作用为选通比较器的参考电压。
NM2的栅极接电阻R1的一端，源极接GND，漏极接NM1漏极、NM2漏极和Pre_amp输入端；NM3的栅极接电阻R2的一端，源极接LX端口，漏极与电流源IDC2的一端和Pre_amp输入端连接。NM2和NM3的主要作用为作为有源电阻减小失配。Pre_amp比较输入端与电流源IDC2的一端、NM2和NM3的漏极、PM1和NM1的漏极连接，输出端与锁存和缓冲电路Latch_Buffer连接，主要作用为比较器的预放大级。锁存和缓冲电路Latch_Buffer输入端与预放大输出端连接，输出端是OZD过零信号端口。
结合图1所示，整个电路的工作原理为：当模式控制信号Mode＝0时，NM1管开启，这时比较器预放大模块Pre_amp的参考端的参考电压为0，带着电感电流信息的来自功率管的开关结点信号LX通过有源电阻NM3与这个参考电压相比较，通过比较器的预放大作用和锁存电路以及缓冲器产生过零检测信号；当模式控制信号Mode＝1时，PM1管开启，这时通过电流源IDC1充电，在有源电阻NM2上建立起另外一个参考电压，带着电感电流信息的来自功率管的开关结点信号LX通过有源电阻NM3与这个参考电压相比较，通过比较器的预放大作用和锁存电路以及缓冲器产生过零检测信号。
综上，本发明技术提出了一种可应用于多模式的过零点检测电路，可以有效的应用于DC－DC芯片不同工作模式的切换。这种结构灵活，对负载调整有很好的适应能力。
上述解释说明仅为本发明的较佳实施例，和其中技术原理的基本阐述。工作于本技术领域的工程人员应明白，本发明中所涉及的技术范围，并不限制于以上技术的解释说明方案，同时也包括在所述本发明的技术范围内，由上述发明技术方案或等同方案进行任意组合而形成的其它发明方案，例如与本发明中公开的(但不限于)具有类似功能的技术进行替换更改而形成的技术方案。
Claims (1)
1.一种可应用于多模式的DC-DC过零点检测电路，包括电流源IDC1和IDC2，电阻R1和R2，反相器INV1，P沟道增强型MOS管PM1，N沟道增强型MOS管NM1、NM2、NM3，比较器预放大级Pre_amp，锁存和缓冲模块Latch_Buffer,电源端口VDD，模式控制端口MODE，地端口GND，开关结点LX和输出端口OZD，其特征在于：
所述VDD端口连接外部供电电源，所述MODE端口连接外部模式控制信号，GND端口连接地电位；
所述电流源IDC1的一端与VDD连接，另一端与PM1的源极连接；所述电流源IDC2的一端与VDD连接，另一端与NM3的漏极和比较器预放大级输入比较信号端连接；
所述电阻R1的一端与VDD连接，另一端与NM2栅极连接；所述电阻R2的一端与VDD连接，另一端与NM3栅极连接；
所述反相器INV1的输入端接MODE，输出端分别接PM1和NM1的栅极；
所述PM1的栅极连接NM1栅极和INV1输出端，源极接IDC1一端，漏极接NM1漏极、NM2漏极和Pre_amp输入端；所述NM1的栅极连接PM1栅极和INV1输出端，源极接GND，漏极接PM1漏极和Pre_amp输入端；
NM2的栅极接电阻R1的一端，源极接GND，漏极接NM1漏极、NM2漏极和Pre_amp输入端；NM3的栅极接电阻R2的一端，源极接LX端口，漏极与电流源IDC2的一端和Pre_amp输入端连接；Pre_amp比较输入端与电流源IDC2的一端、NM2和NM3的漏极、PM1和NM1的漏极连接，输出端与锁存和缓冲电路Latch_Buffer连接，锁存和缓冲电路Latch_Buffer输入端与预放大输出端连接，输出端是OZD过零信号端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120080591.3U CN215449413U (zh) | 2021-01-12 | 2021-01-12 | 一种可应用于多模式的dc-dc过零点检测电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120080591.3U CN215449413U (zh) | 2021-01-12 | 2021-01-12 | 一种可应用于多模式的dc-dc过零点检测电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN215449413U true CN215449413U (zh) | 2022-01-07 |
Family
ID=79700471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120080591.3U Active CN215449413U (zh) | 2021-01-12 | 2021-01-12 | 一种可应用于多模式的dc-dc过零点检测电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN215449413U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112798854A (zh) * | 2021-01-12 | 2021-05-14 | 西安拓尔微电子有限责任公司 | 一种dc-dc过零点检测电路及控制方法 |
-
2021
- 2021-01-12 CN CN202120080591.3U patent/CN215449413U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112798854A (zh) * | 2021-01-12 | 2021-05-14 | 西安拓尔微电子有限责任公司 | 一种dc-dc过零点检测电路及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108494234B (zh) | 适用于GaN高速栅驱动电路的浮动电源轨 | |
| US4877978A (en) | Output buffer tri-state noise reduction circuit | |
| JP5267402B2 (ja) | 半導体回路 | |
| US20020149392A1 (en) | Level adjustment circuit and data output circuit thereof | |
| US7969191B2 (en) | Low-swing CMOS input circuit | |
| JPH0584597B2 (zh) | ||
| CN111917408B (zh) | 高压电平转换电路及高压电平转换系统 | |
| US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
| JPH0817037B2 (ja) | スタティックｒａｍの出力回路 | |
| CN215449413U (zh) | 一种可应用于多模式的dc-dc过零点检测电路 | |
| US6327190B1 (en) | Complementary differential input buffer for a semiconductor memory device | |
| CN112798854A (zh) | 一种dc-dc过零点检测电路及控制方法 | |
| CN220492858U (zh) | 一种防止反向输入漏电的推挽式输出电路 | |
| CN111399577A (zh) | 一种带启动电路的基准电流产生电路 | |
| CN115996044B (zh) | 一种快速比较器 | |
| CN216252737U (zh) | 高适应性的信号传输电路 | |
| US6903577B2 (en) | Delay circuit | |
| US11063587B1 (en) | Voltage on-off detector and electronic device including the same | |
| CN117713768B (zh) | 一种互补输入比较器电路、模块 | |
| JP2758735B2 (ja) | 論理回路 | |
| JP2531834B2 (ja) | 低インピ―ダンス出力回路 | |
| CN109327205B (zh) | 一种升压时钟发生电路 | |
| CN210168022U (zh) | 多输入的开漏输出电路 | |
| US4952826A (en) | Signal input circuit utilizing flip-flop circuit | |
| CN116961634A (zh) | 一种高可靠性高侧驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Patentee after: Xi'an Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Patentee before: XI'AN TUOER MICROELECTRONICS Co.,Ltd. Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Patentee after: Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Patentee before: Xi'an Tuoer Microelectronics Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |