TWI394363B - 可降低電磁干擾之輸出驅動電路 - Google Patents

Description

可降低電磁干擾之輸出驅動電路

本發明係指一種輸出驅動電路，尤指一種可降低電感電流效應而避免電磁干擾之輸出驅動電路。

D類音頻功率放大器(class-D audio power amplifier)由於體積小、效率高及省電等優點，因此已被廣泛運用於各種消費電子產品中，例如行動電話、液晶電視、液晶螢幕、多媒體播放裝置等。

由於D類音頻功率放大器利用開關切換(switching)方式來進行訊號調變，因而容易伴隨產生電磁干擾(Electromagnetic Interference，EMI)的問題。請參考第1圖，第1圖為習知一輸出驅動電路10之示意圖。輸出驅動電路10用於一D類音頻功率放大器，包含有一非重疊訊號產生單元102、一第一前級驅動電路104、一第二前級驅動電路106及一輸出級108。非重疊訊號產生單元102用來根據一脈波寬度調變形式之輸入訊號S_I ，產生第一非重疊訊號訊號S₁ 及第二非重疊訊號訊號S₂ ，以避免輸出級108之電晶體同時導通。第一前級驅動電路104根據第一非重疊訊號訊號S₁ ，產生一第一前級驅動訊號S_P1 ，以控制上橋開關HS之導通狀態，第二前級驅動電路106第二非重疊訊號訊號S₂ ，產生一第二前級驅動訊號S_P2 ，以控制下橋開關LS之導通狀態。如第1圖所示，由於採用自舉式(bootstrap)架構方式進行驅動，第一前級驅動電路104使用一自舉電源BS，而第二前級驅動電路106使用一偏壓電源VDD進行操作。第一前級驅動電路104與第二前級驅動電路106分別為由一P型及N型金屬氧化半導體電晶體所組成之一反相器電路。輸出級108則透過一輸出端OUT輸出一輸出訊號S_O 至一負載110。該些元件之連結關係如第1圖所示。

一般來說，為了防止輸出級108之上橋開關HS及下橋開關LS同時導通而造成非理想的結果。藉由非重疊訊號產生單元102的控制，於輸出級108之轉態期間，會有一段很短時間的停頓，稱為非重疊時間，使得上橋開關HS及上橋開關LS在非重疊時間中皆處於關閉(截止)狀態。假設負載110為一電感性負載(例如揚聲器)，在此同時，負載110上之電流將無法瞬間完成改變，而產生一負載電感電流，進而導通上橋開關HS或下橋開關LS的寄生二極體，以作為電流排放路徑。舉例來說，請參考第2(A)圖，當輸入訊號S_I 由低邏輯準位轉換至高邏輯準位時。第二前級驅動訊號S_P2 會由高邏輯準位開始被拉低，下橋開關LS之閘極電壓V_GSL 即由高邏輯準位開始被拉低，直到T1期間，下橋開關LS即已被關閉。接著，於T1期間，第一前級驅動訊號S_P1 開始由低邏輯準位被逐漸拉高，上橋開關HS之閘極電壓V_GSU 隨即開始由低邏輯準位被逐漸拉高，並於T2時間之後進入導通狀態。由於在T1期間，上橋開關HS及下橋開關LS皆處於關閉狀態，負載110上的電流無法瞬間完成改變，而產生負載電感電流I_L1 (由負載110往輸出端OUT方向)，在此情況下，負載電感電流I_L1 將使得輸出端OUT之電壓上升，進而導通上橋開關HS之寄生二極體PD1，以獲得電流流通之路徑。

然而，於T1期間，流經寄生二極體PD1之負載電感電流I_L1 將會把輸出端OUT之電壓急遽地拉升至高邏輯準位，亦即輸出訊號S_O 將迅速地切換至高邏輯準位而使輸出級108具有極高的迴轉率(slew rate)，如此一來，將因而產生電磁雜訊的干擾。同樣地，請參考第2(B)圖，當輸入訊號S_I 由高邏輯準位轉換至低邏輯準位時，於輸出級108操作於非重疊期間，負載110所產生之負載電感電流I_L2 (由輸出端OUT往負載110方向)將會經由下橋開關LS之寄生二極體PD2，取得放電路徑，而使得輸出端OUT之電壓急遽地降低至低邏輯準位而導致電磁干擾。簡言之，輸出級108將因輸出訊號S_O 急遽地切換，導致過高的迴轉率進而產生電磁干擾的影響。但是，目前幾乎所有的電子產品皆需符合諸如美國聯邦通訊委員會(FCC)或歐洲工程標準(CE)之相關電磁干擾規範的要求。因此，如何降低輸出驅動電路10操作時所產生之電磁干擾，將是未來所面臨之一大課題。

因此，本發明的目的在於提供一種可降低電磁干擾之輸出驅動電路。

本發明揭露一種可降低電磁干擾之輸出驅動電路，包含有：一非重疊訊號產生單元，用來根據一輸入訊號，產生一第一非重疊訊號及一第二非重疊訊號；一前級驅動器，耦接於該非重疊訊號產生單元，用來根據該第一非重疊訊號及該第二非重疊訊號，產生一第一前級驅動訊號及一第二前級驅動訊號；一上橋開關，包含有一第一端耦接於該前級驅動器，以接收該第一前級驅動訊號，一第二端耦接於一第一電源端，及一第三端，該上橋開關，用來根據該第一前級驅動訊號，控制該第二端至該第三端之間的導通狀態；一下橋開關，包含有一第一端耦接於該前級驅動器，以接收該第二前級驅動訊號，一第二端，及一第三端接於耦於一接地端，用來根據該第二前級驅動訊號，控制該第二端至該第三端之間的導通狀態；一輸出端，耦接於該上橋開關之該第三端、該下橋開關之該第二端及一負載之間；一控制單元，耦接於該非重疊訊號產生單元、該上橋開關及該下橋開關，用來根據該第一非重疊訊號、第二非重疊訊號、該第一前級驅動訊號、該第二前級驅動訊號，控制該上橋開關或該下橋開關切換至一弱導通狀態，以消除該負載所產生之一負載電感電流效應。

請參考第3圖，第3圖為本發明實施例一輸出驅動電路30之示意圖。較佳地，輸出驅動電路30係應用於一D類放大器電路，其包含有一非重疊訊號產生單元302、一前級驅動器304、一上橋開關HS、一下橋開關LS、一控制單元306、一負載308及一輸出端OUT。非重疊訊號產生單元302用來根據一輸入訊號S_I ，產生一第一非重疊訊號S₁ 及一第二非重疊訊號S₂ 。前級驅動器304包含有一第一前級驅動電路310及一第二前級驅動電路312，且第一前級驅動電路310及第二前級驅動電路312分別根據第一非重疊訊號S₁ 與第二非重疊訊號S₂ ，產生第一前級驅動訊號S_P1 與第二前級驅動訊號S_P2 。如第3圖所示，在前級驅動器304中採用自舉式架構方式進行，第一前級驅動電路310使用一自舉電源BS，而第二前級驅動電路312使用一偏壓電源VDD進行操作。較佳地，第一前級驅動電路310係由一P型及一N型金屬氧化半導體電晶體MP1及MN1所組成之反相器電路，其透過第一輸入端IN₁ 接收第一非重疊訊號S₁ ，並由一第一輸出端O₁ 輸出一第一前級驅動訊號S_P1 ，而第二前級驅動電路312係由一P型及N型金屬氧化半導體電晶體MP2及MN2所組成之反相器電路，其透過第二輸入端IN₂ 接收第二非重疊訊號S₂ ，並由一第二輸出端O₂ 輸出一第二前級驅動訊號S_P2 。該些元件之連結關係如第3圖所示。

在輸出驅動電路30中，上橋開關HS與下橋開關LS分別耦接於第一輸出端O₁ 與第二輸出端O₂ ，並各自根據第一前級驅動訊號S_P1 與第二前級驅動訊號S_P2 ，來控制其導通狀態，以於輸出端OUT產生一輸出訊號S_O 至負載308。較佳地，上橋開關HS及下橋開關LS分別為一N型金屬氧化半導體電晶體MMU及MNL，且兩者之間係以一圖騰柱形式串接而成。值得注意的是，當負載308為一電感性負載時，負載308將會於上橋開關HS與下橋開關LS之啟閉切換期間，因上橋開關HS或下橋開關LS無法繼續提供電流，而造成電感電流效應，進而產生一負載電感電流I_L 。因此，為了避免負載電感電流I_L 流過上橋開關HS或下橋開關LS之寄生二極體，使輸出訊號S_O 急遽拉升或降低，造成輸出驅動電路30有過高的迴轉率，進而產生電磁干擾。本發明乃透過控制單元306之運作，使得上橋開關HS或下橋開關LS可於輸出驅動電路30之非重疊期間由截止狀態再切換至弱導通狀態，而於負載電感電流效應發生時，提供適當放電路徑，使得負載電感電流I_L 的連續性得以保持。換言之，本發明藉由控制上橋開關HS與下橋開關LS，來消除負載308所產生之負載電感電流效應，以有效防止電磁干擾的產生。

進一步說明控制單元306，請參考第4圖，第4圖為本發明實施例輸出驅動電路30之另一實施例示意圖。控制單元306包含有一第一輔助控制單元402及一第二輔助控制單元404。其中，第一輔助控制單元402耦接於非重疊訊號產生單元302及上橋開關HS之閘極，用來根據第一非重疊訊號S₁ 與第一前級驅動訊號S_P1 ，控制上橋開關HS切換至弱導通狀態。第二輔助控制單元404耦接於非重疊訊號產生單元302、下橋開關LS之閘極，用來根據第二非重疊訊號S₂ 與第二前級驅動訊號S_P2 ，控制下橋開關LS切換至弱導通狀態。在本實施例中，弱導通狀態係指上橋開關HS或下橋開關LS之閘極電壓偏壓於一次臨界電壓(sub-threshold voltage)準位，而使上橋開關HS或下橋開關LS操作於之一次臨界區(sub-threshold region)，又稱為弱反轉區(weak inversion region)。更明確地說，由於負載308所產生之負載電感電流效應，通常會於上橋開關HS或下橋開關LS由導通狀態轉換至截止狀態時產生。因此，於第一前級驅動訊號S_P1 自高準位狀態切換至低準位狀態期間，上橋開關HS將會由導通狀態轉換至截止狀態。在此情況下，藉由第一輔助控制單元402之運作，將會進一步使上橋開關HS由截止狀態再度切換至弱導通狀態，以提供一電流路徑，來排放負載308所產生之負載電感電流I_L 。換句話說，透過第一輔助控制單元402控制已(或即將)進入截止狀態之上橋開關HS切換至弱導通狀態，以適時排放負載電感電流I_L ，進而減緩輸出端OUT電壓準位的變化速度，以有效降低電磁干擾的發生。

同樣地，於第二前級驅動訊號S_P2 自高準位狀態切換至低準位狀態時，下橋開關LS將會根據第二前級驅動訊號S_P2 ，由導通狀態轉換至截止狀態，藉由第二輔助控制單元404之運作，使下橋開關LS由截止狀態再度切換至弱導通狀態，而得以提供一電流路徑，來排放負載308所產生之負載電感電流I_L ，消除負載308所產生之負載電感電流效應。

請繼續參考第4圖，第一輔助控制單元402包含有一第一邏輯單元406及一第一次臨界控制單元408。其中，第一邏輯單元406用來根據第一非重疊訊號S₁ 與第一前級驅動訊號S_P1 ，產生一第一次臨界控制訊號S_SUB1 。第一邏輯單元406包含有一第一訊號延遲單元414、一第一反及閘NAND1以及一第一反相器INV1。更詳細地來說，第一訊號延遲單元414耦接於上橋開關HS之閘極，用來將第一前級驅動訊號S_P1 延遲一預設時間D後，產生一第一延遲訊號S_D1 。第一反及閘NAND1用來對第一延遲訊號S_D1 與第一非重疊訊號S₁ 進行反及運算，以產生一第一邏輯控制訊號S_C1 。其中，第一反及閘NAND1之第一輸入端係耦接於第一訊號延遲單元414，用來接收第一延遲訊號S_D1 ；第一反及閘NAND1之第二輸入端係耦接於非重疊訊號產生單元302，用來接收第一非重疊訊號S₁ ；第一反及閘NAND1之輸出端係用來輸出第一邏輯控制訊號S_C1 。第一反相器INV1耦接於第一反及閘NAND1之輸出端與第一次臨界控制單元408之間，用來將第一邏輯控制訊號S_C1 反相，以產生第一次臨界控制訊號S_SUB1 。

因此，第一次臨界控制單元408可根據第一次臨界控制訊號S_SUB1 ，進行導通或關閉之操作，而可於第一前級驅動訊號S_P1 下降至一臨界電壓之前，降低第一前級驅動電路310之驅動能力，使得上橋開關HS因電荷注入效應而拉高其閘極電壓，並由截止狀態再度切換至弱導通狀態。較佳地，第一次臨界控制單元408係為一N型金屬氧化半導體電晶體MN3，其閘極耦接於第一反相器INV1之輸出端，汲極耦接於上橋開關HS之第一端(閘極)，以及源極耦接於輸出端OUT。如此一來，當第一前級驅動訊號S_P1 自高準位狀態切換至低準位狀態時，第一輔助控制單元402將可根據第一非重疊訊號S₁ 與第一前級驅動訊號S_P1 來運作，使得上橋開關HS切換至弱導通狀態，以提供一暫態電流路徑，來排放負載308所產生之負載電感電流I_L 。更明確地說，本發明將能有效減緩過高之迴轉率，而能避免電磁干擾的產生。

同樣地，第二輔助控制單元404包含有一第二邏輯單元410及一第二次臨界控制單元412。在第二輔助控制單元404中，第二邏輯單元410用來根據第二非重疊訊號S₂ 與第二前級驅動訊號S_P2 ，產生一第二次臨界控制訊號S_SUB2 。由於第4圖之第一輔助控制單元402之架構與第二輔助控制單元404相同，而有類似的運作方式與功能，因此為求說明書內容簡潔起見，詳細說明便在此省略，該些元件之連結關係如第4圖所示，在此不再贅述。第二邏輯單元410包含有一第二訊號延遲單元416、一第二反及閘NAND2以及一第四反相器INV4。第二訊號延遲單元416用來將第二前級驅動訊號S_P2 延遲一預設時間D後，產生一第二延遲訊號S_D2 。第二反及閘NAND2用來對第二延遲訊號S_D2 與第二非重疊訊號S₂ 進行反及運算，以產生一第二邏輯控制訊號S_C2 。第四反相器INV4用來將第二邏輯控制訊號S_C2 反相，以產生第二次臨界控制訊號S_SUB2 。第一次臨界控制單元412用來根據第二次臨界控制訊號S_SUB2 ，進行導通或關閉之操作，而可於第二前級驅動訊號S_P2 下降至一臨界電壓之前，降低第二前級驅動電路312之驅動能力，使得下橋開關LS因電荷注入效應而拉高其閘極電壓，並由截止狀態再度切換至弱導通狀態。較佳地，第二次臨界控制單元412係為一N型金屬氧化半導體電晶體MN4。如此一來，當第二前級驅動訊號S_P2 自高準位狀態切換至低準位狀態時，第二輔助控制單元404將可根據第二非重疊訊號S₂ 與第二前級驅動訊號S_P2 來運作，使得下橋開關LS切換至弱導通狀態，以解決負載之負載電感電流效應的影響。

此外，在本實施例中，第一訊號延遲單元414及第二訊號延遲單元416係利用反相器作為延遲元件。如第4圖所示，第一訊號延遲單元414由反相器INV2與INV3串接而成，第二訊號延遲單元416由INV5與INV6串接的方式組成，但不以此為限，任何具有延遲功能之元件皆可用來實施第一訊號延遲單元及第二訊號延遲單元，而不限於此。

以下將舉例說明輸出驅動電路30之一運作流程。在本發明實施例中，偏壓電源端VDD的電位表示高邏輯準位(高電位)，地端的電位表示低邏輯準位(低電位)。首先說明當輸入訊號S_I 由低邏輯準位切換至高邏輯準位時，輸出驅動電路30之詳細運作，請參考第5圖及第6圖。第5圖為第4圖之輸出緩衝電路30之輸入訊號S_I 由低邏輯準位切換至高邏輯準位時之示意圖，第6圖為第5圖之輸出緩衝電路30之相關訊號之波形圖。於輸入訊號S_I 由低邏輯準位切換至高邏輯準位之前，輸入訊號S_I 及第二非重疊訊號S₂ 皆處於低邏輯準位，第一非重疊訊號S₁ 則為高邏輯準位。第一前級驅動訊號S_P1 與第二前級驅動訊號S_P2 則分別處於低邏輯準位與高邏輯準位。因此，上橋開關HS之閘極電壓V_GSU 為低電位，下橋開關LS之閘極電壓V_GSL 為高電位，上橋開關HS為不導通(關閉)狀態且下橋開關LS為導通狀態，輸出訊號為低邏輯準位。此時，第一次臨界控制單元408與第二次臨界控制單元412亦處於關閉狀態。

當輸入訊號S_I 由低邏輯準位切換至高邏輯準位後，非重疊訊號產生單元302會根據輸入訊號S_I ，而先後輸出低電位之第一非重疊訊號S₁ 及高電位之第二非重疊訊號S₂ ，由於第一非重疊訊號S₁ 為低電位，所以第一次臨界控制單元408會繼續處於關閉狀態，也就是說，第一輔助控制單元404在此期間不影響上橋開關HS之運作。此外，由於第二非重疊訊號S₂ 為高電位，因此，對於第二邏輯單元410來說，於第二延遲訊號S_D2 變為低邏輯準位之前，第二邏輯單元410會產生高邏輯準位之第二次臨界控制訊號S_SUB2 ，使第二次臨界控制單元412處於導通狀態。除此之外，由於第二非重疊訊號S₂ 為高電位，第二前級驅動訊號S_P2 便自高電位開始拉低，如第6圖所示，在時間T1期間，下橋開關LS之閘極電壓V_GSL 亦隨著自高電位開始拉低，直到T2期間前，閘極電壓V_GSL 已降到下橋開關LS之臨界電壓附近，下橋開關LS轉換為不導通，使得負載308之負載電感電流I_L1 將有可能導通上橋開關HS之寄生二極體來作為放電路徑。在時間T1期間，由於原先高邏輯準位之第二前級驅動訊號S_P2 ，經由第二訊號延遲單元416之延遲處理一預設時間D後，而提供第二邏輯單元410運算，使得此段時間之初期，第二邏輯單元410仍得以產生高邏輯準位之第二次臨界控制訊號S_SUB2 ，來控制第二次臨界控制單元412於導通狀態。要注意的是，於第二前級驅動訊號S_P2 拉低至下橋開關LS之一臨界電壓前，原處於高邏輯準位之第二次臨界控制訊號S_SUB2 會切換至低邏輯準位，使第二次臨界控制單元412切換至不導通狀態。換句話說，在進入T2期間之前，將因第二次臨界控制單元412被關閉，而使第二前級驅動電路312之驅動能力趨弱。在此情況下，下橋開關LS已接近臨界電壓而開始產生電荷注入效應(charge injection)，當第二次臨界控制單元412關閉而降低第二前級驅動電路312之驅動能力後，將使電荷注入效應的情況更趨嚴重而讓下橋開關LS之閘極電壓再度揚升，因而將使已(或即將)切換至不導通狀態的下橋開關LS再度切換至導通(弱導通)狀態。另一方面，相較於電晶體MN4，電晶體MN2之汲源極間之等效電阻效應相對較大。如此一來，下橋開關LS透過電荷注入效應，使負載電感電流I_L1 經由下橋開關LS之閘-汲極電容，而流過第二前級驅動電路312之N型金屬氧化半導體電晶體MN2，以導引至地端；此運作持續到T3期間，負載電感電流效應結束。另一方面，如第5圖所示，上橋開關HS不會受第一輔助控制單元402控制而正常運作，在T2期間，第一前級驅動訊號S_P1 開始自低電位開始拉升，直到T3期間，上橋開關HS便已被開啟。換句話說，輸出訊號S_O 將不致受負載電感電流的影響而平緩地由低邏輯準位切換至高邏輯準位。

接著，說明當輸入訊號S_I 由高邏輯準位切換至低邏輯準位時，輸出驅動電路30之詳細運作，請參考第7圖及第8圖。第7圖為第4圖之輸出緩衝電路30之輸入訊號S_I 由高邏輯準位切換至低邏輯準位時之示意圖，第8圖為第7圖之輸出緩衝電路30之相關訊號之波形圖。於輸入訊號S_I 由高邏輯準位切換至低邏輯準位之前，輸入訊號S_I 及第二非重疊訊號S₂ 皆處於為高邏輯準位，第一非重疊訊號S₁ 則為低邏輯準位。第一前級驅動訊號S_P1 與第二前級驅動訊號S_P2 則分別處於高邏輯準位與低邏輯準位。因此，上橋開關HS之閘極電壓V_GSU 為高電位，下橋開關LS之閘極電壓V_GSL 為低電位，上橋開關HS為導通狀態且下橋開關LS為不導通狀態，輸出訊號為高邏輯準位。此時，第一次臨界控制單元408與第二次臨界控制單元412亦處於關閉狀態。

當輸入訊號S_I 由高邏輯準位切換至低邏輯準位後，非重疊訊號產生單元302會根據輸入訊號S_I ，而先後輸出高電位之第一非重疊訊號S₁ 及低電位之第二非重疊訊號S₂ ，由於第二非重疊訊號S₂ 為低電位，所以第二次臨界控制單元412會繼續處於關閉狀態，即第二輔助控制單元402在此期間不影響下橋開關LS之運作。此外，由於第一非重疊訊號S₁ 為高電位，所以對於第一邏輯單元406來說，於第一延遲訊號S_D1 變為低邏輯準位之前，第一邏輯單元406會產生高邏輯準位之第一次臨界控制訊號S_SUB1 ，使第一次臨界控制單元408處於導通狀態。除此之外，由於第一非重疊訊號S₁ 為高電位，第一前級驅動訊號S_P1 便自高電位開始拉低，如第8圖所示，在時間T1期間，上橋開關HS之閘極電壓V_GSU 亦隨著自高電位開始拉低，直到T2期間，閘極電壓V_GSU 已降到上橋開關HS之臨界電壓附近，上橋開關HS轉換為不導通，使得負載308之負載電感電流I_L2 將有可能導通下橋開關LS之寄生二極體來作為放電路徑。在時間T1期間，由於先前的高邏輯準位之第一前級驅動訊號S_P1 ，經由第一訊號延遲單元414之延遲處理後，而於此時提供第一邏輯單元406運算，使得第一邏輯單元406於時間T1期間之初期仍得以產生高邏輯準位之第一次臨界控制訊號S_SUB1 ，來控制第一次臨界控制單元408於導通狀態。要注意的是，於第一前級驅動訊號S_P1 拉低至上橋開關HS之一臨界電壓前，原處於高邏輯準位之第一次臨界控制訊號S_SUB1 會切換至低邏輯準位，使第一次臨界控制單元410切換至不導通狀態。換句話說，在進入T2期間之前，將因第一次臨界控制單元410被關閉，而使第一前級驅動電路310之驅動能力趨弱。在此情況下，上橋開關HS已接近臨界電壓而開始產生電荷注入效應，當第一次臨界控制單元410關閉而降低第一前級驅動電路310之驅動能力後，將使電荷注入效應的情況更趨嚴重而讓上橋開關HS之閘極電壓再度揚升，因而將使已(或即將)切換至不導通狀態的上橋開關HS再度切換至導通(弱導通)狀態。另一方面，相較於電晶體MN3，電晶體MN1之汲源極間之等效電阻效應相對較大。如此一來，上橋開關HS會因電荷注入效應，使負載電感電流I_L2 經由上橋開關HS之閘-汲極電容，而流過第一前級驅動電路310之N型金屬氧化半導體電晶體MN1，並持續到T3期間，負載電感電流效應結束。另一方面，如第8圖所示，下橋開關LS不會受第二輔助控制單元404控制而正常運作，在T2期間，第二前級驅動訊號S_P2 開始自低電位開始拉升，持續到T3期間，下橋開關LS便已被開啟。換句話說，輸出訊號S_O 亦將不致受負載電感電流的影響而平緩地由高邏輯準位切換至低邏輯準位。

綜上所述，本發明之輸出驅動電路可於負載電感電流效應發生時，藉由控制單元之控制運作，以利用上橋開關與下橋開關，提供適當放電路徑，使得負載電感電流的連續性得以保持，而藉此減緩輸出電壓準位的變化速度，如此一來，本發明將能有效減緩過高之迴轉率，而能避免電磁干擾的產生。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、30．．．輸出驅動電路

102、302．．．非重疊訊號產生單元

104、310．．．第一前級驅動電路

106、312．．．第二前級驅動電路

108．．．輸出級

110、308．．．負載

304．．．前級驅動器

306．．．控制單元

402．．．第一輔助控制單元

404．．．第二輔助控制單元

406．．．第一邏輯單元

408．．．第一次臨界控制單元

410．．．第二邏輯單元

412．．．第二次臨界控制單元

414．．．第一訊號延遲單元

416．．．第二訊號延遲單元

HS．．．上橋開關

I_L1 、I_L2 ．．．負載電感電流

IN₁ ．．．第一輸入端

IN₂ ．．．第二輸入端

INV1～INV6．．．反相器

MN1～MN4、MNU、MNL．．．N型金屬氧化半導體電晶體

MP1～MP2．．．P型金屬氧化半導體電晶體

NAND1．．．第一反及閘

NAND2．．．第二反及閘

LS．．．下橋開關

PD、PD2．．．寄生二極體

O₁ ．．．第一輸出端

O₂ ．．．第二輸出端

OUT．．．輸出端

S₁ ．．．第一非重疊訊號

S₂ ．．．第二非重疊訊號

S_C1 ．．．第一邏輯控制訊號

S_C2 ．．．第二邏輯控制訊號

S_D1 ．．．第一延遲訊號

S_D2 ．．．第二延遲訊號

S_I ．．．輸入訊號

S_O ．．．輸出訊號

S_P1 ．．．第一前級驅動訊號

S_P2 ．．．第二前級驅動訊號

S_SUB1 ．．．第一次臨界控制訊號

S_SUB2 ．．．第二次臨界控制訊號

V_GSL 、V_GSU ．．．閘極電壓

第1圖為習知一輸出驅動電路之示意圖。

第2(A)圖及第2(B)圖為第1圖之輸出緩衝電路之相關訊號之波形圖。

第3圖為本發明實施例一輸出驅動電路之示意圖。

第4圖為本發明實施例輸出驅動電路之另一實施例示意圖。

第5圖為第4圖之輸出緩衝器之輸入訊號由低邏輯準位切換至高邏輯準位時之示意圖。

第6圖為輸入訊號由低邏輯準位切換至高邏輯準位時輸出緩衝電路之相關訊號之波形圖。

第7圖為第4圖之輸出緩衝電路之輸入訊號由高邏輯準位切換至低邏輯準位時之示意圖。

第8圖為輸入訊號由高邏輯準位切換至低邏輯準位時輸出緩衝電路之相關訊號之波形圖。

30．．．輸出驅動電路

302．．．非重疊訊號產生單元

304．．．前級驅動器

306．．．控制單元

308．．．負載

310．．．第一前級驅動電路

312．．．第二前級驅動電路

402．．．第一輔助控制單元

404．．．第二輔助控制單元

406．．．第一邏輯單元

408．．．第一次臨界控制單元

410．．．第二邏輯單元

412．．．第二次臨界控制單元

414．．．第一訊號延遲單元

416．．．第二訊號延遲單元

HS．．．上橋開關

IN₁ ．．．第一輸入端

IN₂ ．．．第二輸入端

INV1～INV6．．．反相器

MN1～MN4、MNU、MNL．．．N型金屬氧化半導體電晶體

MP1～MP2．．．P型金屬氧化半導體電晶體

NAND1．．．第一反及閘

NAND2．．．第二反及閘

LS．．．下橋開關

O₁ ．．．第一輸出端

O₂ ．．．第二輸出端

OUT．．．輸出端

S₁ ．．．第一非重疊訊號

S₂ ．．．第二非重疊訊號

S_C1 ．．．第一邏輯控制訊號

S_C2 ．．．第二邏輯控制訊號

S_D1 ．．．第一延遲訊號

S_D2 ．．．第二延遲訊號

S_I ．．．輸入訊號

S_O ．．．輸出訊號

S_P1 ．．．第一前級驅動訊號

S_P2 ．．．第二前級驅動訊號

S_SUB1 ．．．第一次臨界控制訊號

S_SUB2 ．．．第二次臨界控制訊號

Claims (16)

1. 一種可降低電磁干擾之輸出驅動電路，包含有：一非重疊訊號產生單元，用來根據一輸入訊號，產生一第一非重疊訊號及一第二非重疊訊號；一前級驅動器，耦接於該非重疊訊號產生單元，用來根據該第一非重疊訊號及該第二非重疊訊號，產生一第一前級驅動訊號及一第二前級驅動訊號；一上橋開關，包含有一第一端耦接於該前級驅動器，以接收該第一前級驅動訊號，一第二端耦接於一第一電源端，及一第三端，用來根據該第一前級驅動訊號，控制該第二端至該第三端之間的導通狀態；一下橋開關，包含有一第一端耦接於該前級驅動器，以接收該第二前級驅動訊號，一第二端，及一第三端接於耦於一接地端，用來根據該第二前級驅動訊號，控制該第二端至該第三端之間的導通狀態；一輸出端，耦接於該上橋開關之該第三端、該下橋開關之該第二端及一負載之間；以及一控制單元，耦接於該非重疊訊號產生單元、該上橋開關及該下橋開關，用來控制該上橋開關或該下橋開關切換至一弱導通狀態，以消除該負載所產生之一負載電感電流效應，該控制單元包含有：一第一輔助控制單元，耦接於該非重疊訊號產生單元及 該上橋開關之該第一端，用來根據該第一非重疊訊號與該第一前級驅動訊號，控制該上橋開關切換至該弱導通狀態；以及一第二輔助控制單元，耦接於該非重疊訊號產生單元、該下橋開關之該第一端，用來根據該第二非重疊訊號與該第二前級驅動訊號，控制該下橋開關切換至該弱導通狀態。
2. 如請求項1所述之輸出驅動電路，其中該前級驅動器，包含有：一第一前級驅動器，耦接於該非重疊訊號產生單元與該上橋開關之該第一端，用來根據該第一非重疊訊號，產生該第一前級驅動訊號；以及一第二前級驅動器，耦接於該非重疊訊號產生單元與該下橋開關之該第一端，用來根據該第二非重疊訊號，產生該第二前級驅動訊號。
3. 如請求項2所述之輸出驅動電路，其中該第一前級驅動器，包含有：一第一輸入端，耦接於該非重疊訊號產生單元，用來接收該第一非重疊訊號；一第一輸出端，耦接於該上橋開關之該第一端；一P型金屬氧化半導體電晶體，包含有一閘極耦接於該第一輸 入端，一汲極耦接於該第一輸出端，以及一源極耦接於一第二電源端；以及一N型金屬氧化半導體電晶體，包含有一閘極耦接於該第一輸入端，一汲極耦接於該第一輸出端，以及一源極耦接於該輸出端。
4. 如請求項2所述之輸出驅動電路，其中該第二前級驅動器，包含有：一第二輸入端，耦接於該非重疊訊號產生單元，用來接收該第二非重疊訊號；一第二輸出端，耦接於該下橋開關之該第一端；一P型金屬氧化半導體電晶體，包含有一閘極耦接於該第二輸入端，一汲極耦接於該第二輸出端，以及一源極耦接於該第二電源端；以及一N型金屬氧化半導體電晶體，包含有一閘極耦接於該第二輸入端，一汲極耦接於該第二輸出端，以及一源極耦接於該地端。
5. 如請求項1所述之輸出驅動電路，其中該上橋開關係一N型金屬氧化半導體電晶體，該上橋開關之該第一端係閘極，該第二端係汲極，以及該第三端係源極。
6. 如請求項1所述之輸出驅動電路，其中該下橋開關係一N 型金屬氧化半導體電晶體，該下橋開關之該第一端係閘極，該第二端係汲極，以及該第三端係源極。
7. 如請求項1所述之輸出驅動電路，其中於該第一前級驅動訊號自高準位狀態切換至低準位狀態時，該第一輔助控制單元係該第一前級驅動訊號下降至一臨界電壓之前，切換至一關閉狀態，以降低該前級驅動器之驅動能力，而使該上橋開關切換至該弱導通狀態，以提供一暫態電流路徑，來排放該負載所產生之一負載電感電流。
8. 如請求項1所述之輸出驅動電路，其中該第一輔助控制單元包含有：一第一邏輯單元，耦接於該非重疊訊號產生單元及該上橋開關之該第一端，用來根據該第一非重疊訊號與該第一前級驅動訊號，產生一第一次臨界控制訊號；以及一第一次臨界控制單元，耦接於該第一邏輯單元與該上橋開關之該第一端，用來根據該第一次臨界控制訊號，進行導通或關閉之操作，使該上橋開關切換至該弱導通狀態。
9. 如請求項8所述之輸出驅動電路，其中該第一邏輯單元包含有：一第一訊號延遲單元，耦接於該上橋開關之該第一端，用 來將該第一前級驅動訊號延遲一預設時間後，產生一第一延遲訊號；一第一反及閘，用來對該第一延遲訊號與該第一非重疊訊號進行反及運算，以產生一第一邏輯控制訊號，該第一反及閘包含有：一第一輸入端，耦接於該第一訊號延遲單元，用來接收該第一延遲訊號；一第二輸入端，耦接於該非重疊訊號產生單元，用來接收該第一非重疊訊號；以及一輸出端，用來輸出該第一邏輯控制訊號；以及一第一反相器，耦接於該第一反及閘之輸出端與該第一次臨界控制單元之間，用來將該第一邏輯控制訊號反相，以產生該第一次臨界控制訊號。
10. 如請求項9所述之輸出驅動電路，其中該第一訊號延遲單元包含有：一第二反相器，耦接於該上橋開關之第一端與該第一反及閘之第一輸入端之間，用來根據該第一前級驅動訊號，產生一反相之該第一前級驅動訊號；以及一第三反相器，耦接於該第二反相器與該第一反及閘之該第一輸入端之間，用來根據反相之該第一前級驅動訊號，產生該第一延遲訊號。
11. 如請求項9所述之輸出驅動電路，其中該第一次臨界控制單元係一N型金屬氧化半導體電晶體，包含有一閘極耦接於該第一反相器，一汲極耦接於該上橋開關之該第一端，以及一源極耦接於該輸出端。
12. 如請求項1所述之輸出驅動電路，其中於該第二前級驅動訊號自高準位狀態切換至低準位狀態時，該第二輔助控制單元係該第二前級驅動訊號下降至一臨界電壓之前，切換至一關閉狀態，以降低該前級驅動器之驅動能力，而使該下橋開關切換至該弱導通狀態，以提供一暫態電流路徑，來排放該負載所產生之一負載電感電流。
13. 如請求項1所述之輸出驅動電路，其中該第二輔助控制單元包含有：一第二邏輯單元，耦接於該非重疊訊號產生單元及該下橋開關之該第一端，用來根據該第二非重疊訊號與該第二前級驅動訊號，產生一第二次臨界控制訊號；以及一第二次臨界控制單元，耦接於該第二邏輯單元與該下橋開關之該第一端，用來根據該第二次臨界控制訊號，進行導通或關閉之操作，使該下橋開關切換至該弱導通狀態。
14. 如請求項13所述之輸出驅動電路，其中該第二邏輯單元 包含有：一第二訊號延遲單元，耦接於該下橋開關之該第一端，用來將該第二前級驅動訊號延遲一預設時間後，產生一第二延遲訊號；一第二反及閘，用來對該第二延遲訊號與該第二非重疊訊號進行反及運算，以產生一第二邏輯控制訊號，該第二反及閘包含有：一第一輸入端，耦接於該第二訊號延遲單元，用來接收該第二延遲訊號；一第二輸入端，耦接於該非重疊訊號產生單元，用來接收該第二非重疊訊號；以及一輸出端，用來輸出該第二邏輯控制訊號；以及一第四反相器，耦接於該第二反及閘之輸出端與該第二次臨界控制單元之間，用來將該第二邏輯控制訊號反相，以產生該第二次臨界控制訊號。
15. 如請求項14所述之輸出驅動電路，其中該第二訊號延遲單元包含有：一第五反相器，耦接於該下橋開關之第一端與該第二反及閘之第一輸入端之間，用來根據該第二前級驅動訊號，產生一反相之該第二前級驅動訊號；以及一第六反相器，耦接於該第五反相器與該第二反及閘之該第一輸入端之間，用來根據反相之該第二前級驅動訊號， 產生該第二延遲訊號。
16. 如請求項14所述之輸出驅動電路，其中該第二次臨界控制單元係一N型金屬氧化半導體電晶體，包含有一閘極耦接於該第四反相器，一汲極耦接於該下橋開關之該第一端，以及一源極耦接於該地端。