JP3779904B2 - レベルシフト回路 - Google Patents

レベルシフト回路 Download PDF

Info

Publication number
JP3779904B2
JP3779904B2 JP2001310126A JP2001310126A JP3779904B2 JP 3779904 B2 JP3779904 B2 JP 3779904B2 JP 2001310126 A JP2001310126 A JP 2001310126A JP 2001310126 A JP2001310126 A JP 2001310126A JP 3779904 B2 JP3779904 B2 JP 3779904B2
Authority
JP
Japan
Prior art keywords
mos transistor
gate
voltage
high voltage
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001310126A
Other languages
English (en)
Other versions
JP2003115752A (ja
JP2003115752A5 (ja
Inventor
雅裕 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001310126A priority Critical patent/JP3779904B2/ja
Priority to US10/084,454 priority patent/US6605975B2/en
Priority to US10/418,072 priority patent/US6747502B2/en
Priority to US10/418,074 priority patent/US6927617B2/en
Publication of JP2003115752A publication Critical patent/JP2003115752A/ja
Publication of JP2003115752A5 publication Critical patent/JP2003115752A5/ja
Application granted granted Critical
Publication of JP3779904B2 publication Critical patent/JP3779904B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Description

【０００１】
【発明の属する技術分野】
この発明は、パワー素子ドライブ用集積回路におけるレベルシフト回路に関するものである。
【０００２】
【従来の技術】
家電・産業用のパワー素子ドライブ用集積回路として、高電圧集積回路(ＨＶＩＣ)が従来のフォトカプラに代わり、広く使用されるようになっている。アプリケーションによっては、ＨＶＩＣ自体にもパワー素子の電源電圧に近い数１００Ｖの電圧が印加されるため、高耐圧のものが不可欠であり、そのため半導体の高電圧プロセスで製作されている。
【０００３】
このＨＶＩＣは、マイコンからの信号で直接駆動されることが多く、そのため、マイコンの低電位の信号(５Ｖ程度)をパワー素子に伝達するには、信号を高電位(数１００Ｖ)に変換するレベルシフト回路を構成している。そのレベルシフト回路には、高耐圧の信号伝達用素子が使用されており、パワー素子の電源電圧以上の耐圧を有している。
【０００４】
この高耐圧素子は主にＭＯＳトランジスタが用いられるが、数１００Ｖの電圧が印加されている動作状態において、過大電流が同高耐圧ＭＯＳトランジスタに流れた場合、素子が過熱して破壊に至ることがある。
【０００５】
この点について、図６に示した従来のＨＶＩＣのレベルシフト回路を用いて詳しく述べる。同回路は、ＨＶＩＣ用電源ＶＣＣ(１)、パワー素子用電源ＨＶ(２)、出力電圧を電源とするオフセット電源ＶＳ(３)、負極をオフセット電源ＶＳ(３)に接続したフローティング電源ＶＢ(４)、高耐圧ＭＯＳトランジスタ(５)、高耐圧ＭＯＳトランジスタ(５)の駆動用インバータ(７)、高耐圧ＭＯＳトランジスタ(５)のドレインを前記ＶＢ(４)の電圧にプルアップするための抵抗(９)、および、高耐圧ＭＯＳトランジスタ(５)のドレインと前記ＶＳ(３)間に挿入されたダイオード(１０)で構成されている。
【０００６】
入力信号により、駆動用インバータ(７)のＰchのＭＯＳトランジスタがオンし、高耐圧ＭＯＳトランジスタ(５)のゲート電圧が持ち上げられると、高耐圧ＭＯＳトランジスタ(５)がオンする。このときのドレイン電流は、フローティング電源ＶＢ(４)からプルアップ抵抗(９)を通じて供給される。そのドレイン電流が十分あれば、高耐圧ＭＯＳトランジスタ(５)のドレイン電位Ｖｄsは後段のインバータ(パワー素子)の閾値を超え、そのパワー素子のゲートに駆動信号が送出される。
【０００７】
オフセット電源ＶＳ(３)が数１００Ｖに昇圧されている場合、オフセット電源ＶＳ(３)と高耐圧ＭＯＳトランジスタ(５)のドレイン間に挿入されているダイオード(１０)がオンし、ドレイン電位Ｖｄsは、ＶＳ―ＶＦ(ダイオード(１０)の順方向電圧)にクランプされる。高耐圧ＭＯＳトランジスタ(５)の電流シンク能力が十分にあれば、ダイオード(１０)を通じ、オフセット電源ＶＳ(３)よりドレイン電流は供給される。
【０００８】
【発明が解決しようとする課題】
高耐圧ＭＯＳトランジスタ(５)の電流シンク能力は、ゲート〜ソース間に印加される電圧Ｖgsに応じ増加するため、数１００Ｖの電圧がドレインからソース間に印加されている状態で、ゲート〜ソース間に、電源Ｖccに近い電圧(１５〜２０Ｖ)が印加されると、高耐圧ＭＯＳトランジスタ(５)に過大な電流が流れ、素子破壊に至る場合があった。
【０００９】
又、高耐圧ＭＯＳトランジスタ(５)のゲート〜ソース間の容量(ゲート容量)はかなり大きいため、この高耐圧ＭＯＳトランジスタ(５)が動作するゲート電圧に達する時間に満たない極めて短い入力信号が入力された場合、その高耐圧ＭＯＳトランジスタ(５)がオンしないという応答速度の低さがあった。
【００１０】
この発明は、高耐圧ＭＯＳトランジスタの素子破壊を防止でき、かつ、応答速度を向上させたレベルシフト回路を提供するものである。
【００１１】
【課題を解決するための手段】
本発明は、数Ｖのレベル信号を高レベルの信号に変換・伝達するレベルシフト回路において、信号レベル変換部に用いられる高耐圧素子のゲート〜ソース間に印加された過大電圧を低減する電圧低減手段として、ゲート〜接地間に、定電流源を挿入するとともに、前記高耐圧素子を駆動する前段のインバータのＰチャルネルＭＯＳトランジスタのドレインと、前記高耐圧素子のゲート間に抵抗を挿入したことを特徴とする。
【００１２】
【発明の実施の形態】
実施形態１
図１に示したＨＶＩＣは、
ＨＶＩＣ用電源ＶＣＣ(１)、パワー素子用電源ＨＶ(２)、出力電圧を電源とするオフセット電源ＶＳ(３)、負極をオフセット電源ＶＳ(３)に接続したフローティング電源ＶＢ(４)、高耐圧ＭＯＳトランジスタ(５)、高耐圧ＭＯＳトランジスタ(５)のゲート〜ソース間に、アノードをソース側にして接続されたツェナーダイオード(６)、高耐圧ＭＯＳトランジスタ(５)の駆動用インバータ(７)、
駆動用インバータ(７)のＮchＭＯＳトランジスタのドレインおよび高耐圧ＭＯＳトランジスタ(５)ゲートの接続点と、駆動用インバータ(７)のＰchＭＯＳトランジスタのドレインとの間に挿入された抵抗(８)、高耐圧ＭＯＳトランジスタ(５)のドレインを前記ＶＢ(４)の電圧にプルアップするための抵抗(９)、および、高耐圧ＭＯＳトランジスタ(５)のドレインと前記ＶＳ(３)間に挿入されたダイオード(１０)で構成されている。
【００１３】
この回路構成において、入力信号により、駆動用インバータ(７)のＰchＭＯＳトランジスタがオンし、高耐圧ＭＯＳトランジスタ(５)のゲート電圧が持ち上げられると、高耐圧ＭＯＳトランジスタ(５)がオンする。このときのドレイン電流は、フローティング電源ＶＢ(４)からプルアップ抵抗(９)を通じて供給される。そのドレイン電流が十分あれば、高耐圧ＭＯＳトランジスタ(５)のドレイン電位Ｖｄsは後段のインバータ(パワー素子)の閾値を超え、そのパワー素子のゲートに駆動信号が送出される。
【００１４】
オフセット電源ＶＳ(３)が数１００Ｖに昇圧されている場合、オフセット電源ＶＳ(３)と高耐圧ＭＯＳトランジスタ(５)のドレイン間に挿入されているダイオード(１０)がオンし、ドレイン電位Ｖｄsは、ＶＳ―ＶＦ(ダイオード(１０)の順方向電圧)にクランプされる。高耐圧ＭＯＳトランジスタ(５)の電流シンク能力が十分にあれば、ダイオード(１０)を通じ、オフセット電源ＶＳ(３)よりドレイン電流は供給される。
【００１５】
ここで、ツェナーダイオード(６)が無かった場合は図６に関して既述したように、ゲート〜ソース間の電圧Ｖgsが大きいと、高耐圧ＭＯＳトランジスタ(５)に過大な電流が流れ、素子破壊に至る場合があった。しかし図１の回路構成によれば、ゲート〜ソース間の電圧Ｖgsは、ツェナーダイオード(６)の降伏電圧(６Ｖ程度)以上には大きくならないので、高耐圧ＭＯＳトランジスタ(５)に過大なドレイン電流が流れることはなく、素子破壊に至らない信頼性の高い製品を実現できる。抵抗(８)はツェナーダイオード(６)に流れる電流を制限するためのものである。
【００１６】
実施形態２
図２に示したＨＶＩＣは、図１におけるツェナーダイオード(６)に代えて、ｎ個直列接続したダイオード(１１)を、カソード側を高耐圧ＭＯＳトランジスタ(５)のソースに接続している。この場合、ゲート〜ソース間電圧Ｖgsは最大でも、ダイオード(１１)の順方向電圧×ｎＶに抑制される。個数ｎの加減により、Ｖgsを随意な値に設定できるため、高耐圧ＭＯＳトランジスタ(５)に過大なドレイン電流が流れることはなく、素子破壊に至らない信頼性の高い製品を実現できる。抵抗(８)はダイオード(１１)に流れる電流を制限するためのものである。
【００１７】
実施形態３
図３に示したＨＶＩＣは、図６において、高耐圧ＭＯＳトランジスタ(５)のソース〜接地間に抵抗(１２)を挿入したものである。既述したように、ゲート〜ソース間に印加される電圧Ｖgsに応じ増加するため、数１００Ｖの電圧がドレインからソース間に印加されている状態で、ゲート〜ソース間に、電源Ｖccに近い電圧(１５〜２０Ｖ)が印加されると、高耐圧ＭＯＳトランジスタ(５)に過大な電流が流れたが、本実施形態のように、高耐圧ＭＯＳトランジスタ(５)のソース〜接地間に抵抗(１２)が挿入されていると、ドレイン電流が増大すれば、抵抗(１２)の両端電圧が増大し、ソース電位が持ち上げられる。ソース電位が持ち上がった分だけ、ゲート〜ソース間電圧Ｖgsが小さくなり、ドレイン電流が抑制され、高耐圧ＭＯＳトランジスタ(５)の素子破壊を防止できる。
【００１８】
実施形態４
図４に示したＨＶＩＣは、図１におけるツェナーダイオード(６)に代えて、温度補償付定電流源(１３)を用いている。この定電流源(１３)のシンク電流により、抵抗(８)の両端電圧が発生し、ゲート〜ソース間電圧Ｖgsが小さくなるため、ドレイン電流が抑制され、高耐圧ＭＯＳトランジスタ(５)の素子破壊を防止できる。
【００１９】
また、定電流源(１３)の電流シンク特性に温度補償機能を持たせたことにより、抵抗(８)の温度特性および高耐圧ＭＯＳトランジスタ(５)のゲート〜ソース間電圧Ｖgsに対するドレイン電流の温度特性を補償することができ、より高精度でドレイン電流を制限できる。
【００２０】
実施形態５
図５に示したＨＶＩＣは、図５における抵抗(８)と並列に、コンデンサ(１４)を接続したものである。高耐圧ＭＯＳトランジスタ(５)のゲート〜ソース間には、破線で示したゲート容量(１５)に示されるように、大きなキャパシタンスが存在する。そのため、非常に短い信号が入力された場合、高耐圧ＭＯＳトランジスタ(５)の動作可能なゲート電位まで持ち上がらず、信号を伝達できなかった。
【００２１】
しかし、本実施形態では、入力信号により、駆動用インバータ(７)のＰchＭＯＳトランジスタがオンした瞬間、高耐圧ＭＯＳトランジスタ(５)のゲート電位Ｖgsは、コンデンサ(１４)が充電されていないため、ほぼ電源ＶＣＣ(１)に近い電位まで持ち上がる。高耐圧ＭＯＳトランジスタ(５)は十分なゲート電位により動作し、信号を伝達することができる。その後、定電流源(１３)のシンク電流により、コンデンサ(１４)が充電され、高耐圧ＭＯＳトランジスタ(５)のゲート電位Ｖgsは所定の電位(ドレイン電流値を制限するためのＶgs)に収束する。本実施形態によれば、高耐圧ＭＯＳトランジスタ(５)の応答速度を向上させ。高精度な製品を実現させる。
【００２２】
【発明の効果】
この発明は、数Ｖのレベル信号を高レベルの信号に変換・伝達するレベルシフト回路において、信号レベル変換部に用いられる高耐圧素子のゲート〜ソース間に印加された過大電圧を低減する電圧低減手段を備えたので、ゲート〜ソース間に過大電圧の印加による素子破壊を防止でき、高い信頼性のレベルシフト回路を実現できる。
【００２３】
又、高耐圧素子のゲートに挿入される抵抗と並列にコンデンサを接続したので、高耐圧ＭＯＳトランジスタが動作するゲート電圧に達する時間に満たない極めて短い入力信号が入力された場合でも、その高耐圧ＭＯＳトランジスタ(５)が確実にオンするようになり、応答速度が改善される。
【図面の簡単な説明】
【図１】 本発明の第１実施形態を示した高電圧集積回路(ＨＶＩＣ)の図
【図２】 本発明の第２実施形態を示した高電圧集積回路(ＨＶＩＣ)の図
【図３】 本発明の第３実施形態を示した高電圧集積回路(ＨＶＩＣ)の図
【図４】 本発明の第４実施形態を示した高電圧集積回路(ＨＶＩＣ)の図
【図５】 本発明の第５実施形態を示した高電圧集積回路(ＨＶＩＣ)の図
【図６】 従来の高電圧集積回路(ＨＶＩＣ)の図
【符号の説明】
１ ＨＶＩＣ用電源ＶＣＣ、２ パワー素子用電源ＨＶ、３ オフセット電源ＶＳ、４ フローティング電源ＶＢ、５ 高耐圧ＭＯＳトランジスタ、６ ツェナーダイオード、７ 駆動用インバータ、８ 抵抗、９ 抵抗、１０ ダイオード、１１ ダイオード、１２ 抵抗、１３ 定電流源、１４ コンデンサ、１５ ゲート容量

Claims (2)

  1. 数Ｖのレベル信号を高レベルの信号に変換・伝達するレベルシフト回路において、
    信号レベル変換部に用いられる高耐圧素子のゲート〜ソース間に印加された過大電圧を低減する電圧低減手段として、ゲート〜接地間に、定電流源を挿入するとともに、前記高耐圧素子を駆動する前段のインバータのＰチャルネルＭＯＳトランジスタのドレインと、前記高耐圧素子のゲート間に抵抗を挿入したことを特徴とするレベルシフト回路。
  2. 上記高耐圧素子を駆動する前段のインバータのＰチャルネルＭＯＳトランジスタのドレインと、前記高耐圧素子のゲート間に挿入した抵抗と並列にコンデンサを接続した請求項１記載のレベルシフト回路。
JP2001310126A 2001-10-05 2001-10-05 レベルシフト回路 Expired - Lifetime JP3779904B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001310126A JP3779904B2 (ja) 2001-10-05 2001-10-05 レベルシフト回路
US10/084,454 US6605975B2 (en) 2001-10-05 2002-02-28 Integrated circuit
US10/418,072 US6747502B2 (en) 2001-10-05 2003-04-18 Level shift circuit including a resistor configured to drive a high-withstand-voltage element
US10/418,074 US6927617B2 (en) 2001-10-05 2003-04-18 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001310126A JP3779904B2 (ja) 2001-10-05 2001-10-05 レベルシフト回路

Publications (3)

Publication Number Publication Date
JP2003115752A JP2003115752A (ja) 2003-04-18
JP2003115752A5 JP2003115752A5 (ja) 2005-03-17
JP3779904B2 true JP3779904B2 (ja) 2006-05-31

Family

ID=19129154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001310126A Expired - Lifetime JP3779904B2 (ja) 2001-10-05 2001-10-05 レベルシフト回路

Country Status (2)

Country Link
US (3) US6605975B2 (ja)
JP (1) JP3779904B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779904B2 (ja) * 2001-10-05 2006-05-31 三菱電機株式会社 レベルシフト回路
US7176739B2 (en) * 2003-06-26 2007-02-13 Lucent Technologies Inc. Circuit to improve data bus performance
CN1731678B (zh) * 2004-08-07 2010-05-05 鸿富锦精密工业（深圳）有限公司 信号电位转换电路
CN100502243C (zh) * 2004-08-13 2009-06-17 鸿富锦精密工业（深圳）有限公司 信号电位转换电路
JP4971848B2 (ja) * 2006-03-22 2012-07-11 株式会社豊田中央研究所 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
DE102007063721B4 (de) 2006-03-22 2014-05-08 Denso Corporation Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors
JP4901445B2 (ja) * 2006-12-06 2012-03-21 ローム株式会社 駆動回路及びこれを用いた半導体装置
TWI479803B (zh) * 2012-03-14 2015-04-01 Novatek Microelectronics Corp 輸出級電路
CN104247263A (zh) 2012-04-18 2014-12-24 丰田自动车株式会社 电力变换器
JP6084056B2 (ja) * 2013-02-06 2017-02-22 エスアイアイ・セミコンダクタ株式会社 充放電制御回路及びバッテリ装置
US9755625B2 (en) 2014-04-30 2017-09-05 Fairchild Korea Semiconductor Ltd. Pulse generator and driving circuit comprising the same
US9639762B2 (en) 2014-09-04 2017-05-02 Intel Corporation Real time video summarization
US9537338B2 (en) 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
JP6740709B2 (ja) * 2016-05-20 2020-08-19 株式会社オートネットワーク技術研究所 給電制御装置
JP6753301B2 (ja) 2016-12-19 2020-09-09 三菱電機株式会社 駆動回路
JP6692323B2 (ja) * 2017-06-12 2020-05-13 三菱電機株式会社 半導体装置
CN112910236B (zh) * 2021-01-26 2022-04-08 Tcl华星光电技术有限公司 电压转换电路及电压转换芯片
TWI825709B (zh) * 2022-05-10 2023-12-11 宏碁股份有限公司 可自適應調整儲能電容耐壓之電源供應電路
CN117353723B (zh) * 2023-12-04 2024-03-12 上海安其威微电子科技有限公司 高压电源开关

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US595621A (en) * 1897-12-14 Andre gobrolsr
US4809122A (en) 1987-07-31 1989-02-28 Brunswick Corporation Self-protective fuel pump driver circuit
JP2560380B2 (ja) * 1988-01-31 1996-12-04 日本電気株式会社 出力過電流制限回路
US6028573A (en) * 1988-08-29 2000-02-22 Hitachi, Ltd. Driving method and apparatus for display device
US5896043A (en) * 1989-02-10 1999-04-20 Fuji Electric Co., Ltd. Level shift circuit
JPH0752828B2 (ja) * 1989-06-19 1995-06-05 株式会社日立製作所 半導体素子の駆動方法
JP2839624B2 (ja) * 1990-02-28 1998-12-16 富士通株式会社 半導体集積回路
JPH0638363A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp 出力ドライバ回路
DE59208693D1 (de) * 1992-09-24 1997-08-14 Siemens Ag Leistungsschalter mit strombegrenzender Induktivität
JP2993557B2 (ja) * 1996-04-19 1999-12-20 日本電気株式会社 熱型赤外線撮像装置およびその駆動方法
DE19619120A1 (de) * 1996-05-11 1997-11-13 Telefunken Microelectron Schaltvorrichtung mit Leistungs-FET und Kurzschlußerkennung
US5828261A (en) * 1996-11-13 1998-10-27 Caterpillar Inc. Gate drive circuit that controls a power transistor in three states
KR100256609B1 (ko) * 1997-06-03 2000-05-15 윤종용 하드디스크드라이브에서과전압및서어지보호회로
US5963057A (en) * 1997-08-05 1999-10-05 Lsi Logic Corporation Chip level bias for buffers driving voltages greater than transistor tolerance
JPH1174779A (ja) * 1997-08-29 1999-03-16 Matsushita Electric Works Ltd レベルシフト回路
US5905621A (en) * 1998-01-09 1999-05-18 Ati Technologies Voltage scaling circuit for protecting an input node to a protected circuit
JP2000307398A (ja) * 1999-04-23 2000-11-02 Matsushita Electric Works Ltd 半導体スイッチ装置の保護回路
JP4419270B2 (ja) 2000-04-20 2010-02-24 株式会社デンソー 電気負荷駆動用ｉｃ
JP3779904B2 (ja) * 2001-10-05 2006-05-31 三菱電機株式会社 レベルシフト回路

Also Published As

Publication number Publication date
US20030210087A1 (en) 2003-11-13
US20030067339A1 (en) 2003-04-10
US20030210088A1 (en) 2003-11-13
JP2003115752A (ja) 2003-04-18
US6747502B2 (en) 2004-06-08
US6605975B2 (en) 2003-08-12
US6927617B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
JP3779904B2 (ja) レベルシフト回路
US10236677B2 (en) Semiconductor device
US7068082B2 (en) Gate driving circuit and semiconductor device
US20040178759A1 (en) Motor driving device
US5293077A (en) Power switching circuit
US7190208B2 (en) Self-oscillating full bridge driver IC
US6198258B1 (en) DC-DC converter capable of soft starting function by slowly raising reference voltage
EP0763882A1 (en) Load driving device
WO1985005742A1 (en) Transformerless drive circuit for field-effect transistors
WO1982004349A1 (en) Semiconductor current regulator and switch
US4877982A (en) MOSFET turn-on/off circuit
EP3148077B1 (en) Driver for a p-channel mosfet
KR960039341A (ko) 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치
US10715027B2 (en) Driver circuit
JP7210928B2 (ja) 高耐圧集積回路
US7499253B2 (en) Semiconductor integrated-circuit unit with temperature protective circuit
US20130127438A1 (en) Photocoupler output signal receiving circuit
JPH051652B2 (ja)
JP6798218B2 (ja) 出力段バッファ回路
US4859927A (en) Power supply with improved switching regulator
JP4641660B2 (ja) レベルシフト回路
CN114204926A (zh) 半导体装置
JPH1032475A (ja) 負荷駆動回路
JP2005237028A (ja) 負荷駆動装置
WO2020235224A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060303

R150 Certificate of patent or registration of utility model

Ref document number: 3779904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250