CN117353723B - 高压电源开关 - Google Patents

Abstract

本发明涉及半导体芯片电路设计技术领域，特别涉及高压电源开关。该高压电源开关包括场效应晶体管、反相器模块、钳位模块和控制逻辑模块。本发明可以使用低耐压器件来实现片上高压电源开关功能。

Description

高压电源开关

技术领域

本发明涉及半导体芯片电路设计技术领域，特别涉及高压电源开关。

背景技术

现代电路系统通常由实现不同功能的多个子模块组成。为了降低系统功耗或减少模块之间的干扰，通常希望在不使用某个模块时能够将其彻底关闭或使其进入低功耗模式。该功能通常是通过开关关断电源或关闭电路偏置来实现的。

为了拓宽芯片的应用场景，芯片的电源电压指标通常被设置得较宽。而对于高速电路和射频电路，为了追求高速和低噪声特性，芯片内部使用的器件又多为短沟道低耐压器件。因此，单器件开关结构无法直接承受较高的电源电压。

为了能够处理高电源电压，传统方案通常直接使用高耐压器件。可是，并非所有工艺厂商都会提供高耐压器件，另外有些厂商虽然能够提供高耐压器件，但是需要额外的掩膜层费用，造成成本增加。此外，高耐压器件通常导通电阻较高，驱动大电流负载时会分走较多电压，造成额外的功耗和电压损失。

另一种方案是在需要开关功能的模块外部使用额外的电源管理芯片，但是该方案增加了成本，并且显著降低了系统集成度。

因此，希望通过电路设计，使用低耐压器件来实现片上高压电源开关功能。

发明内容

本发明的目的在于提供高压电源开关，可以使用低耐压器件来实现片上高压电源开关功能。

本发明公开了一种高压电源开关，包括作为开关的场效应晶体管、反相器模块；

所述场效应晶体管的源极连接电源模块，所述场效应晶体管的漏极连接待供电的电路模块，所述反相器模块的输出端连接所述场效应晶体管的栅极，用于控制所述场效应晶体管的导通和关断，其中，当所述场效应晶体管导通时，所述电路模块获得供电，并且当所述场效应晶体管关断时，所述电路模块无法获得供电；

所述反相器模块包括反相器和电压调节支路，所述电压调节支路连接所述反相器的输出端，用于将所述反相器的输出电压抬高后输出至所述场效应晶体管的栅极，其中，所述场效应晶体管的源极与栅极之间的电压小于所述场效应晶体管的可靠性耐压值；

所述反相器的控制端连接控制信号，电源端连接所述电源模块，并且接地端接地。

可选地，所述反相器模块包括一个所述电压调节支路；

所述电压调节支路包括串联连接的第一晶体管和第二晶体管；

所述第一晶体管的控制端连接所述反相器的输出端，所述第一晶体管的第一端连接所述场效应晶体管的栅极和所述电源模块，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第二晶体管的第二端接地。

可选地，所述反相器模块包括至少两级所述电压调节支路；

每一级所述电压调节支路包括串联连接的第一晶体管和第二晶体管；

每一级所述电压调节支路中，所述第一晶体管的第一端连接所述电源模块，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第二晶体管的第二端接地；

第一级所述电压调节支路的所述第一晶体管的控制端连接所述反相器的输出端，相邻两级所述电压调节支路中的上级所述电压调节支路的所述第一晶体管的第一端连接下级所述电压调节支路的所述第一晶体管的控制端，最后一级所述电压调节支路的所述第一晶体管的第一端连接所述场效应晶体管的栅极。

可选地，所述电压调节支路还包括位于所述电源模块和所述第一晶体管的第一端之间的第一电阻。

可选地，所述电压调节支路的所述第二晶体管为一个或至少两个，其中，至少两个所述第二晶体管串联连接，所述第一晶体管的第二端连接第一个所述第二晶体管的第一端，最后一个所述第二晶体管的第二端接地。

可选地，还包括第一偏置支路，所述第一偏置支路的输出端连接所述第二晶体管的控制端，用于将偏置电压输出至所述第二晶体管的控制端。

可选地，还包括钳位模块，所述钳位模块包括第一BJT晶体管，所述第一BJT晶体管的集电极连接所述电源模块和所述场效应晶体管的漏极，用于将钳位电压输出至所述场效应晶体管的漏极，其中，所述场效应晶体管的源极与漏极之间的电压小于所述场效应晶体管的可靠性耐压值。

可选地，还包括控制逻辑模块，所述控制逻辑模块的输出端连接所述第一BJT晶体管的基极，用于控制所述第一BJT晶体管的导通和关断，其中，当所述第一BJT晶体管导通时，所述钳位模块将所述钳位电压输出至所述场效应晶体管的漏极，并且当所述第一BJT晶体管关断时，所述钳位模块不将所述钳位电压输出至所述场效应晶体管的漏极。

可选地，所述控制逻辑模块包括并联连接的第一支路、第二支路、第三支路、第四支路和第五支路；所述第一支路至所述第五支路的一端分别连接所述电源模块，另一端分别接地；

所述第二支路和所述第三支路组成电流镜；所述第四支路和所述第五支路组成电流镜；

所述第一支路的控制端连接所述控制信号，所述第一支路的输出端连接所述第三支路，用于控制所述第三支路的导通和关断；所述第三支路的输出端连接所述第四支路，用于控制所述第四支路的导通和关断；所述第五支路的输出端连接所述第一BJT晶体管的基极，用于控制所述第一BJT晶体管的导通和关断。

可选地，所述第一支路包括串联连接的第四电阻、第六晶体管和第五电阻，所述第二支路包括串联连接的第六电阻、第七晶体管和第七电阻，所述第三支路包括串联连接的第八电阻、第二BJT晶体管、第八晶体管、第九晶体管和第九电阻，所述第四支路包括串联连接的第十电阻、第三BJT晶体管和第四BJT晶体管，所述第五支路包括串联连接的第十一电阻、第五BJT晶体管和第十二电阻；

所述第六晶体管的控制端连接所述控制信号，所述第六晶体管的第一端连接所述第八晶体管的控制端；所述第七晶体管的第一端和控制端彼此连接并且连接所述第九晶体管的控制端；所述第二BJT晶体管的基极和集电极彼此连接并且连接所述第八晶体管的第一端，所述第八晶体管的第一端还连接所述第四BJT晶体管的基极，所述第八晶体管的第二端连接所述第四晶体管的发射极；所述第三BJT晶体管的基极和集电极彼此连接并且分别连接所述第四BJT晶体管的集电极和所述第五BJT晶体管的基极；所述第五BJT晶体管的集电极连接所述第一BJT晶体管的基极。

可选地，还包括第二偏置支路，所述第二偏置支路的输出端连接所述第一BJT晶体管的发射极，用于将偏置电压输出至所述第一BJT晶体管的发射极。

可选地，所述第一偏置支路和所述第二偏置支路位于同一偏置支路；

所述偏置支路包括偏置电阻，所述偏置电阻的一端连接所述电源模块，所述偏置电阻的另一端连接至少一个MOS晶体管，所述MOS晶体管的栅极与漏极连接并且连接所述电压调节支路的所述第二晶体管的控制端，用于将偏置电压输出至所述第二晶体管的控制端；

所述偏置电阻的另一端还连接所述第一BJT晶体管的发射极，用于将偏置电压输出至所述第一BJT晶体管的发射极。

可选地，所述第一偏置支路和所述第二偏置支路位于同一偏置支路；

所述偏置支路包括偏置电阻，所述偏置电阻的一端连接所述电源模块，所述偏置电阻的另一端连接二极管或第三晶体管，所述第三晶体管采用二极管接法，所述二极管或所述第三晶体管的输出连接所述第一BJT晶体管的发射极，用于将偏置电压输出至所述第一BJT晶体管的发射极；

所述二极管或第三晶体管的输出还连接至少一个MOS晶体管，所述MOS晶体管的栅极与漏极连接并且连接所述电压调节支路的所述第二晶体管的控制端，用于将偏置电压输出至所述第二晶体管的控制端。

可选地，所述电源模块为一个，所述控制信号为一个。

本发明与现有技术相比，主要区别及其效果在于：

1、本发明无需高耐压器件，可以片上集成，适用工艺更多，且节省成本。相比于高耐压器件，低耐压器件通常导通电阻小，开关导通分压少，电压损失少，功耗低，发热小；

2、本发明通过设计反相器模块INV和钳位模块，保证电路中的低耐压器件无可靠性风险；

3、本发明中的反相器模块INV的第二输出电压V₂=V_DD-V_B，其中，电压V_B可调，从而可以设计场效应晶体管M_SW的导通电阻。由于反相器模块INV的第二输出电压V_DD-V_B能够跟随电源电压V_DD变化，因此本发明可以适用于一定范围的宽电源电压应用；

4、本发明中的钳位模块可以在场效应晶体管M_SW关断时提供钳位电压V_clamp，避免了增加开关管栅长，减小了开关管面积；

5、本发明直接使用电源电压V_DD和控制信号EN电压域的电源，无需额外电压供电，节省了供电电路设计和成本。

附图说明

图1示出了根据本发明实施例的高压电源开关的模块示意图。

图2示出了根据本发明实施例的高压电源开关的电路示意图。

具体实施方式

为使本发明实施例的目的和技术方案更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1示出了根据本发明实施例的高压电源开关的模块示意图。

如图1所示，高压电源开关包括作为开关的场效应晶体管M_SW，场效应晶体管M_SW的源极连接电源模块，场效应晶体管M_SW的漏极连接待供电的电路模块。为了方便说明，这里将待供电的电路模块等效为负载模块R_load。电源模块提供电源电压V_DD，电源电压V_DD可以是为负载模块R_load供电的供电电压，也可以是负载模块R_load需要的偏置电压。为了方便说明，下面以供电电压为例。

开关功能由场效应晶体管M_SW来实现，其中，当场效应晶体管M_SW导通时，电源模块和负载模块R_load连接，负载模块R_load获得供电，并且当场效应晶体管M_SW关断时，电源模块和负载模块R_load断开连接，负载模块R_load无法获得供电。

在一个实施例中，场效应晶体管M_SW为PMOS场效应晶体管，其中，当场效应晶体管M_SW的栅极电压V_G为低电平电压时，场效应晶体管M_SW的源极与漏极之间的电阻较小，场效应晶体管M_SW导通，下方的负载模块R_load获得供电，并且当场效应晶体管M_SW的栅极电压V_G为高电平电压时，场效应晶体管M_SW的源极与漏极之间的电阻较大，场效应晶体管M_SW关断，下方的负载模块R_load无法获得供电，即，负载模块R_load关断或进入低功耗模式。

然而，本申请的发明人发现，在芯片等应用场景中，电源电压V_DD通常为较高的电源电压，而作为低耐压器件的场效应晶体管M_SW，其具有可靠性耐压值V_BD。

在电源电压V_DD大于可靠性耐压值V_BD（例如，电源电压V_DD=3V，可靠性耐压值V_BD=2.5V）的情况下，当场效应晶体管M_SW导通时，场效应晶体管M_SW的源极与栅极之间的电压|V_GS|可能会超过可靠性耐压值V_BD，从而不满足可靠性要求。

基于此，经过长期的测试、试验、反复研究之后，本申请的发明人在高压电源开关中进一步设置反相器模块INV，反相器模块INV的输出端连接场效应晶体管M_SW的栅极，反相器模块INV的控制端用于接收控制信号EN。

当控制信号EN为低电平信号时，即，当反相器模块INV的输入端接收到低电平输入电压时，反相器模块INV的输出端向场效应晶体管M_SW的栅极输出第一输出电压V₁，使得场效应晶体管M_SW关断。

当控制信号EN为高电平信号时，即，当反相器模块INV的输入端接收到高电平输入电压时，反相器模块INV的输出端向场效应晶体管M_SW的栅极输出第二输出电压V₂，使得场效应晶体管M_SW导通。

第一输出电压V₁大于第二输出电压V₂，例如，第一输出电压V₁为电源电压V_DD。

作为传统的反相器，当控制信号EN为高电平信号时，传统反相器的输出电压为GND或0。此时，场效应晶体管M_SW的源极与栅极之间的电压|V_GS|=V_DD＞V_BD。作为对比，本申请的反相器模块INV的第二输出电压V₂被抬高，其不为0，而是为V_DD-V_B，使得场效应晶体管M_SW的源极与栅极之间的电压|V_GS|=V_B，其中，电压V_B可以被称为导通偏置电压，其大小可调并且小于可靠性耐压值V_BD，从而使得场效应晶体管M_SW的源极与栅极之间的电压|V_GS|<V_BD，从而满足可靠性要求。

另外，设计较大的晶体管尺寸，使得场效应晶体管M_SW导通时具有较小的导通电阻，则可以认为场效应晶体管M_SW的源极与漏极之间的分压较小，即，|V_DS|≈0<V_BD，从而满足可靠性要求。

进一步，在电源电压V_DD大于可靠性耐压值V_BD（例如，电源电压V_DD=3V，可靠性耐压值V_BD=2.5V）的情况下，当场效应晶体管M_SW关断时在理想情况下具有无穷大的关断电阻，则场效应晶体管M_SW的漏极电压V_D≈0，导致场效应晶体管M_SW的源极与漏极之间的电压|V_DS|≈V_DD＞V_BD，从而不满足可靠性要求。

通过增大场效应晶体管M_SW的栅极长度，可以提高其源极与漏极之间的耐压，但是这又会增加导通电阻，从而增加损失电压，或者需要更多的面积以实现相同的导通电阻。

基于此，本申请的发明人在高压电源开关中进一步设置钳位模块，钳位模块的输出端连接场效应晶体管M_SW的漏极，钳位模块的输入端接地。

当场效应晶体管M_SW导通时，钳位模块的输出端不向场效应晶体管M_SW的漏极输出钳位电压V_clamp，并且当场效应晶体管M_SW关断时，钳位模块的输出端向场效应晶体管M_SW的漏极输出钳位电压V_clamp，使得场效应晶体管M_SW的源极与漏极之间的电压|V_DS|小于场效应晶体管M_SW的可靠性耐压值V_BD，同时保持负载模块R_load无法获得供电。

通过设计钳位电压V_clamp，略微抬高场效应晶体管M_SW关断时的漏极电压V_D（也可以被称为场效应晶体管M_SW的输出电压V_OUT），从而使得场效应晶体管M_SW的源极与漏极之间的电压|V_DS|<V_BD，同时确保下方的负载模块R_load在输出电压V_OUT抬高之后依旧保持关断状态，即，无法获得供电。

进一步，为了控制钳位电压V_clamp的偏置状态，使其仅在场效应晶体管M_SW关断时工作，从而减小功耗，本申请的发明人在高压电源开关中进一步设置控制逻辑模块，控制逻辑模块的输出端连接钳位模块的控制端，控制逻辑模块的输入端用于接收控制信号EN。

当控制信号EN为低电平信号时，即，当控制逻辑模块的输入端接收到低电平输入电压时，控制逻辑模块控制钳位模块，使得钳位模块的输出端向场效应晶体管M_SW的漏极输出钳位电压V_clamp。此时，如上面描述的，场效应晶体管M_SW关断。

当控制信号EN为高电平信号时，即，当控制逻辑模块的输入端接收到高电平输入电压时，控制逻辑模块控制钳位模块，使得钳位模块的输出端不向场效应晶体管M_SW的漏极输出钳位电压V_clamp。此时，如上面描述的，场效应晶体管M_SW导通。

基于此，钳位模块仅在场效应晶体管M_SW关断时工作，而在场效应晶体管M_SW导通时不工作，从而减小了功耗。

图2示出了根据本发明实施例的高压电源开关的电路示意图。

如图2所示，反相器模块INV包括反相器I₁和电压调节支路，电压调节支路连接反相器I₁的输出端，用于如上面描述的将反相器I₁的输出电压抬高后输出至场效应晶体管M_SW的栅极，使得场效应晶体管M_SW的源极与栅极之间的电压|V_GS|<V_BD。电压调节支路包括第一晶体管M₁和第二晶体管M₂，其中，第一晶体管M₁和第二晶体管M₂为三端器件，包括控制端、第一端和第二端。

反相器I₁的控制端作为反相器模块INV的控制端连接控制信号EN，反相器I₁的输出端连接第一晶体管M₁的控制端，反相器I₁的电源端连接电源模块，并且反相器I₁的接地端接地。

第一晶体管M₁的第一端作为反相器模块INV的输出端连接场效应晶体管M_SW的栅极，并且连接电源模块，第一晶体管M₁的第二端连接第二晶体管M₂的第一端，第二晶体管M₂的第二端接地。

电压调节支路还包括位于电源模块和第一晶体管M₁的第一端之间的第一电阻R₁。

在一个实施例中，反相器I₁为如上面描述的传统反相器。换句话说，当控制信号EN为低电平信号时，即，当反相器I₁的输入端接收到低电平输入电压时，反相器I₁的输出端向第一晶体管M₁的栅极输出的输出电压为反相器I₁的电源电压，并且当控制信号EN为高电平信号时，即，当反相器I₁的输入端接收到高电平输入电压时，反相器I₁的输出端向第一晶体管M₁的栅极输出的输出电压为0。

作为示例，电源电压V_DD=3V，场效应晶体管M_SW的可靠性耐压值V_BD=2.5V，并且反相器I₁的电源电压=2.5V。在这种情况下，控制信号EN可以被设置为2.5V电压域。

在下面的一个实施例中，第一晶体管M₁为PMOS场效应晶体管，而在其它实施例中，第一晶体管M₁为PNP BJT晶体管。

当控制信号EN=2.5V时，反相器I₁的输出端向第一晶体管M₁的栅极输出0。此时，通过第一晶体管M₁将该输出电压上移一个|V_GS1|，其中，V_GS1为第一晶体管M₁的源极与栅极之间的电压。换句话说，作为反相器模块INV这个整体，当控制信号EN=2.5V时，其第二输出电压V₂不为0，而是为|V_GS1|。这使得场效应晶体管M_SW的栅极电压V_G=|V_GS1|，场效应晶体管M_SW导通，并且场效应晶体管M_SW的源极与栅极之间的电压|V_GS|=V_DD-|V_GS1|=V_B。如此，通过调整第一晶体管M₁的源极与栅极之间的电压V_GS1，使得场效应晶体管M_SW的源极与栅极之间的电压|V_GS|<V_BD，就可以满足可靠性要求。

可以理解的是，如果电源电压V_DD升高，则电压调节支路的电流增大，第一晶体管M₁的源极与栅极之间的电压V_GS1也会相应增大，即，|V_GS1|增大。通过设计第一电阻R₁和第一晶体管M₁的宽长比，可以调整|V_GS1|的大小，从而调整场效应晶体管M_SW的栅极电压V_G，保证在一定的电源电压V_DD变化范围内，场效应晶体管M_SW的源极与栅极之间的电压|V_GS|均小于可靠性耐压值V_BD，从而满足可靠性要求。

当控制信号EN=0时，反相器I₁的输出端向第一晶体管M₁的栅极输出2.5V。此时，仍然通过第一晶体管M₁将该输出电压上移一个|V_GS1’|，其中，V_GS1’为第一晶体管M₁的源极与栅极之间的电压。需要注意的是，控制信号EN=0时，电压调节支路的电流较小，因此|V_GS1’|小于控制信号EN=2.5V时的|V_GS1|。这使得场效应晶体管M_SW的栅极电压V_G为2.5V+|V_GS1’|，其接近电源电压V_DD=3V，场效应晶体管M_SW关断。

在一个实施例中，第一晶体管M₁为可靠性耐压值V_BD=2.5V的PMOS场效应晶体管。此时，第二晶体管M₂用于分压，以保证第一晶体管M₁的源极与漏极之间的电压|V_DS|小于可靠性耐压值V_BD，从而满足可靠性要求。

在一个实施例中，第二晶体管M₂为PMOS场效应晶体管，而在其它实施例中，第二晶体管M₂为PNP BJT晶体管。

在一个实施例中，第二晶体管M₂的数量大于一，其中，第一晶体管M₁的第二端连接第一个第二晶体管M₂的第一端，第一个第二晶体管M₂的第二端连接第二个第二晶体管M₂的第一端，第二个第二晶体管M₂的第二端连接第三个第二晶体管M₂的第一端，依次类推，最后一个第二晶体管M₂的第二端接地。

图2中仅示出了一个第二晶体管M₂作为示例，但是可以理解的是，当电源电压V_DD较高时，可以在第一个第二晶体管M₂的下方串联更多个第二晶体管M₂，从而分走更多电压。

在一个实施例中，反相器模块INV包括至少两级电压调节支路，其中，反相器I₁的输出端连接第一级电压调节支路的第一晶体管M₁的控制端。

每一级电压调节支路的第一电阻R₁的一端连接电源模块，第一电阻R₁的另一端连接第一晶体管M₁的第一端，第一晶体管M₁的第二端连接第二晶体管M₂的第一端，第二晶体管M₂的第二端接地。

第一级电压调节支路的第一晶体管M₁的第一端连接第二级电压调节支路的第一晶体管M₁的控制端，第二级电压调节支路的第一晶体管M₁的第一端连接第三级电压调节支路的第一晶体管M₁的控制端，依次类推，最后一级电压调节支路的第一晶体管M₁的第一端作为反相器模块INV的输出端。

当电源电压V_DD较高时，场效应晶体管M_SW的源极与栅极之间的电压|V_GS|=V_DD-|V_GS1|可能无法满足小于可靠性耐压值V_BD的可靠性要求。此时，可以断开场效应晶体管M_SW的栅极和第一晶体管M₁的第一端之间的连接，再添加一级电压调节支路。下级电压调节支路的第一晶体管M₁的控制端连接上级电压调节支路中的第一晶体管M₁的第一端，并且下级电压调节支路中的第一晶体管M₁的第一端作为反相器模块INV的输出端连接场效应晶体管M_SW的栅极，从而将场效应晶体管M_SW的栅极电压V_G再抬高一个|V_GS1|。

换句话说，当控制信号EN=2.5V时，反相器模块INV的第二输出电压V₂=2|V_GS1|，这使得场效应晶体管M_SW的栅极电压V_G=2|V_GS1|，场效应晶体管M_SW导通，并且场效应晶体管M_SW的源极与栅极之间的电压|V_GS|=V_DD-2|V_GS1|=V_B。

可以理解的是，每级电压调节支路的第一晶体管M₁可以相同，也可以不同。通过设计每级电压调节支路的第一电阻R₁和第一晶体管M₁的宽长比，可以调整|V_GS1|的大小，从而调整场效应晶体管M_SW的栅极电压V_G，保证在一定的电源电压V_DD变化范围内，场效应晶体管M_SW的源极与栅极之间的电压|V_GS|均小于可靠性耐压值V_BD，从而满足可靠性要求。

另外，当控制信号EN=0时，反相器I₁的输出端向第一晶体管M₁的控制端输出2.5V，这使得场效应晶体管M_SW的栅极电压V_G为2.5V+2|V_GS1’|，其接近电源电压V_DD=3V，场效应晶体管M_SW关断。

图2中仅示出了两级电压调节支路作为示例，但是可以理解的是，电压调节支路的级数可以根据电源电压V_DD和反相器I₁的电源电压进行调整。

同理，当电源电压V_DD较低时，如果场效应晶体管M_SW的源极与栅极之间的电压|V_GS|=V_DD-|V_GS1|已经可以满足小于可靠性耐压值V_BD的可靠性要求，则可以删除第二级电压调节支路，场效应晶体管M_SW的栅极直接连接第一级电压调节支路的第一晶体管M₁的第一端。

在一个实施例中，还包括第一偏置支路，第一偏置支路的输出端连接第二晶体管M₂的控制端，用于将偏置电压输出至第二晶体管M₂的控制端。

继续如图2所示，该第一偏置支路可以位于偏置支路中，并且该偏置电路可以作为反相器模块INV的一部分。偏置支路包括第二电阻R₂（即，偏置电阻）、二极管或采用二极管接法的第三晶体管M₃、第四晶体管M₄和第五晶体管M₅。第一偏置支路至少包括第二电阻R₂和第五晶体管M₅，并且可选地，还可以包括第三晶体管M₃。在下面的一个实施例中，第三晶体管M₃、第四晶体管M₄和第五晶体管M₅为PMOS场效应晶体管，而在其它实施例中，第三晶体管M₃、第四晶体管M₄和第五晶体管M₅为NMOS场效应晶体管或BJT晶体管。

第二电阻R₂的一端连接电源模块，第二电阻R₂的另一端连接第三晶体管M₃的源极，第三晶体管M₃的漏极连接第四晶体管M₄的源极，第四晶体管M₄的漏极连接第五晶体管M₅的漏极，第五晶体管M₅的源极接地。第四晶体管M₄的栅极和漏极彼此连接，第五晶体管M₅的栅极和漏极彼此连接，第四晶体管M₄的栅极与第五晶体管M₅的栅极彼此连接并且连接电压调节支路的第二开关管M₂的控制端。

可以理解的是，当电压调节支路的级数大于一时，偏置支路用于向每级电压调节支路的第二开关管M₂的控制端提供偏置电压。图2中示出了两级电压调节支路作为示例，其中，第四晶体管M₄的栅极与第五晶体管M₅的栅极彼此连接并且连接每级电压调节支路的第二开关管M₂的控制端。

二极管或采用二极管接法的第三晶体管M₃在导通时可以等效为电阻，从而可以减少偏置电路的电流，而在一个实施例中，在偏置电路的电流符合要求的情况下，偏置支路可以省略二极管或采用二极管接法的第三晶体管M₃。在这种情况下，第二电阻R₂的一端连接电源模块，第二电阻R₂的另一端连接第四晶体管M₄的源极，第四晶体管M₄的漏极连接第五晶体管M₅的漏极，第五晶体管M₅的源极接地。第四晶体管M₄的栅极和漏极彼此连接，第五晶体管M₅的栅极和漏极彼此连接，第四晶体管M₄的栅极与第五晶体管M₅的栅极彼此连接并且连接电压调节支路的第二开关管M₂的控制端。

继续如图2所示，钳位模块包括第一BJT晶体管Q₁，第一BJT晶体管Q₁的集电极连接电源模块和场效应晶体管M_SW的漏极，用于将钳位电压V_clamp输出至场效应晶体管M_SW的漏极，第一BJT晶体管Q₁的发射极连接偏置支路的第三晶体管M₃的栅极，第一BJT晶体管Q₁的基极作为钳位模块的输入端。

钳位模块还包括位于电源模块和第一BJT晶体管Q₁的集电极之间的第三电阻R₃。

当第一BJT晶体管Q₁导通时，钳位模块工作。

第一BJT晶体管Q₁的发射极电压V_E被偏置支路的第四晶体管M₄和第五晶体管M₅抬高至略大于2|V_TH|，其中，当第四晶体管M₄和第五晶体管M₅的类型相同时，V_TH分别指的是第四晶体管M₄和第五晶体管M₅的阈值电压，而由于第一BJT晶体管Q₁导通时，其集电极与发射极之间的电压V_CE最小约为0.2V，因此第一BJT晶体管Q₁的集电极电压V_C抬高至约为2|V_TH|+0.2V。换句话说，作为钳位模块这个整体，当工作时，其向场效应晶体管M_SW的漏极输出钳位电压V_clamp=2|V_TH|+V_CE。

而当场效应晶体管M_SW关断时，若无钳位电压V_clamp，则场效应晶体管M_SW的漏极电压V_D约为0，此时通过设计钳位电压V_clamp，略微抬高场效应晶体管M_SW关断时的漏极电压V_D至2|V_TH|+V_CE，从而使得场效应晶体管M_SW的源极与漏极之间的电压|V_DS|=V_DD-2|V_TH|-V_CE<V_BD，并且使得场效应晶体管M_SW的输出电压V_OUT=2|V_TH|+V_CE。

在一个实施例中，第四晶体管M₄的数量大于一。在这种情况下，第三晶体管M₃的漏极或第二电阻R₂的另一端连接第一个第四晶体管M₄的源极，第一个第四晶体管M₄的漏极连接第二个第四晶体管M₄的源极，以此类推，最后一个第四晶体管M₄的漏极连接第五晶体管M₅的漏极，第五晶体管M₅的源极接地。每个第四晶体管M₄的栅极和漏极彼此连接，第五晶体管M₅的栅极和漏极彼此连接，最后一个第四晶体管M₄的栅极与第五晶体管M₅的栅极彼此连接并且连接电压调节支路的第二开关管M₂的控制端。此时，第一BJT晶体管Q₁的发射极电压V_E被偏置支路的第四晶体管M₄和第五晶体管M₅抬高至略大于N|V_TH|，其中，N为第四晶体管M₄和第五晶体管M₅的总数量。

在一个实施例中，第五晶体管M₅的数量大于一。在这种情况下，第三晶体管M₃的漏极或第二电阻R₂的另一端连接第四晶体管M₄的源极，第四晶体管M₄的漏极连接第一个第五晶体管M₅的漏极，第一个第五晶体管M₅的源极连接第二个第五晶体管M₅的漏极，以此类推，最后一个第五晶体管M₅的源极接地。第四晶体管M₄的栅极和漏极彼此连接，每个第五晶体管M₅的栅极和漏极彼此连接，第四晶体管M₄的栅极与第一个第五晶体管M₅的栅极彼此连接并且连接电压调节支路的第二开关管M₂的控制端。此时，第一BJT晶体管Q₁的发射极电压V_E被偏置支路的第四晶体管M₄和第五晶体管M₅抬高至略大于N|V_TH|，其中，N为第四晶体管M₄和第五晶体管M₅的总数量。

在一个实施例中，第四晶体管M₄和第五晶体管M₅的数量均大于一。在这种情况下，第三晶体管M₃的漏极或第二电阻R₂的另一端连接第一个第四晶体管M₄的源极，第一个第四晶体管M₄的漏极连接第二个第四晶体管M₄的源极，以此类推，最后一个第四晶体管M₄的漏极连接第一个第五晶体管M₅的漏极，第一个第五晶体管M₅的源极连接第二个第五晶体管M₅的漏极，以此类推，最后一个第五晶体管M₅的源极接地。每个第四晶体管M₄的栅极和漏极彼此连接，每个第五晶体管M₅的栅极和漏极彼此连接，最后一个第四晶体管M₄的栅极与第一个第五晶体管M₅的栅极彼此连接并且连接电压调节支路的第二开关管M₂的控制端。此时，第一BJT晶体管Q₁的发射极电压V_E被偏置支路的第四晶体管M₄和第五晶体管M₅抬高至略大于N|V_TH|，其中，N为第四晶体管M₄和第五晶体管M₅的总数量。

可以理解的是，当钳位电压V_clamp较大时，场效应晶体管M_SW的源极与漏极之间的电压|V_DS|将较小，以满足可靠性要求，但是场效应晶体管M_SW的输出电压V_OUT将较大，下方的负载模块R_load可能导通。

此时，负载模块R_load的漏电流由第三电阻R₃提供。通过设计第三电阻R₃，可以在一定范围内调整输出电压V_OUT和漏电流的大小，保证在抬高输出电压V_OUT的同时下方的负载模块R_load依旧保持关断状态。

当第一BJT晶体管Q₁关断时，钳位模块不工作。

在一个实施例中，第一BJT晶体管Q₁为NPN BJT晶体管。

在一个实施例中，控制逻辑模块的输出端连接第一BJT晶体管Q₁的基极，用于控制第一BJT晶体管Q₁的导通和关断，其中，当第一BJT晶体管Q₁导通时，钳位模块将钳位电压V_clamp输出至场效应晶体管M_SW的漏极，并且当第一BJT晶体管Q₁关断时，钳位模块不将钳位电压V_clamp输出至场效应晶体管M_SW的漏极。

在一个实施例中，控制逻辑模块包括并联连接的第一支路、第二支路、第三支路、第四支路和第五支路。第一支路至第五支路的一端分别连接电源模块，另一端分别接地。第二支路和第三支路组成电流镜，第四支路和第五支路组成电流镜。

第一支路的控制端连接控制信号，第一支路的输出端连接第三支路，用于控制第三支路的导通和关断。第三支路的输出端连接第四支路，用于控制第四支路的导通和关断。第五支路的输出端连接第一BJT晶体管Q₁的基极，用于控制第一BJT晶体管Q₁的导通和关断。

继续如图2所示，第一支路包括第四电阻R₄、第五电阻R₅和第六晶体管M₆。第四电阻R₄的一端连接电源模块，第四电阻R₄的另一端连接第六晶体管M₆的源极，第六晶体管M₆的漏极连接第五电阻R₅的一端，第五电阻R₅的另一端接地，第六晶体管M₆的栅极作为控制逻辑模块的输入端。

第二支路包括第六电阻R₆、第七电阻R₇和第七晶体管M₇。第六电阻R₆的一端连接电源模块，第六电阻R₆的另一端连接第七晶体管M₇的漏极，第七晶体管M₇的源极连接第七电阻R₇的一端，第七电阻R₇的另一端接地，第七晶体管M₇的漏极与栅极连接。

第三支路包括第八电阻R₈、第二BJT晶体管Q₂、第八晶体管M₈、第九晶体管M₉和第九电阻R₉。第八电阻R₈的一端连接电源模块，第八电阻R₈的另一端连接第二BJT晶体管Q₂的发射极，第二BJT晶体管Q₂的集电极连接第八晶体管M₈的漏极，第八晶体管M₈的源极连接第九晶体管M₉的漏极，第九晶体管M₉的源极连接第九电阻R₉的一端，第九电阻R₉的另一端接地，第二BJT晶体管Q₂的基极与集电极连接，第八晶体管M₈的栅极与第三支路中的第六晶体管M₆的源极连接，第九晶体管M₉的栅极与第四支路中的第七晶体管M₇的栅极连接。

第四支路包括第十电阻R₁₀、第三BJT晶体管Q₃和第四BJT晶体管Q₄。第十电阻R₁₀的一端连接电源模块，第十电阻R₁₀的另一端连接第三BJT晶体管Q₃的发射极，第三BJT晶体管Q₃的集电极连接第四BJT晶体管Q₄的集电极，第四BJT晶体管Q₄的发射极与第五支路中的第八晶体管M₈的源极连接，第三BJT晶体管Q₃的基极与集电极连接，第四BJT晶体管Q₄的基极与第五支路中的第二BJT晶体管Q₂的基极连接。

第五支路包括第十一电阻R₁₁、第五BJT晶体管Q₅和第十二电阻R₁₂。第十一电阻R₁₁的一端连接电源模块，第十一电阻R₁₁的另一端连接第五BJT晶体管Q₅的发射极，第五BJT晶体管Q₅的集电极连接第十二电阻R₁₂的一端并且作为控制逻辑模块的输出端，第十二电阻R₁₂的另一端接地，第五BJT晶体管Q₅的基极与第六支路中的第三BJT晶体管Q₃的基极连接。

在上面的一个实施例中，第一支路中的第六晶体管M₆为PMOS场效应晶体管，第二支路中的第七晶体管M₇、第三支路中的第八晶体管M₈和第九晶体管M₉为NMOS场效应晶体管，而在其它实施例中，第一支路中的第六晶体管M₆为PMOS场效应晶体管，第二支路中的第七晶体管M₇、第三支路中的第八晶体管M₈和第九晶体管M₉为NPN BJT晶体管。

在上面的一个实施例中，第三支路中的第二BJT晶体管Q₂、第四支路中的第三BJT晶体管Q₃、第五支路中的第五BJT晶体管Q₅为PNP BJT晶体管，第四支路中的第四BJT晶体管Q₄为NPN BJT晶体管，而在其它实施例中，第三支路中的第二BJT晶体管Q₂、第四支路中的第三BJT晶体管Q₃、第五支路中的第五BJT晶体管Q₅为PMOS场效应晶体管，第三支路中的第二BJT晶体管Q₂也可以为NPN BJT晶体管或NMOS场效应晶体管，第四支路中的第四BJT晶体管Q₄为NMOS场效应晶体管。

在上面的一个实施例中，第二支路中的第七电阻R₇可以省略，从而第二支路中的第七晶体管M₇的源极直接接地，第三支路中的第九电阻R₉可以省略，从而第三支路中的第九晶体管M₉的源极直接接地。

当控制信号EN=2.5V时，第六晶体管M₆关断，使得第八晶体管M₈的栅极电压升高，并且第八晶体管M₈的源极与栅极之间的电压降低，从而使得第四BJT晶体管Q₄关断。第四BJT晶体管Q₄关断后，第四支路无电流，并且作为其电流镜支路的第五支路也无电流。此时，第十二电阻R₁₂作为第五BJT晶体管Q₅的发射极到地电阻几乎不分压，因此控制逻辑模块的输出端向钳位模块中的第一BJT晶体管Q₁的基极输出的输出电压为0，第一BJT晶体管Q₁关断，钳位模块不工作。

如上面已经描述的，当控制信号EN=2.5V时，场效应晶体管M_SW导通，钳位模块无需工作，从而可以减小功耗。

当控制信号EN=0时，第六晶体管M₆导通，使得第八晶体管M₈的栅极电压降低，第八晶体管M₈的导通电阻增大，并且第八晶体管M₈的源极与栅极之间的电压升高，从而使得第四BJT晶体管Q₄导通。第四BJT晶体管Q₄导通后，第四支路的电流被镜像到第五支路。此时，第十二电阻R₁₂作为第五BJT晶体管Q₅的发射极到地电阻产生分压，并且向钳位模块中的第一BJT晶体管Q₁的基极输出该电压。可以通过调整第十二电阻R₁₂的大小来调整第一BJT晶体管Q₁的基极电压，使得该基极电压约为第一BJT晶体管Q₁的导通电压，第一BJT晶体管Q₁导通，钳位模块工作。

如上面已经描述的，当控制信号EN=0时，场效应晶体管M_SW关断，钳位模块工作，以略微抬高场效应晶体管M_SW关断时的漏极电压V_D。

第七晶体管M₇和第九晶体管M₉用于确定第八晶体管M₈的偏置电流。第二BJT晶体管Q₂用于减少第八晶体管M₈的源极与漏极之间的电压，第二BJT晶体管Q₂的数量可以大于等于一，使得第八晶体管M₈的源极与漏极之间的电压小于可靠性耐压值，以满足可靠性要求。

在一个实施例中，还包括第二偏置支路，第二偏置支路的输出端连接第一BJT晶体管Q₁的发射极，用于将偏置电压输出至第一BJT晶体管Q₁的发射极。

继续如图2所示，该第二偏置支路可以与第一偏置支路一起位于偏置支路中，并且该偏置支路可以作为反相器模块INV的一部分。如上面已经描述的，偏置支路包括第二电阻R₂（即，偏置电阻）、二极管或采用二极管接法的第三晶体管M₃、第四晶体管M₄和第五晶体管M₅。第二偏置支路至少包括第二电阻R₂、第四晶体管M₄和第五晶体管M₅，并且可选地，还可以包括第三晶体管M₃。偏置支路的第三晶体管M₃的栅极连接第一BJT晶体管Q₁的发射极。

如上面已经描述的，二极管或采用二极管接法的第三晶体管M₃在导通时可以等效为电阻，从而可以减少偏置电路的电流，而在一个实施例中，在偏置电路的电流符合要求的情况下，偏置支路可以省略二极管或采用二极管接法的第三晶体管M₃。在这种情况下，第二电阻R₂的一端连接电源模块，第二电阻R₂的另一端分别连接第四晶体管M₄的源极和BJT晶体管Q₁的发射极。

如上面已经描述的，在一个实施例中，第四晶体管M₄的数量大于一，在另一个实施例中，第五晶体管M₅的数量大于一，而在又一个实施例中，第四晶体管M₄和第五晶体管M₅的数量均大于一。

在一个实施例中，电源模块为一个，即，高压电源开关的所有器件共用同一个电源模块，以简化电源配置。

在一个实施例中，控制信号EN为一个，即，高压电源开关的所有器件共用同一个控制信号EN，以简化控制逻辑。

需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (14)

1.一种高压电源开关，其特征在于，包括作为开关的场效应晶体管、反相器模块；

所述场效应晶体管的源极用于连接电源模块，所述场效应晶体管的漏极用于连接待供电的电路模块，所述反相器模块的输出端连接所述场效应晶体管的栅极，用于控制所述场效应晶体管的导通和关断，其中，当所述场效应晶体管导通时，所述电路模块获得供电，并且当所述场效应晶体管关断时，所述电路模块无法获得供电；

所述反相器模块包括反相器和电压调节支路，所述电压调节支路连接所述反相器的输出端，所述电压调节支路包括第一晶体管，所述第一晶体管的控制端连接所述反相器的输出端，所述第一晶体管的第一端连接所述场效应晶体管的栅极和所述电源模块，用于将所述反相器的输出电压抬高后输出至所述场效应晶体管的栅极，其中，所述场效应晶体管的源极与栅极之间的电压小于所述场效应晶体管的可靠性耐压值；

所述反相器的控制端连接控制信号，电源端与所述场效应晶体管的源极连接并且用于连接所述电源模块，并且接地端接地。

2.如权利要求1所述的高压电源开关，其特征在于，所述反相器模块包括一个所述电压调节支路；

所述电压调节支路包括串联连接的第一晶体管和第二晶体管；

所述第一晶体管的控制端连接所述反相器的输出端，所述第一晶体管的第一端连接所述场效应晶体管的栅极和所述电源模块，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第二晶体管的第二端接地。

3.如权利要求1所述的高压电源开关，其特征在于，所述反相器模块包括至少两级所述电压调节支路；

每一级所述电压调节支路包括串联连接的第一晶体管和第二晶体管；

每一级所述电压调节支路中，所述第一晶体管的第一端连接所述电源模块，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第二晶体管的第二端接地；

第一级所述电压调节支路的所述第一晶体管的控制端连接所述反相器的输出端，相邻两级所述电压调节支路中的上级所述电压调节支路的所述第一晶体管的第一端连接下级所述电压调节支路的所述第一晶体管的控制端，最后一级所述电压调节支路的所述第一晶体管的第一端连接所述场效应晶体管的栅极。

4.如权利要求2或3所述的高压电源开关，其特征在于，所述电压调节支路还包括位于所述电源模块和所述第一晶体管的第一端之间的第一电阻。

5.如权利要求2或3所述的高压电源开关，其特征在于，所述电压调节支路的所述第二晶体管为一个或至少两个，其中，至少两个所述第二晶体管串联连接，所述第一晶体管的第二端连接第一个所述第二晶体管的第一端，最后一个所述第二晶体管的第二端接地。

6.如权利要求2或3所述的高压电源开关，其特征在于，还包括第一偏置支路，所述第一偏置支路的输出端连接所述第二晶体管的控制端，用于将偏置电压输出至所述第二晶体管的控制端。

7.如权利要求6所述的高压电源开关，其特征在于，还包括钳位模块，所述钳位模块包括第一BJT晶体管，所述第一BJT晶体管的集电极连接所述电源模块和所述场效应晶体管的漏极，用于将钳位电压输出至所述场效应晶体管的漏极，其中，所述场效应晶体管的源极与漏极之间的电压小于所述场效应晶体管的可靠性耐压值。

8.如权利要求7所述的高压电源开关，其特征在于，还包括控制逻辑模块，所述控制逻辑模块的输出端连接所述第一BJT晶体管的基极，用于控制所述第一BJT晶体管的导通和关断，其中，当所述第一BJT晶体管导通时，所述钳位模块将所述钳位电压输出至所述场效应晶体管的漏极，并且当所述第一BJT晶体管关断时，所述钳位模块不将所述钳位电压输出至所述场效应晶体管的漏极。

9.如权利要求8所述的高压电源开关，其特征在于，所述控制逻辑模块包括并联连接的第一支路、第二支路、第三支路、第四支路和第五支路；所述第一支路至所述第五支路的一端分别连接所述电源模块，另一端分别接地；

所述第二支路和所述第三支路组成电流镜；所述第四支路和所述第五支路组成电流镜；

所述第一支路的控制端连接所述控制信号，所述第一支路的输出端连接所述第三支路，用于控制所述第三支路的导通和关断；所述第三支路的输出端连接所述第四支路，用于控制所述第四支路的导通和关断；所述第五支路的输出端连接所述第一BJT晶体管的基极，用于控制所述第一BJT晶体管的导通和关断。

10.如权利要求9所述的高压电源开关，其特征在于，所述第一支路包括串联连接的第四电阻、第六晶体管和第五电阻，所述第二支路包括串联连接的第六电阻、第七晶体管和第七电阻，所述第三支路包括串联连接的第八电阻、第二BJT晶体管、第八晶体管、第九晶体管和第九电阻，所述第四支路包括串联连接的第十电阻、第三BJT晶体管和第四BJT晶体管，所述第五支路包括串联连接的第十一电阻、第五BJT晶体管和第十二电阻；

所述第六晶体管的控制端连接所述控制信号，所述第六晶体管的第一端连接所述第八晶体管的控制端；所述第七晶体管的第一端和控制端彼此连接并且连接所述第九晶体管的控制端；所述第二BJT晶体管的基极和集电极彼此连接并且连接所述第八晶体管的第一端，所述第八晶体管的第一端还连接所述第四BJT晶体管的基极，所述第八晶体管的第二端连接所述第四BJT晶体管的发射极；所述第三BJT晶体管的基极和集电极彼此连接并且分别连接所述第四BJT晶体管的集电极和所述第五BJT晶体管的基极；所述第五BJT晶体管的集电极连接所述第一BJT晶体管的基极。

11.如权利要求8所述的高压电源开关，其特征在于，还包括第二偏置支路，所述第二偏置支路的输出端连接所述第一BJT晶体管的发射极，用于将偏置电压输出至所述第一BJT晶体管的发射极。

12.如权利要求11所述的高压电源开关，其特征在于，所述第一偏置支路和所述第二偏置支路位于同一偏置支路；

所述偏置支路包括偏置电阻，所述偏置电阻的一端连接所述电源模块，所述偏置电阻的另一端连接至少一个MOS晶体管，所述MOS晶体管的栅极与漏极连接并且连接所述电压调节支路的所述第二晶体管的控制端，用于将偏置电压输出至所述第二晶体管的控制端；

所述偏置电阻的另一端还连接所述第一BJT晶体管的发射极，用于将偏置电压输出至所述第一BJT晶体管的发射极。

13.如权利要求11所述的高压电源开关，其特征在于，所述第一偏置支路和所述第二偏置支路位于同一偏置支路；

所述偏置支路包括偏置电阻，所述偏置电阻的一端连接所述电源模块，所述偏置电阻的另一端连接二极管或第三晶体管，所述第三晶体管采用二极管接法，所述二极管或所述第三晶体管的输出连接所述第一BJT晶体管的发射极，用于将偏置电压输出至所述第一BJT晶体管的发射极；

所述二极管或第三晶体管的输出还连接至少一个MOS晶体管，所述MOS晶体管的栅极与漏极连接并且连接所述电压调节支路的所述第二晶体管的控制端，用于将偏置电压输出至所述第二晶体管的控制端。

14.如权利要求1所述的高压电源开关，其特征在于，所述电源模块为一个，所述控制信号为一个。