CN110266186B

CN110266186B - 低漏电流充电泵电路

Info

Publication number: CN110266186B
Application number: CN201910513625.0A
Authority: CN
Inventors: 朱吉涵; 刘才
Original assignee: Xiamen Silicon Electronic Co ltd
Current assignee: XIAMEN SILICON ELECTRONIC Co.,Ltd.
Priority date: 2019-06-14
Filing date: 2019-06-14
Publication date: 2020-07-24
Anticipated expiration: 2039-06-14
Also published as: CN110266186A

Abstract

本发明提供了一种低漏电流充电泵电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一反相器、第二反相器、电容、运算放大器、第一电流源、第一电流镜电路以及第二电流镜电路；所述第一电流镜电路和所述第二电流镜电路均为提供镜像电流的模拟电路。与相关技术相比，本发明低漏电流充电泵电路的漏电流低且输出电压稳定。

Description

低漏电流充电泵电路

【技术领域】

本发明涉及电子电路技术领域，尤其涉及一种低漏电流充电泵电路。

【背景技术】

目前，随着消费类芯片的应用越来越多。该类型芯片中的充电泵电路应用也越来越使用普遍。

如图1所示，相关技术的充电泵电路100’通常包括第一晶体管M1’、第二晶体管M2’、第三晶体管M3’、第四晶体管M4’、第五晶体管M5’、第六晶体管M6’、第七晶体管M7’、第八晶体管M8’、第九晶体管M9’、第十晶体管M10’、第十一晶体管M11’、第十二晶体管M12’、第二电流源I2’、第三电流源I3’、第一反相器D1’、第二反相器D2’、电容C’以及运算放大器OP’。其中，第一晶体管M1’、第二晶体管M2’以及第一反相器D1’形成互补型开关。第三晶体管M3’、第四晶体管M4’以及第二反相器D2’形成另一个互补型开关。第五晶体管M5’、第六晶体管M6’、第七晶体管M7’、第八晶体管M8’以及第二电流源I2’形成电流镜电路向第一晶体管M1’和第二晶体管M2’提供镜像电流。第九晶体管M9’、第十晶体管M10’、第十一晶体管M11’、第十二晶体管M12’以及第三电流源I3’形成电流镜电路向第三晶体管M3’和第四晶体管M4’提供镜像电流。电容C’和运算放大器OP’共同使两个互补型开关的Vop’电压和Vcp’电压相等。

如图2所示，相关技术的充电泵电路的工作原理为：当Vsp’和Vsn’的电压值同时为高电平时，第一晶体管M1’关闭，而第三晶体管M3’导通，使充电泵电路通过第三晶体管M3’、第十二晶体管M12’以及第十晶体管M10’形成泄放通道给电容C’放电，Vcp’电压下降。而当Vsp’和Vsn’的电压值同时为低电平时，第一晶体管M1’导通，而第三晶体管M3’关闭，使充电泵电路通过第六晶体管M6’、第八晶体管M8’以及第一晶体管M1’给电容C’充电，Vcp’电压上升。当输入信号Vsp’为高电平，输入信号Vsn’为低电平的时，第一晶体管M1’关闭，而第三晶体管M3’关闭，电容C’电荷维持不变，Vcp’电压保持稳定。

然而，上述中当输入信号Vsp’为高电平，输入信号Vsn’为低电平的时，第一晶体管M1’关闭，而第三晶体管M3’关闭，电容C’电荷维持不变，Vcp’电压保持稳定的情况是在理想的状态下。实际上，第一晶体管M1’的衬底连接至电源电压VDD，第一晶体管M1’的漏极连接至电容C’，在第一晶体管M1’的器件内，从而其衬底到漏极存在着漏电流，从而导致Vcp’电压会缓慢下降。在半导体工艺中，任何反偏PN结都不可避免产生漏电流，该漏电流的值与第一晶体管M1’从衬底到漏端的反偏PN结面积相关，同时也和反偏PN结的压差(VDD-Vcp’)相关。当Vcp’电压比较小的时候，第一晶体管M1’从衬底到漏端的反偏PN结的压差(VDD-Vcp’)会比较大，导致其漏电流不可忽视，最终导致相关技术的充电泵电路无法实现长时间保持Vcp’电压稳定。

因此，实有必要提供一种新的电路来解决上述技术问题。

【发明内容】

本发明的目的是克服上述技术问题，提供一种漏电流低且输出电压稳定的低漏电流充电泵电路。

为了实现上述目的，本发明提供一种低漏电流充电泵电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一反相器、第二反相器、电容、运算放大器、第一电流源、第一电流镜电路以及第二电流镜电路；

所述第一晶体管的栅极连接至所述第一反相器的输入端，并作为第一控制信号输入端；

所述第一晶体管的漏极分别连接至所述第三晶体管的漏极、所述电容的正极端以及所述运算放大器的正输入端，并作为所述低漏电流充电泵电路的信号输出端；

所述第一晶体管的源极分别连接至所述第二晶体管的源极和所述第一电流镜电路的输出端，所述第一晶体管的衬底分别连接至所述第二晶体管的衬底、所述第五晶体管的源极以及所述第一电流源的输出端；

所述第二晶体管的栅极连接至所述第一反相器的输出端，所述第二晶体管的漏极分别连接至所述第四晶体管的漏极、所述第五晶体管的栅极、所述运算放大器的负输入端以及所述运算放大器的输出端；

所述第三晶体管的栅极连接至所述第二反相器的输入端，并作为第二控制信号输入端；

所述第三晶体管的源极分别连接至所述第四晶体管的源极和所述第二电流镜电路的输出端；

所述第三晶体管的衬底、所述第四晶体管的衬底、所述第五晶体管的漏极以及所述电容的负极端均连接至接地；

所述第四晶体管的栅极连接至所述第二反相器的输出端；

所述第五晶体管的衬底和所述第一电流源的输入端分别连接至电源电压；

所述第一电流镜电路和所述第二电流镜电路均为提供镜像电流的模拟电路。

更优的，所述第一晶体管、所述第二晶体管及所述第五晶体管均为PMOS管，所述第三晶体管和所述第四晶体管均为NMOS管。

更优的，所述第一电流镜电路包括第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第二电流源；

所述第六晶体管的源极、所述第六晶体管的衬底、所述第七晶体管的源极、所述第七晶体管的衬底、所述第八晶体管的衬底以及所述第九晶体管的衬底均连接至电源电压；

所述第六晶体管的栅极分别连接至所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第八晶体管的源极；

所述第七晶体管的漏极连接至所述第九晶体管的源极；

所述第八晶体管的栅极分别连接至所述第八晶体管的漏极、所述第九晶体管的栅极以及所述第二电流源的输入端；

所述第九晶体管的漏极作为所述第一电流镜电路的输出端；

所述第二电流源的输出端连接至接地。

更优的，所述第六晶体管、所述第七晶体管、所述第八晶体管以及所述第九晶体管均为PMOS管。

更优的，所述第二电流镜电路包括第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管以及第三电流源；

所述第十晶体管的源极、所述第十晶体管的衬底、所述第十一晶体管的源极、所述第十一晶体管的衬底、所述第十二晶体管的衬底以及所述第十三晶体管的衬底均连接至接地；

所述第十晶体管的栅极分别连接至所述第十晶体管的漏极、所述第十一晶体管的栅极以及所述第十二晶体管的源极；

所述第十一晶体管的漏极连接至所述第十三晶体管的源极；

所述第十二晶体管的栅极分别连接至所述第十二晶体管的漏极、所述第十三晶体管的栅极以及所述第三电流源的输出端；

所述第十三晶体管的漏极作为所述第二电流镜电路的输出端；

所述第三电流源的输入端连接至电源电压。

更优的，所述第十晶体管、所述第十一晶体管、所述第十二晶体管以及所述第十三晶体管均为PMOS管。

与现有技术相比，本发明的低漏电流充电泵电路通过设置第一晶体管、第二晶体管以及第一反相器形成互补型开关，设置第三晶体管、第四晶体管以及第二反相器形成另一个互补型开关，其中，第一电流镜电路和第二电流镜电路分别向各自连接的互补型开关提供镜像电流，通过设置电容和运算放大器共同使两个互补型开关的输出电压值相等。更优的，设置第五晶体管和第一电流源形成电压跟随电路，并设置所述第一晶体管的衬底分别连接至所述第二晶体管的衬底、所述第五晶体管的源极以及所述第一电流源的输出端，该电路结构使得第一晶体管的衬底到其漏端的漏电流可以很大程度地下降，从而本发明的低漏电流充电泵电路可以实现长时间保持输出电压稳定不变。

【附图说明】

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为相关技术的充电泵电路的电路结构图；

图2为图1中关键节点的电压时间响应图；

图3为本发明的低漏电流充电泵电路的电路结构图；

图4为本发明的第一电流镜电路实施例的电路结构图；

图5为本发明的第二电流镜电路实施例的电路结构图；

图6为图3中关键节点的电压时间响应图。

【具体实施方式】

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参图3所示，本发明提供一种低漏电流充电泵电路100，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第一反相器D1、第二反相器D2、电容C、运算放大器OP、第一电流源I1、第一电流镜电路1以及第二电流镜电路2。

具体的，所述低漏电流充电泵电路100的电路结构为：

所述第一晶体管M1的栅极连接至所述第一反相器D1的输入端，并作为第一控制信号输入端，所述第一控制信号输入端定义为Vsp。

所述第一晶体管M1的漏极分别连接至所述第三晶体管M3的漏极、所述电容C的正极端以及所述运算放大器OP的正输入端，并作为所述低漏电流充电泵电路100的信号输出端。其中，所述第一晶体管M1的漏极节点电压定义为Vcp。

所述第一晶体管M1的源极分别连接至所述第二晶体管M2的源极和所述第一电流镜电路1的输出端Iout1。

所述第一晶体管M1的衬底分别连接至所述第二晶体管M2的衬底、所述第五晶体管M5的源极以及所述第一电流源I1的输出端，其中，所述第一晶体管M1的衬底节点电压定义为Vnw。

所述第二晶体管M2的栅极连接至所述第一反相器D1的输出端。

所述第二晶体管M2的漏极分别连接至所述第四晶体管M4的漏极、所述第五晶体管M5的栅极、所述运算放大器OP的负输入端以及所述运算放大器OP的输出端，其中，所述第二晶体管M2的漏极节点电压定义为Vop。

所述第三晶体管M3的栅极连接至所述第二反相器D2的输入端，并作为第二控制信号输入端，所述第二控制信号输入端定义为Vsn。

所述第三晶体管M3的源极分别连接至所述第四晶体管M4的源极和所述第二电流镜电路2的输出端Iout2。

所述第三晶体管M3的衬底、所述第四晶体管M4的衬底、所述第五晶体管M5的漏极以及所述电容C的负极端均连接至接地GND。

所述第四晶体管M4的栅极连接至所述第二反相器D2的输出端。

所述第五晶体管M5的衬底和所述第一电流源I1的输入端分别连接至电源电压VDD。

其中，所述第一晶体管M1、所述第二晶体管M2及所述第五晶体管M5均为PMOS管，所述第三晶体管M3和所述第四晶体管M4均为NMOS管。在本实施方式中，在保证电路性能的基础上，将所有的NMOS管和PMOS管都统一尺寸大小，实现版图优化，缩小版图面积，以便于拓展应用。当然，不限于此，设计者也可以根据性能和版图设计要求，对每个MOS管进行定制设计也是可以的。

所述第一电流镜电路1和所述第二电流镜电路2均为提供镜像电流的模拟电路。所述第一电流镜电路1和所述第二电流镜电路2也可以用电流源直接替代提供稳定的电流。

请参图4所示，为了更好地让所述第一电流镜电路1提供镜像电流，在本实施方式中，所述第一电流镜电路1包括第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9以及第二电流源I2。

所述第一电流镜电路1的具体电路结构为：

所述第六晶体管M6的源极、所述第六晶体管M6的衬底、所述第七晶体管M7的源极、所述第七晶体管M7的衬底、所述第八晶体管M8的衬底以及所述第九晶体管M9的衬底均连接至电源电压VDD。

所述第六晶体管M6的栅极分别连接至所述第六晶体管M6的漏极、所述第七晶体管M7的栅极以及所述第八晶体管M8的源极。

所述第七晶体管M7的漏极连接至所述第九晶体管M9的源极。

所述第八晶体管M8的栅极分别连接至所述第八晶体管M8的漏极、所述第九晶体管M9的栅极以及所述第二电流源I2的输入端。

所述第九晶体管M9的漏极作为所述第一电流镜电路1的输出端Iout1。

所述第二电流源I2的输出端连接至接地GND。

其中，所述第六晶体管M6、所述第七晶体管M7、所述第八晶体管M8以及所述第九晶体管M9均为PMOS管。

请参图5所示，为了更好地让所述第二电流镜电路2提供镜像电流，在本实施方式中，所述第二电流镜电路2包括第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13以及第三电流源I3。

所述第二电流镜电路2的具体电路结构为：

所述第十晶体管M10的源极、所述第十晶体管M10的衬底、所述第十一晶体管M11的源极、所述第十一晶体管M11的衬底、所述第十二晶体管M12的衬底以及所述第十三晶体管M13的衬底均连接至接地GND。

所述第十晶体管M10的栅极分别连接至所述第十晶体管M10的漏极、所述第十一晶体管M11的栅极以及所述第十二晶体管M12的源极。

所述第十一晶体管M11的漏极连接至所述第十三晶体管M13的源极。

所述第十二晶体管M12的栅极分别连接至所述第十二晶体管M12的漏极、所述第十三晶体管M13的栅极以及所述第三电流源I3的输出端。

所述第十三晶体管M13的漏极作为所述第二电流镜电路2的输出端Iout2。

所述第三电流源I3的输入端连接至电源电压VDD。

其中，所述第十晶体管M10、所述第十一晶体管M11、所述第十二晶体管M12以及所述第十三晶体管M13均为PMOS管。

请参图6所示，所述低漏电流充电泵电路100的工作原理为：

在所述低漏电流充电泵电路100的电路中，所述第一晶体管M1、所述第二晶体管M2以及所述第一反相器D1形成第一互补型开关。第三晶体管M3、第四晶体管M4以及第二反相器D2形成第二互补型开关。

所述第一电流镜电路1的输出端Iout1向所述第一互补型开关提供稳定的镜像电流。

所述第二电流镜电路2的输出端Iout2向所述第二互补型开关提供稳定的镜像电流。

所述电容C用于存储电荷，并维持Vcp节点电压稳定。

所述运算放大器OP为单位增益运放并构成跟随器，其作用使所述第一互补型开关和所述第二互补型开关的Vop节点电压和Vcp节点电压相等。当第一控制信号输入端Vsp的电压值和第二控制信号输入端Vsn的电压值同时为高电平时，所述第一晶体管M1关闭，而所述第三晶体管M3导通，使得所述低漏电流充电泵电路100通过所述第三晶体管M3和所述第二电流镜电路2形成泄放通道给所述电容C放电，Vcp节点电压下降。而当第一控制信号输入端Vsp的电压值和第二控制信号输入端Vsn的电压值同时为低电平时，所述第一晶体管M1导通，而所述第三晶体管M3关闭，使得所述低漏电流充电泵电路100通过所述第一电流镜电路1和所述第一晶体管M1给所述电容C充电，Vcp节点电压上升。

所述第五晶体管M5和所述第一电流源I1构成电压跟随电路。其中，所述第五晶体管M5的栅极节点电压为Vop节点电压，所述第五晶体管M5的源极节点电压为Vnw，也就是所述第五晶体管M5的源极分别连接至所述第一晶体管M1的衬底和所述第二晶体管M2的衬底。

所述第一晶体管M1的衬底分别连接至所述第二晶体管M2的衬底、所述第五晶体管M5的源极以及所述第一电流源I1的输出端，从电路可以得出：Vnw＝Vop+Vgs。其中，Vgs是所述第五晶体管M5的源极到其栅极的电压差，Vgs在不同的Vcp节点电压的条件下能基本保持不变。也就是说，Vnw节点电压保持比Vcp节点电压的电压值高Vgs。在一般芯片电路中，Vgs的典型值为0.7V。该电路结构使得所述第一晶体管M1的衬底到其漏端的漏电流可以很大程度地下降。当第一控制信号输入端Vsp为高电平，第二控制信号输入端Vsn为低电平的时，所述第一晶体管M1关闭，而所述第三晶体管M3关闭，所述电容C电荷维持不变，Vcp节点电压保持稳定。从而所述低漏电流充电泵电路100可以实现长时间保持输出电压Vcp稳定不变。

为了更好说明本发明的所述低漏电流充电泵电路100能使Vcp节点电压长时间保持稳定。以电源电压为5V为例，在相关技术的充电泵电路100’的Vcp’电压值为0，所述第一晶体管M1’的衬底到其漏端的反偏PN结电压差为5V。而所述低漏电流充电泵电路100的Vcp节点电压为0，所述第一晶体管M1的衬底到其漏端的反偏PN结电压差为Vgs，在典型情况下，Vgs为0.7V。因此，所述第一晶体管M1的衬底到其漏端的漏电流相对于所述第一晶体管M1’的漏电流有很大程度地下降，从而使得所述低漏电流充电泵电路100可以实现长时间保持输出电压Vcp稳定不变。

以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims

1.一种低漏电流充电泵电路，其特征在于，该低漏电流充电泵电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一反相器、第二反相器、电容、运算放大器、第一电流源、第一电流镜电路以及第二电流镜电路；

所述第四晶体管的栅极连接至所述第二反相器的输出端；

2.根据权利要求1所述的低漏电流充电泵电路，其特征在于，所述第一晶体管、所述第二晶体管及所述第五晶体管均为PMOS管，所述第三晶体管和所述第四晶体管均为NMOS管。

3.根据权利要求1所述的低漏电流充电泵电路，其特征在于，所述第一电流镜电路包括第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第二电流源；

所述第七晶体管的漏极连接至所述第九晶体管的源极；

所述第九晶体管的漏极作为所述第一电流镜电路的输出端；

所述第二电流源的输出端连接至接地。

4.根据权利要求3所述的低漏电流充电泵电路，其特征在于，所述第六晶体管、所述第七晶体管、所述第八晶体管以及所述第九晶体管均为PMOS管。

5.根据权利要求1所述的低漏电流充电泵电路，其特征在于，所述第二电流镜电路包括第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管以及第三电流源；

所述第十一晶体管的漏极连接至所述第十三晶体管的源极；

所述第三电流源的输入端连接至电源电压。

6.根据权利要求5所述的低漏电流充电泵电路，其特征在于，所述第十晶体管、所述第十一晶体管、所述第十二晶体管以及所述第十三晶体管均为PMOS管。