JPH1032475A

JPH1032475A - 負荷駆動回路

Info

Publication number: JPH1032475A
Application number: JP33197A
Authority: JP
Inventors: Junichi Nagata; 淳一永田; Junji Hayakawa; 順二早川; Hiroyuki Ban; 伴　　博行
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1996-05-17
Filing date: 1997-01-06
Publication date: 1998-02-03
Anticipated expiration: 2017-01-06
Also published as: JP3704856B2

Abstract

(57)【要約】【課題】電流検出作動を安定して行うとともに、温度
特性により電流制限を行う場合の精度が低下するのを防
止する。【解決手段】ドレインとゲートを共通接続した出力Ｍ
ＯＳトランジスタ２と電流検出用ＭＯＳトランジスタ３
に対し、信号線Ｌ１、Ｌ２からそれぞれのゲートにゲー
ト電圧を供給し、負荷電流が過電流になり出力端子１０
の電圧が上昇したとき、第１、第２のトランジスタ４、
５で構成されるカレントミラー回路１００により信号線
Ｌ２から電流を引き込み、ゲート電圧を低下させて出力
ＭＯＳトランジスタ２の出力電流を制限する。また、第
２の信号線Ｌ２に挿入させたダイオード８により、トラ
ンジスタ４のベース−エミッタ間電圧と同一の電圧降下
を生じさせて、出力ＭＯＳトランジスタ２と電流検出用
ＭＯＳトランジスタ３のゲート−ソース間電圧を等しく
し、それらの動作点を一致させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷を駆動する負
荷駆動回路に関し、特に負荷電流を所定電流に制限する
機能あるいは負荷電流が過電流になったときに過電流保
護を行う機能を備えた負荷駆動回路に関する。

【０００２】

【従来の技術】従来、負荷電流が過電流になったときに
負荷電流を制限する負荷駆動回路として、特開平５−３
２７４４２号公報に示すものがある。このものにおいて
は、負荷に負荷電流を供給する出力ＭＯＳトランジスタ
に対し、ドレイン、ゲート端子が共通接続された電流検
出用ＭＯＳトランジスタが設けられている。また、電流
検出用トランジスタのソースに電流制御用のＮＰＮトラ
ンジスタが設けられており、出力ＭＯＳトランジスタに
流れる負荷電流が過電流となったとき、ＮＰＮトランジ
スタにより出力ＭＯＳトランジスタと電流検出用ＭＯＳ
トランジスタのゲート電圧を制御し、出力ＭＯＳトラン
ジスタに流れる電流を所定値に制限するようにしてい
る。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
構成においては、１つのＮＰＮトランジスタにより過電
流時の電流制御を行っているため、その温度特性により
電流制限を行う場合の精度が低下するという問題があ
る。また、そのようなＮＰＮトランジスタを介在させて
いることにより、出力ＭＯＳトランジスタと電流検出用
ＭＯＳトランジスタのゲート−ソース間電圧に差が生
じ、動作点がずれて、電流検出作動が不安定になるとい
う問題もある。

【０００４】本発明は上記問題に鑑みたもので、カレン
トミラー回路による電流検出を用いた新規な構成の負荷
駆動回路を提供することを目的とする。また、カレント
ミラー回路を用いた電流検出により、負荷電流を制限す
ることを目的とする。また、カレントミラー回路を用い
た電流検出により、負荷電流を断続制御することを目的
とする。

【０００５】また、温度特性により電流制御の精度低下
を防止することを目的とする。さらに、出力トランジス
タと電流検出トランジスタの動作点を一致させて電流検
出作動を安定して行うことを目的とする。

【０００６】

【課題を解決するための手段】請求項１に記載の発明に
おいては、出力トランジスタに電流検出用トランジスタ
を並列接続し、出力トランジスタと電流検出用トランジ
スタの制御端子に抵抗を介して制御信号を供給し、また
第１、第２のトランジスタを有するカレントミラー回路
を設けて、電流検出用トランジスタを介して第１のトラ
ンジスタに流れる負荷電流の一部の電流に対し、所定の
割合となる電流が第２のトランジスタに流れるように
し、この第２のトランジスタに流れる電流により制御信
号の電圧レベルを変化させて、負荷電流を所定値に制限
するようにしたことを特徴としている。

【０００７】カレントミラー回路では、カレントミラー
回路を構成する第１、第２のトランジスタの温度特性が
相殺されるため、温度変化に対し精度よく電流制限を行
うことができる。この場合、電流制限を過電流保護とし
て用いたり、負荷電流を定電流にする定電流制御に用い
ることができる。

【０００８】また、出力トランジスタおよび電流検出用
トランジスタとしては、請求項２に記載の発明のよう
に、ＭＯＳトランジスタで構成することができる。な
お、そのＭＯＳトランジスタをＮチャンネル型のものと
した場合には、請求項３に記載の発明のように、第２の
トランジスタに流れる電流を、抵抗を有する信号線から
引き込むようにし、ＭＯＳトランジタをＰチャンネル型
のものとした場合には、請求項４に記載の発明のよう
に、第２のトランジスタに流れる電流を抵抗を有する信
号線に流し込むように構成することができる。

【０００９】従って、いずれの場合であっても、抵抗に
流れる電流により電圧変化が生じ、制御信号の電圧レベ
ルが変化して、負荷電流を所定値に制限することができ
る。カレントミラー回路としては、請求項５に記載の発
明のように、第１、第２のバイポーラトランジスタを有
して構成することができる。この場合、請求項６に記載
の発明のように、出力ＭＯＳトランジスタのゲートに制
御信号を供給する信号線に、第１のバイポーラトランジ
スタのベース−エミッタ間電圧と実質的に同一の電圧降
下を生じさせる電圧降下手段を設けるようにすれば、出
力ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタ
のゲート−ソース間電圧を実質的に等しくすることがで
き、出力ＭＯＳトランジスタと電流検出用ＭＯＳトラン
ジスタの動作点を一致させて、電流検出作動を安定して
行うことができる。そのような電圧降下手段としては、
請求項７に記載の発明のように、ＰＮ接合により順方向
電圧を発生させる半導体素子を用いることができる。

【００１０】また、カレントミラー回路としては、請求
項８に記載の発明のように、第１、第２のＭＯＳトラン
ジスタを有して構成することができる。この場合、請求
項９に記載の発明のように、出力ＭＯＳトランジスタの
ゲートに制御信号を供給する信号線に、第１のＭＯＳト
ランジスタのゲート−ソース間電圧と実質的に同一の電
圧降下を生じさせる電圧降下手段を設けるようにすれ
ば、出力ＭＯＳトランジスタと電流検出用ＭＯＳトラン
ジスタのゲート−ソース間電圧を実質的に等しくするこ
とができ、出力ＭＯＳトランジスタと電流検出用ＭＯＳ
トランジスタの動作点を一致させて、電流検出作動を安
定して行うことができる。そのような電圧降下手段とし
ては、請求項１０に記載の発明のように、ドレインとゲ
ートをショートした時のゲート−ソース間電圧により電
圧降下を生じさせるＭＯＳトランジスタを用いることが
できる。

【００１１】また、請求項１１に記載の発明のように、
出力ＭＯＳトランジスタのオフ時に出力ＭＯＳトランジ
スタのゲートを放電させる手段を設ければ、請求項７又
は１０に記載の発明のように電圧降下手段を構成する半
導体素子あるいはＭＯＳトランジスタを用いた場合であ
っても、出力ＭＯＳトランジスタのゲートを放電させ
て、その作動を確実に行わせることができる。

【００１２】さらに、請求項１２に記載の発明において
は、第１、第２のトランジスタとともにカレントミラー
回路を構成する第３のトランジスタを設け、この第３の
トランジスタに流れる電流により、負荷電流が過電流に
なったことを検出すると出力トランジスタおよび電流検
出用トランジスタをオフさせ、この後、負荷電流が過電
流でなくなったことを検出すると出力トランジスタおよ
び電流検出用トランジスタをオンさせるさせるようにし
たことを特徴としている。

【００１３】従って、負荷電流が過電流のときに出力ト
ランジスタをオフさせているので、過電流時の出力トラ
ンジスタの損失を低減することができる。この場合、請
求項１３に記載の発明のように、過電流を検出してから
所定時間後に出力トランジスタおよび電流検出用トラン
ジスタをオフさせるようにすれば、負荷起動時の突入電
流を過電流として誤って出力トランジスタをオフさせる
のを防ぐことができる。

【００１４】請求項１４に記載の発明においては、電流
検出用トランジスタと直列接続され、電流検出用トラン
ジスタとともに出力トランジスタに対して並列接続され
る電流制御用トランジスタを有して、負荷電流を所定値
に制限する電流制限回路を設け、さらに電流制御用トラ
ンジスタの作動時に、電流検出用トランジスタの他端と
出力トランジスタの他端との間に生じる電圧と実質的に
同一の電圧降下を生じさせる電圧降下手段を、出力トラ
ンジスタの制御端子に制御信号を供給する信号線に設け
たことを特徴としている。

【００１５】従って、出力トランジスタと電流検出用ト
ランジスタにおいて、制御端子と上記した他端間の制御
電圧を実質的に等しくすることができるため、出力トラ
ンジスタと電流検出用トランジスタの動作点を一致させ
て、電流検出作動を安定して行うことができる。なお、
電圧降下手段としては、請求項１５に記載の発明のよう
に、ＰＮ接合により順方向電圧を発生させる半導体素子
を用いることができ、また請求項１６に記載の発明のよ
うに、ドレインとゲートをショートした時のゲート−ソ
ース間電圧により電圧降下を生じさせるＭＯＳトランジ
スタを用いることができる。

【００１６】請求項１７に記載の発明においては、出力
トランジスタに電流検出用トランジスタを並列接続し、
また第１、第２のトランジスタを有するカレントミラー
回路を設けて、第２のトランジスタに流れる電流に基づ
き出力トランジスタおよび電流検出用トランジスタへの
制御信号を変化させて出力トランジスタを過電流から保
護するようにしたことを特徴としている。

【００１７】従って、第１、第２のトランジスタによる
カレントミラー回路を用いているため、温度変化に対し
精度よく過電流保護を行うことができる。請求項１８に
記載の発明においては、出力トランジスタに電流検出用
トランジスタを並列接続し、また第１、第２のトランジ
スタを有するカレントミラー回路を設けて、第２のトラ
ンジスタに流れる電流により、負荷電流が過電流になっ
たことを検出すると出力トランジスタおよび電流検出用
トランジスタをオフさせ、この後、負荷電流が過電流で
なくなったことを検出すると出力トランジスタおよび電
流検出用トランジスタをオンさせるさせるようにしたこ
とを特徴としている。

【００１８】従って、第１、第２のトランジスタによる
カレントミラー回路を用いているため、温度変化に対し
精度よく過電流保護を行うことができる。また、負荷電
流が過電流のときに出力トランジスタをオフさせている
ので、過電流時の出力トランジスタの損失を低減するこ
とができる。この場合、請求項１９に記載の発明のよう
に、過電流を検出してから所定時間後に出力トランジス
タおよび電流検出用トランジスタをオフさせるようにす
れば、負荷起動時の突入電流を過電流として誤って出力
トランジスタをオフさせるのを防ぐことができる。

【００１９】この場合、具体的には、請求項２０に記載
の発明のように、出力ＭＯＳトランジスタおよび電流検
出用ＭＯＳトランジスタにゲート電圧を供給するゲート
駆動回路を制御して、出力ＭＯＳトランジスタおよび電
流検出用ＭＯＳトランジスタをオンオフさせることがで
きる。また、請求項２１に記載の発明のように、第１、
第２のトランジスタとともにカレントミラー回路を構成
する第３のトランジスタを設けて、出力トランジスタに
流れる負荷電流を所定値に制限するようにすれば、過電
流時に出力トランジスタをオンオフさせる場合のオン期
間において電流制限が行われるため、出力トランジスタ
の発熱を低減することができる。

【００２０】

【発明の実施の形態】

（第１実施形態）図１において、本実施形態にかかる負
荷駆動回路は、負荷１に負荷電流を供給する出力ＭＯＳ
トランジスタ２と、この出力ＭＯＳトランジスタ２と並
列接続され、ドレイン、ゲートが出力ＭＯＳトランジス
タ２のドレイン、ゲートと接続された電流検出用ＭＯＳ
トランジスタ３を備えている。

【００２１】電流検出用ＭＯＳトランジスタ３のゲート
には、第１の信号線Ｌ１により、抵抗７を介して制御信
号としてのゲート電圧が入力される。また、抵抗７と電
流検出用ＭＯＳトランジスタ３の接続点から出力ＭＯＳ
トランジスタ２のゲートに至る第２の信号線Ｌ２によ
り、ダイオード８を介して出力ＭＯＳトランジスタ２に
ゲート電圧が入力される。

【００２２】電流検出用ＭＯＳトランジスタ３のソース
には、ＮＰＮトランジスタ４が接続されている。このＮ
ＰＮトランジスタ４は、ベースおよびエミッタが共通接
続されたＮＰＮトランジスタ５とともにカレントミラー
回路１００を構成している。なお、ＮＰＮトランジスタ
５のコレクタは、第２の信号線Ｌ２に接続されており、
そのコレクタ電流により第２の信号線Ｌ２から電流を引
き込んで電流制限を行う。

【００２３】ＮＰＮトランジスタ４、５のベースには、
定電流回路、抵抗、インダクタ等による構成される素子
６が接続されている。これは、リークやノイズをグラン
ドに逃がし、動作を安定させるために設けられている
が、それらが問題とならない場合には、削除することも
できる。また、第２の信号線Ｌ２には、抵抗９を有する
信号線が接続されている。これは、第２の信号線Ｌ２に
ダイオード８が挿入されているため、抵抗９を有する信
号線を設けない場合には、出力ＭＯＳトランジスタ２の
ゲートに蓄積された電荷を放電することができず、従っ
て、出力ＭＯＳトランジスタ２のゲートに蓄積された電
荷を放電するために設けられている。

【００２４】なお、１０、２０は、この負荷駆動回路の
出力端子、接地端子であり、３０、４０は、この負荷駆
動回路の入力端子である。また、この負荷駆動回路に
は、出力ＭＯＳトランジスタ２と電流検出用ＭＯＳトラ
ンジスタ３のゲートを駆動するためのゲート駆動回路２
００が接続されている。このゲート駆動回路２００は、
２つのスイッチング素子２００ａ、２００ｂと定電圧電
源回路２００ｃを備えている。

【００２５】上記構成においてその作動を説明する。負
荷１を駆動しない場合には、スイッチング素子２００ａ
をオフ、２００ｂをオンにする。このとき、出力ＭＯＳ
トランジスタ２は、ゲート−ソース間電圧が０Ｖになる
ため、オフ状態となっており、負荷１には負荷電流を供
給しない。負荷１を駆動する場合には、スイッチング素
子２００ａをオン、２００ｂをオフにする。このとき、
定電圧電源回路２００ｃから抵抗７を介し電流検出用Ｍ
ＯＳトランジスタ３のゲートにハイレベルのゲート電圧
が入力され、電流検出用ＭＯＳトランジスタ３がオン状
態になる。また、出力ＭＯＳトランジスタ２のゲートに
は、ダイオード８を介してハイレベルのゲート電圧が入
力され、出力ＭＯＳトランジスタ２は負荷１に負荷電流
を供給する。

【００２６】この負荷駆動時において、負荷１がショー
トなど何らかの原因で低インピーダスになると、負荷電
流が通常動作電流よりも大きくなり、出力端子１０の電
圧は上昇する。その結果、出力端子１０の電圧が、ＮＰ
Ｎトランジスタ４にベース電流を供給できる電圧、すな
わちベース−エミッタ間順方向電圧以上になると、電流
検出用ＭＯＳトランジスタ３には、負荷電流の一部の電
流が流れる。

【００２７】この電流は、ＮＰＮトランジスタ４、５に
より構成されるカレントミラー回路１００によって、１
／ｎ倍され、ＮＰＮトランジスタ５が、信号線Ｌ２から
電流を引き抜く。この電流により、抵抗７で電圧降下が
生じ、出力ＭＯＳトランジスタ２および電流検出用ＭＯ
Ｓトランジスタ３のゲート電圧が低下する。その結果、
出力ＭＯＳトランジスタ２のドレイン電流、すなわち負
荷電流が減少する。従って、負荷電流が所定値以上の過
電流になると、負荷電流を減少させるように制御するの
で、負荷電流は所定値に制限される。

【００２８】なお、カレントミラー回路１００の動作時
においては、ＮＰＮトランジスタ４のベース−エミッタ
間電圧分だけ電流検出用ＭＯＳトランジスタ３のソース
電位が上昇するが、信号線Ｌ２にはダイオード８が挿入
されているため、出力ＭＯＳトランジスタ２のゲート電
圧がその順方向電圧分だけ上昇している。従って、出力
ＭＯＳトランジスタ２と電流検出用ＭＯＳトランジスタ
３のゲート−ソース間電圧を同一にし、両ＭＯＳトラン
ジスタ２、３の動作点を一致させることができる。この
ことにより、出力ＭＯＳトランジスタ２と電流検出用Ｍ
ＯＳトランジスタ３のドレイン電流の比を一定にして、
安定した電流検出を行うことができる。

【００２９】なお、ダイオード８は、ＮＰＮトランジス
タ４のベース−エミッタ間電圧と等しい電圧を発生させ
るものであるため、ＰＮ接合を用いた順方向電圧を発生
させる他の手段、例えばベースとエミッタを共通にした
トランジスタあるいはベースとコレクタを共通にしたト
ランジスタを用いることもできる。また、ＮＰＮトラン
ジスタ４のベース−エミッタ間電圧と実質的に等しい電
圧降下を生じさせるものであれば他の手段を用いてもよ
い。

【００３０】この第１実施形態において、出力ＭＯＳト
ランジスタ２と電流検出用ＭＯＳトランジスタ３が理想
的な特性を持つものとし、ＮＰＮトランジスタ４のベー
ス−エミッタ間の順方向電圧とダイオード８の順方向電
圧が等しいと考えると、入力端子３０に電圧Ｖ₁を印加
し、出力端子１０の電圧がＮＰＮトランジスタ４のベー
ス−エミッタ間の順方向電圧Ｖ_fより十分大きい場合に
は、出力ＭＯＳトランジスタ２に流れる電流Ｉ₁とＮＰ
Ｎトランジスタ４に流れる電流Ｉ₂の比を、ほぼｍ対１
とし、またＮＰＮトランジスタ４に流れる電流Ｉ₂とＮ
ＰＮトランジスタ５に流れる電流Ｉ₃の比をｎ対１とす
ると、出力ＭＯＳトランジスタ２のゲート−ソース間電
圧Ｖ_GS1は、数式１で表される。

【００３１】

【数１】

【００３２】なお、Ｒ₇は抵抗７の抵抗値である。一般
に、ＭＯＳトランジスタの飽和領域のドレイン電流Ｉ_d
とゲート−ソース間電圧Ｖ_GSは、数式２で表される。

【００３３】

【数２】

【００３４】なお、β_Oは定数、Ｗはチャネル幅、Ｌは
チャネル長、Ｖ_Tはしきい値電圧である。上記した数式
１、２から出力ＭＯＳトランジスタ２に流れる電流Ｉ₁
は、数式３で表される。

【００３５】

【数３】

【００３６】出力ＭＯＳトランジスタ２の電流能力が負
荷電流に対し十分大きいとすると、数式４と考えてよい
ため、数式３は、数式５のように近似できる。

【００３７】

【数４】

【００３８】

【数５】

【００３９】従って、負荷電流は、出力ＭＯＳトランジ
スタ２、電流検出用ＭＯＳトランジスタ３の電流比ｍ、
ＮＰＮトランジスタ４、５のカレントミラー比ｎ、入力
端子３０の印加電圧Ｖ₁、ダイオード８の順方向電圧Ｖ
_fに依存し、出力端子１０の電圧には依存しない。半導
体集積回路においては、ｍ、ｎ、Ｖ_fを比較的精度よく
製造することが可能であるから、素子の特性ばらつきに
対して変動を受けにくく、安定した負荷電流が得られ
る。

【００４０】また、抵抗７をトリミングするなどして抵
抗値の精度を向上させれば、安定した特性を実現するこ
とができる。図２に、ゲート駆動回路２００の具体的構
成を示す。ゲート駆動回路２００は、ＮＰＮトランジス
タ２０１〜２０３、抵抗２０４、ダイオード２０５〜２
０９、ツェナーダイオード２１０、定電流回路２１１か
ら構成されている。

【００４１】端子５０の電圧がハイレベルのときには、
ＮＰＮトランジスタ２０１がオンするため、ＮＰＮトラ
ンジスタ２０２がオフし、ＮＰＮトランジスタ２０３が
オンする。従って、図１に示すスイッチング素子２００
ｂがオンし、２００ａがオフする状態となる。このと
き、出力ＭＯＳトランジスタ２がオフするため、負荷電
流は流れない。

【００４２】端子５０の電圧がローレベルになると、Ｎ
ＰＮトランジスタ２０１がオフするため、ＮＰＮトラン
ジスタ２０２がオンし、ＮＰＮトランジスタ２０３がオ
フする。従って、図１に示すスイッチング素子２００ｂ
がオフし、２００ａがオンする状態となり、出力ＭＯＳ
トランジスタ２がオンして負荷電流を供給する。このと
き、Ｎ個のダイオード２０６〜２０９とツェナーダイオ
ード２１０により発生される電圧、ＮＰＮトランジスタ
２０２のベース−エミッタ間電圧、およびダイオード５
による順方向電圧により、入力端子３０の電圧Ｖ₁は数
式６で表される。

【００４３】

【数６】Ｖ₁＝Ｖ_z＋Ｎ・Ｖ_f−２Ｖ_f＝Ｖ_z＋（Ｎ−
２）・Ｖ_f 数式５と数式６から、出力ＭＯＳトランジスタ２に流れ
る電流Ｉ₁は、数式７で表される。

【００４４】

【数７】

【００４５】ここで、Ｖ_zは正の温度係数を持ち、Ｖ_f
は負の温度係数を持つため、この数式７における、Ｖ_z
＋（Ｎ−３）・Ｖ_fの項は、Ｎの値を変更することによ
り、正の温度係数にも負の温度係数にもすることが可能
になる。従って、Ｒ₇やＶ_T等の温度特性に従い、Ｎ値
を最適な値に設定すれば、負荷駆動回路の温度特性をほ
ぼキャンセルすることが可能になる。

【００４６】なお、ＮＰＮトンジスタ２０２のベース電
圧を発生させる手段としては、上記したＮ個のダイオー
ド２０６〜２０９とツェナーダイオード２１０以外に、
複数個のダイオードを直列接続したもの、複数のツェナ
ーダイオードを直列接続したもの、複数のＮチャンネル
もしくはＰチャンネルのＭＯＳトランジスタを直列接続
したもの、あるいは抵抗を用いることができる。（第２実施形態）上記第１実施形態では、出力端子１０
の電圧が、ＮＰＮトランジスタ４のベース−エミッタ間
電圧Ｖ_f１段分より大きくなると電流制限を行うものを
示したが、負荷１によってはＶ_f１段分より高い電圧ま
で電流制限を行わないようにする場合もある。

【００４７】そこで、電流検出用ＭＯＳトランジスタ３
のソースに接続するＮＰＮトランジスタ４の代わりに、
図３に示すように、ベース・コレクタを共通接続したＮ
個のＮＰＮトランジスタ４ａ、４ｂ、…、４ｃを直列接
続したものを用いれば、出力端子１０の電圧がＶ_fＮ段
分の電圧になるまで電流制限を行わないようにすること
ができる。

【００４８】この場合、電流検出用ＭＯＳトランジスタ
３のゲート−ソース間電圧と出力ＭＯＳトランジスタ２
のゲート−ソース間電圧を同一にするためには、ダイオ
ード８の代わりに、Ｎ個のダイオード８ａ、８ｂ、…、
８ｃを直列接続したものを用いる。なお、Ｎ個のＮＰＮ
トランジスタ４ａ、４ｂ、…、４ｃ全体にて、特許請求
の範囲でいう第１のバイポーラトランジスタを構成して
いる。（第３実施形態）上記した実施形態においては、Ｎチャ
ンネル型の出力ＭＯＳトランジスタ２を用いてローサイ
ドで負荷１を駆動するものを示したが、出力ＭＯＳトラ
ンジスタ２をＰチャンネル型とし、ハイサイドで負荷１
を駆動するようにしてもよい。

【００４９】この場合の構成を図４に示す。出力ＭＯＳ
トランジスタ２および電流検出用ＭＯＳトランジスタ３
をＰチャンネル型とし、カレントミラー回路に用いるバ
イポーラトランジスタ４、５をＰＮＰトランジスタとし
ている。また、ハイサイド駆動としているため、図に示
すような電気結線としている。この実施形態における作
動は、図１に示すものと同様であるが、電流制限を行う
場合、ＰＮＰトランジスタ５に流れる電流をダイオード
８を介して抵抗７に流し込むようにしており、その電流
により抵抗７の端子電圧が上昇し、ゲート電圧が上昇す
るため、出力ＭＯＳトランジスタ２のドレイン電流が減
少する。（第４実施形態）上記した種々の実施形態においては、
カレントミラー回路１００をバイポーラトランジスタを
用いて構成するものを示したが、ＭＯＳトランジスタを
用いて構成してもよい。

【００５０】この場合の構成を図５に示す。カレントミ
ラー回路１００を第１、第２のＭＯＳトランジスタ１
４、１５で構成し、動作点を一致させるための電圧降下
手段を、ゲートとドレインが接続されたＭＯＳトランジ
スタ１８で構成している。この実施形態における作動
は、図１に示すものと同様である。但し、この実施形態
においては、出力端子１０の電圧が第１のＭＯＳトラン
ジスタ１４のしきい値電圧より大きくなると電流制限を
行う。

【００５１】なお、この実施形態においても、第２実施
形態と同様、第１のＭＯＳトランジスタ１４を複数個直
列接続して電流制限を行う電圧を高くしてもよく、また
第３実施形態のように、ハイサイドで負荷駆動を行うよ
うにしてもよい。（第５実施形態）上述した種々の実施形態では、負荷電
流が過電流になったときに、出力ＭＯＳトランジスタ２
に流れる電流を一定値に制限するものを示したが、出力
ＭＯＳトランジスタ２には電流が常に流れ続けるため、
出力ＭＯＳトランジスタ２の損失が大きくなるという問
題がある。

【００５２】そこで、本実施形態では、出力ＭＯＳトラ
ンジスタ２のドレイン電流を断続制御して、過電流に対
する保護を行うとともに出力ＭＯＳトランジスタ２での
損失を低減するようにしている。図６に本実施形態の具
体的な回路構成を示す。電流検出用ＭＯＳトランジスタ
３のソースに接続されたＮＰＮトランジスタ４は、ベー
スおよびエミッタが共通接続されたＮＰＮトランジスタ
２１とカレントミラー回路３００を構成しており、この
ＮＰＮトランジスタ２１は定電流源２２に接続されてい
る。

【００５３】ここで、出力ＭＯＳトランジスタ２のドレ
イン電流Ｉ₁とＮＰＮトランジスタ４に流れる電流の比
を、ほぼｍ対１とし、また第１のＮＰＮトランジスタ４
に流れる電流とＮＰＮトランジスタ２１に流れる電流の
比をｎ' 対１とすると、ＮＰＮトランジスタ２１に流れ
る電流は、Ｉ₁／ｍ・ｎ' となる。出力ＭＯＳトランジ
スタ２のドレイン電流が正常な電流値で、ＮＰＮトラン
ジスタ２１に流れる電流が定電流源２２の設定電流Ｉ₁₁
以下のとき、すなわちＩ₁／ｍ・ｎ' ≦Ｉ₁₁のときに
は、ＰＮＰトランジスタ２３はオフしている。

【００５４】しかしながら、出力ＭＯＳトランジスタ２
のドレイン電流が過電流になると、ＮＰＮトランジスタ
２１に流れる電流は、定電流源２２の設定電流Ｉ₁₁より
大きくなる、すなわちＩ₁／ｍ・ｎ' ＞Ｉ₁₁になり、Ｐ
ＮＰトランジスタ２３はベース・エミッタ間が順バイア
スとなってオン動作する。その結果、ＰＮＰトランジス
タ２３のコレクタ電流によりコンデンサ２４が充電され
る。そして、コンデンサ２４の端子電圧がヒステリシス
付きのコンパレータ２６の基準電圧Ｖ_Oを越えると、コ
ンパレータ２６のハイレベル出力により、ゲート駆動回
路２００のスイッチング素子２００ａをオフ、スイッチ
ング素子２００ｂをオンさせる。また、コンパレータ２
６のハイレベル出力によりコンパレータ２６の基準電圧
がＶ_Oから、それより低い電圧Ｖ_O' （Ｖ_O＞Ｖ_O' ）
に変化する。

【００５５】従って、出力ＭＯＳトランジスタ２、電流
検出用ＭＯＳトランジスタ３はオフし、負荷電流は流れ
なくなる。また、ＰＮＰトランジスタ２３のコレクタ電
流も流れなくなるため、コンデンサ２４は定電流源２５
により放電され、コンデンサ２４の端子電圧は低下す
る。その端子電圧がコンパレータ２６の低い方の基準電
圧Ｖ_O' より低下すると、コンパレータ２６の出力がロ
ーレベルになり、ゲート駆動回路２００のスイッチング
素子２００ａをオン、スイッチング素子２００ｂをオフ
させる。その結果、出力ＭＯＳトランジスタ２のドレイ
ン電流が流れ始める。

【００５６】上記した作動から分かるように、出力ＭＯ
Ｓトランジスタ２のドレイン電流が過電流になると、カ
レントミラー回路３００におけるＮＰＮトランジスタ２
１に流れる電流が増大する。そして、定電流源２２、Ｐ
ＮＰトランジスタ２３、コンデンサ２４、定電流源２
５、コンパレータ２６にて構成される断続制御回路４０
０は、コンデンサ２４の充電時間経過後、ゲート駆動回
路２００をオフ制御し、出力ＭＯＳトランジスタ２をオ
フさせる。この後、断続制御回路４００は、コンデンサ
２４の放電時間経過後、ゲート駆動回路２００をオン制
御し、出力ＭＯＳトランジスタ２をオンさせる。このよ
うな作動を繰り返すことにより、出力ＭＯＳトランジス
タ２は断続制御され、出力ＭＯＳトランジスタ２での損
失は低減される。

【００５７】なお、断続制御回路４００において、コン
デンサ２４および定電流源２５による遅延回路を設けて
いるのは、負荷起動時に負荷１に突入電流が流れるが、
それを過電流と誤って出力ＭＯＳトランジスタ２をオフ
させるのを防ぐためである。すなわち、一定時間以上継
続して出力ＭＯＳトランジスタ２に大きな電流が流れた
ときに過電流として、出力ＭＯＳトランジスタ２を断続
制御するようにしている。

【００５８】また、出力ＭＯＳトランジスタ２、電流検
出用ＭＯＳトランジスタ３がオンしているときに、ダイ
オード８に電流が流れないと、出力ＭＯＳトランジスタ
２と電流検出用ＭＯＳトランジスタ３のゲート−ソース
間電圧を同一にして、両ＭＯＳトランジスタ２、３の動
作点を一致させることができないため、本実施形態で
は、抵抗、定電流源等のインピーダンス素子２７を設け
て、ダイオード８に電流が流れるようにしている。

【００５９】次に、本実施形態におけるゲート駆動回路
２００の構成について説明する。図７にその具体的な構
成を示す。図２に示す構成に対し、端子５０とＮＰＮト
ランジスタ２０１の間に、２つのＮＰＮトランジスタ２
１２、２１３と定電流源２１４が付加されている。この
構成によれば、端子５０の電圧がハイレベルのとき、Ｎ
ＰＮトランジスタ２１３がオン、ＮＰＮトランジスタ２
０１がオフし、その結果、出力ＭＯＳトランジスタ２が
オンするようになっているため、出力ＭＯＳトランジス
タ２をオン、オフさせる端子５０の電圧レベルが図２に
示すものとは逆になっている。

【００６０】そして、ＮＰＮトランジスタ２１３がオン
して出力ＭＯＳトランジスタ２をオンさせる負荷駆動時
において、負荷電流が過電流になり断続制御回路４００
のコンパレータ２６の出力がハイレベルになると、ＮＰ
Ｎトランジスタ２１２がオンし、ＮＰＮトランジスタ２
１３がオフして出力ＭＯＳトランジスタ２をオフさせ
る。（第６実施形態）上記した第５実施形態では、出力ＭＯ
Ｓトランジスタ２に過電流が流れたとき出力ＭＯＳトラ
ンジスタ２を断続制御するものを示したが、出力ＭＯＳ
トランジスタ２がオンしている期間においては過電流が
流れるため、出力ＭＯＳトランジスタ２が発熱する。

【００６１】そこで、本実施形態では、出力ＭＯＳトラ
ンジスタ２がオンしている期間において、第１実施形態
に示すように電流制限を行うようにしている。図８に本
実施形態の具体的な回路構成を示す。電流検出用ＭＯＳ
トランジスタ３のソースに接続されたＮＰＮトランジス
タ４には、ベース、エミッタが共通接続されてカレント
ミラー回路５００を構成するＮＰＮトランジスタ５とＮ
ＰＮトランジスタ２１が設けられている。

【００６２】断続制御回路４００は、出力ＭＯＳトラン
ジスタ２のドレイン電流が例えば３Ａになったときに、
出力ＭＯＳトランジスタ２を断続制御するように設定さ
れており、ＮＰＮトランジスタ５による電流制限は、出
力ＭＯＳトランジスタ２のドレイン電流が断続制御時の
設定電流より大きい例えば５Ａになったときに作動する
ように設定されている。

【００６３】従って、図９に示すように、負過電流が過
電流になったとき、出力ＭＯＳトランジスタ２のドレイ
ン電流Ｉ₁が３Ａになった時点からｔ₁時間（コンデン
サ２４による遅延時間）が経過するまで、ドレイン電流
Ｉ₁を５Ａに制限し、ｔ₁時間経過後に出力ＭＯＳトラ
ンジスタ２をオフさせる作動を繰り返す。このことによ
り、断続制御回路４００により出力ＭＯＳトランジスタ
２をオンオフさせる場合のオン期間において電流制限が
行われるため、出力ＭＯＳトランジスタ２の発熱を低減
することができる。

【００６４】なお、この第６実施形態において、ゲート
駆動回路２００は、図７に示すものを用いることができ
る。また、上記した第５、第６実施形態において、電流
制限を行う回路およびその他の構成について第２実施形
態から第４実施形態に示したのと同様のものを適用する
ことができる。例えば、図４の実施形態で示したよう
に、Ｐチャンネル型のＭＯＳトランジスタとＰＮＰトラ
ンジスタで構成するようにしてもよく、またＮＰＮトラ
ンジスタ４、５、２１、２３およびダイオード８を全て
Ｎチャンネル型のＭＯＳトランジスタで構成して図５に
示す実施形態のようにしてもよい。

【００６５】また、第１乃至第４実施形態において、負
荷電流が過電流になったときに電流制限を行うものを示
したが、カレントミラー回路が動作する領域を通常の動
作領域とすれば、定電流で負荷を駆動する負荷駆動回路
とすることができる。さらに、上記した種々の実施形態
において、出力トランジスタ、電流検出用トランジスタ
をＭＯＳトランジスタで構成するものを示したが、バイ
ポーラトランジスタで構成するようにしてもよい。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示す負荷駆動回路の電
気結線図である。

【図２】図１中のゲート駆動回路２００の詳細構成を示
した電気結線図である。

【図３】本発明の第２実施形態を示す負荷駆動回路の電
気結線図である。

【図４】本発明の第３実施形態を示す負荷駆動回路の電
気結線図である。

【図５】本発明の第４実施形態を示す負荷駆動回路の電
気結線図である。

【図６】本発明の第５実施形態を示す負荷駆動回路の電
気結線図である。

【図７】図６中のゲート駆動回路２００の詳細構成を示
した電気結線図である。

【図８】本発明の第６実施形態を示す負荷駆動回路の電
気結線図である。

【図９】本発明の第６実施形態の作動説明に供する説明
図である。

【符号の説明】

１…負荷、２…出力ＭＯＳトランジスタ、３…電流検出
用ＭＯＳトランジスタ、１００、３００、５００…カレ
ントミラー回路、２００…ゲート駆動回路、４００…断
続制御回路。

Claims

【特許請求の範囲】

【請求項１】負荷（１）に負荷電流を供給する出力ト
ランジスタ（２）と、この出力トランジスタと並列接続され、制御端子が前記
出力トランジスタの制御端子に接続された電流検出用ト
ランジスタ（３）と、前記出力トランジスタと前記電流検出用トランジスタの
制御端子に抵抗（７）を介して制御信号を供給する信号
線（Ｌ１、Ｌ２）と、前記電流検出用トランジスタと直列接続された第１のト
ランジスタ（４、４ａ〜４ｃ、１４）と、この第１のト
ランジスタとともにカレントミラー回路（１００、５０
０）を構成する第２のトランジスタ（５、１５）とを備
え、前記カレントミラー回路は、前記電流検出用トランジス
タを介して前記第１のトランジスタに流れる前記負荷電
流の一部の電流に対し、所定の割合となる電流が前記第
２のトランジスタにより前記信号線に流れるように構成
されたものであって、前記信号線に流れる電流による前記抵抗の電圧変化にて
前記制御信号の電圧レベルを変化させて、前記負荷電流
を所定値に制限するようにしたことを特徴とする負荷駆
動回路。
【請求項２】前記出力トランジスタは、出力ＭＯＳト
ランジスタ（２）であり、前記電流検出用トランジスタ
は電流検出用ＭＯＳトランジスタ（３）であって、それ
ぞれのドレインとゲートが接続されており、前記電流検
出用ＭＯＳトランジスタのソースに前記第１のトランジ
スタが接続されていることを特徴とする請求項１に記載
の負荷駆動回路。
【請求項３】前記出力ＭＯＳトランジスタおよび前記
電流検出用ＭＯＳトランジスタはＮチャンネル型のもの
であって、前記第２のトランジスタに流れる電流を前記
信号線から引き込むように構成されていることを特徴と
する請求項２に記載の負荷駆動回路。
【請求項４】前記出力ＭＯＳトランジスタおよび前記
電流検出用ＭＯＳトランジスタはＰチャンネル型のもの
であって、前記第２のトランジスタに流れる電流を前記
信号線に流し込むように構成されていることを特徴とす
る請求項２に記載の負荷駆動回路。
【請求項５】前記第１、第２のトランジスタは、ベー
スとエミッタが共通接続された第１、第２のバイポーラ
トランジスタ（４、４ａ〜４ｃ、５）であって、前記第
１のバイポーラトランジスタ（４、４ａ〜４ｃ）のコレ
クタが前記電流検出用ＭＯＳトランジスタのソースに接
続されるとともに前記共通接続されたベースに接続さ
れ、前記第１のバイポーラトランジスタのエミッタが前
記出力ＭＯＳトランジスタのソースに接続されており、
前記第２のバイポーラトランジスタ（５）のコレクタが
前記信号線に接続されていることを特徴とする請求項２
乃至４のいずれか１つに記載の負荷駆動回路。
【請求項６】前記信号線は、前記抵抗を介し前記電流
検出用ＭＯＳトランジスタのゲートに前記制御信号を供
給する第１の信号線（Ｌ１）と、前記電流検出用ＭＯＳ
トランジスタのゲートと前記抵抗との間の接続点から前
記出力ＭＯＳトランジスタのゲートに前記制御信号を供
給する第２の信号線（Ｌ２）を有し、前記第２の信号線
に、前記第１のバイポーラトランジスタのベース−エミ
ッタ間電圧と実質的に同一の電圧降下を生じさせる電圧
降下手段（８、８ａ〜８ｃ）を設けたことを特徴とする
請求項５に記載の負荷駆動回路。
【請求項７】前記電圧降下手段は、ＰＮ接合により順
方向電圧を発生させる半導体素子（８、８ａ〜８ｃ）で
あることを特徴とする請求項６に記載の負荷駆動回路。
【請求項８】前記第１、第２のトランジスタは、ゲー
トとソースが共通接続された第１、第２のＭＯＳトラン
ジスタ（１４、１５）であって、前記第１のＭＯＳトラ
ンジスタのドレインが前記電流検出用ＭＯＳトランジス
タのソースに接続されるとともに前記共通接続されたゲ
ートに接続され、前記第１のＭＯＳトランジスタのソー
スが前記出力トランジスタのソースに接続されており、
前記第２のＭＯＳトランジスタのドレインが前記信号線
に接続されていることを特徴とする請求項２乃至４のい
ずれか１つに記載の負荷駆動回路。
【請求項９】前記信号線は、前記抵抗を介し前記電流
検出用ＭＯＳトランジスタのゲートに前記制御信号を供
給する第１の信号線（Ｌ１）と、前記電流検出用ＭＯＳ
トランジスタのゲートと前記抵抗との間の接続点から前
記出力ＭＯＳトランジスタのゲートに前記制御信号を供
給する第２の信号線（Ｌ２）を有し、前記第２の信号線
に、前記第１のＭＯＳトランジスタのゲート−ソース間
電圧と実質的に同一の電圧降下を生じさせる電圧降下手
段（１８）を設けたことを特徴とする請求項８に記載の
負荷駆動回路。
【請求項１０】前記電圧降下手段は、ＭＯＳトランジ
スタ（１８）であって、そのゲート−ソース間電圧によ
り前記電圧降下を生じさせることを特徴とする請求項９
に記載の負荷駆動回路。
【請求項１１】前記出力ＭＯＳトランジスタのオフ時
に前記出力ＭＯＳトランジスタのゲートを放電させる手
段（９、２００ｂ）を有することを特徴とする請求項７
又は１０に記載の負荷駆動回路。
【請求項１２】前記第１、第２のトランジスタとと
もにカレントミラー回路（５００）を構成する第３のト
ランジスタ（２１）と、この第３のトランジスタに流れる電流により、前記負荷
電流が過電流になったことを検出すると前記出力トラン
ジスタおよび前記電流検出用トランジスタをオフさせ、
この後、前記負荷電流が過電流でなくなったことを検出
すると前記出力トランジスタおよび前記電流検出用トラ
ンジスタをオンさせる断続制御回路（４００）を有する
ことを特徴とする請求項１に記載の負荷駆動回路。
【請求項１３】前記断続制御回路は、前記過電流を検
出してから所定時間後に前記出力トランジスタおよび前
記電流検出用トランジスタをオフさせる遅延回路（２
４、２５）を有することを特徴とする請求項１２に記載
の負荷駆動回路。
【請求項１４】制御端子と電流の入出力を行う一端、
他端を有し、負荷（１）に負荷電流を供給する出力トラ
ンジスタ（２）と、制御端子と電流の入出力を行う一端、他端を有し、その
一端が前記出力トランジスタの一端に接続された電流検
出用トランジスタ（３）を備え、前記出力トランジタおよび前記電流検出用トランジスタ
は、それぞれの制御端子と他端間の制御電圧により電流
供給動作を行うものであって、前記電流検出用トランジスタの制御端子に抵抗（７）を
介して制御信号を供給する第１の信号線（Ｌ１）と、前記抵抗と前記電流検出用トランジスタの制御端子との
間の接続点から前記出力トランジスタの制御端子に前記
制御信号を供給する第２の信号線（Ｌ２）と、前記電流検出用トランジスタと直列接続され前記電流検
出用トランジスタとともに前記出力トランジスタに対し
て並列接続される電流制御用トランジスタ（４、４ａ〜
４ｃ、１４）を有し、前記負荷電流が所定値以上になっ
たとき、前記電流制御用トランジスタは、前記電流検出
用トランジスタに前記負荷電流の一部が検出電流として
流れるように作動し、この電流制御用トランジスタの前
記作動により前記制御信号の電圧レベルを変化させて、
前記負荷電流を所定値に制限する電流制限回路（１０
０、５００）と、前記第２の信号線に設けられ、前記電流制御用トランジ
スタの前記作動時に、前記電流検出用トランジスタの他
端と前記出力トランジスタの他端との間に生じる電圧と
実質的に同一の電圧降下を生じさせる電圧降下手段
（８、８ａ〜８ｃ、１８）とを備えたことを特徴とする
負荷駆動回路。
【請求項１５】前記電流制御用トランジスタはバイポ
ーラトランジスタ（４、４ａ〜４ｃ）であって、前記電
圧降下手段はＰＮ接合により順方向電圧を発生させる半
導体素子（８、８ａ〜８ｃ）であることを特徴とする請
求項１４に記載の負荷駆動回路。
【請求項１６】前記電流制御用トランジスタはＭＯＳ
トランジスタ（１４）であって、前記電圧降下手段はゲ
ート−ソース間電圧により前記電圧降下を生じさせるＭ
ＯＳトランジスタ（１８）であることを特徴とする請求
項１４に記載の負荷駆動回路。
【請求項１７】負荷（１）に負荷電流を供給する出力
トランジスタ（２）と、この出力トランジスタと並列接続され、制御端子が前記
出力トランジスタの制御端子に接続された電流検出用ト
ランジスタ（３）と、前記電流検出用トランジスタと直列接続された第１のト
ランジスタ（４、４ａ〜４ｃ、１４）と、この第１のト
ランジスタとともにカレントミラー回路（１００、３０
０、５００）を構成する第２のトランジスタ（５、１
５、２１）とを備え、前記第２のトランジスタに流れる電流に基づき前記制御
信号を変化させて前記出力トランジスタを過電流から保
護するようにしたことを特徴とする負荷駆動回路。
【請求項１８】負荷（１）に負荷電流を供給する出力
トランジスタ（２）と、この出力トランジスタと並列接続され、制御端子が前記
出力トランジスタの制御端子に接続された電流検出用ト
ランジスタ（３）と、前記電流検出用トランジスタと直列接続された第１のト
ランジスタ（４）と、この第１のトランジスタとともに
カレントミラー回路（３００、５００）を構成する第２
のトランジスタ（２１）と、前記第２のトランジスタに流れる電流により、前記負荷
電流が過電流になったことを検出すると前記出力トラン
ジスタおよび前記電流検出用トランジスタをオフさせ、
この後、前記負荷電流が過電流でなくなったことを検出
すると前記出力トランジスタおよび前記電流検出用トラ
ンジスタをオンさせる断続制御回路（４００）とを備え
たことを特徴とする負荷駆動回路。
【請求項１９】前記断続制御回路は、前記過電流を検
出してから所定時間後に前記出力トランジスタおよび前
記電流検出用トランジスタをオフさせる遅延回路（２
４、２５）を有することを特徴とする請求項１８に記載
の負荷駆動回路。
【請求項２０】前記出力トランジスタは、出力ＭＯＳ
トランジスタ（２）であり、前記電流検出用トランジス
タは、前記出力ＭＯＳトランジスタとドレインおよびゲ
ートが共通接続された電流検出用ＭＯＳトランジスタ
（３）であって、前記出力ＭＯＳトランジスタおよび電流検出用ＭＯＳト
ランジスタにゲート電圧を供給するゲート駆動回路（２
００）を備え、前記断続制御回路は、前記ゲート駆動回路を制御して、
前記出力ＭＯＳトランジスタおよび電流検出用ＭＯＳト
ランジスタをオンオフさせることを特徴とする請求項１
８又は１９に記載の負荷駆動回路。
【請求項２１】前記第１、第２のトランジスタととも
に前記カレントミラー回路（５００）を構成する第３の
トランジスタ（５）を備え、この第３のトランジスタに
流れる電流に基づいて前記出力トランジスタに流れる負
荷電流を所定値に制限するようにしたことを特徴とする
請求項１８乃至２０のいずれか１つに記載の負荷駆動回
路。