CN110611499A - 一种基于D-pHEMT器件的射频开关的ESD保护电路 - Google Patents

Abstract

本申请公开了一种基于D‑pHEMT器件的射频开关的ESD保护电路。所述射频开关为单刀N掷开关，N为自然数，具有一个公共端口和N个分支端口。每个分支端口和公共端口之间级联有一个或多个D‑pHEMT器件构成串联通路。每个分支端口和地之间级联有一个或多个D‑pHEMT器件以及隔直电容构成对地通路。隔直电容的一端接地，另一端为X节点。所述ESD保护电路是连接到X节点的二极管组。所述二极管组包括并联的一条二极管正向级联支路和一条二极管反向级联支路。二极管正向级联支路是由多个级联的二极管正向连接到地；二极管反向级联支路仅由一个二极管反向连接到地。本申请可大幅减少ESD保护电路中的器件，还可避免ESD保护电路中的器件寄生参数对射频开关的性能产生不利影响。

Description

一种基于D-pHEMT器件的射频开关的ESD保护电路

技术领域

本申请涉及一种应用于D-pHEMT（耗尽型赝配高电子迁移率晶体管）器件制作的射频开关芯片的ESD（Electricstatic Discharge，静电放电）保护电路。

背景技术

目前高性能的射频开关主要采用D-pHEMT器件制作。其中，D表示耗尽型（depletion 或depletion-mode），p表示赝配（pseudomorphic，也称赝、假型、假晶、伪晶），HEMT表示高电子迁移率晶体管（high electron mobility transistor）。

请参阅图1，这是一个D-pHEMT器件的基本结构。所述D-pHEMT器件包括栅极G、源极S和漏极D。栅极G通过一个电阻R连接到控制电压Vg，该控制电压Vg即为D-pHEMT器件的栅极偏置电压。电阻R起限流作用，增加电阻R后不会影响D-pHEMT器件的性能。如果没有电阻R，当给D-pHEMT器件的栅极G加电压时，栅极G会有很大的电流产生，不符合实际应用。源极S和漏极D一般是对称的，两者可以互换。栅极G和源极S之间构成了一个肖特基二极管。栅极G和漏极D之间构成了另一个肖特基二极管。D-pHEMT器件的开启电压（阈值电压）Vth一般为负值，通常为-1V。当栅极-源极电压大于Vth时，D-pHEMT器件导通；反之D-pHEMT器件关断。因此，当D-pHEMT器件的栅极G、源极S和漏极D均不给电压时，即所有节点电位均为零时，D-pHEMT器件还是开启的。此时D-pHEMT器件的漏极D和源极S之间是导通的，呈现很低的阻抗。只有当D-pHEMT器件的控制电压（栅极偏置电压）Vg的电位比漏极D、源极S的电位均低超过Vth的绝对值时，该D-pHEMT器件才会关断。

例如，假设D-pHEMT器件的阈值电压Vth为-1V，D-pHEMT器件的漏极D和源极S的电位均为0V，那么当栅极偏置电压Vg大于-1V时，漏极D和源极S之间就会导通。只有当栅极偏置电压Vg小于-1V时，漏极D和源极S之间才会关断。

又如，假设D-pHEMT器件的阈值电压Vth为-1V，D-pHEMT器件的漏极D和源极S的电位均为3V，那么当栅极偏置电压Vg大于2V时，漏极D和源极S之间就会导通。只有当栅极偏置电压Vg小于2V时，漏极D和源极S之间才会关断。

请参阅图2，这是一种基于D-pHEMT器件的单刀单掷射频开关，具有两个射频端口——分支端口一P1和公共端口Pc。在分支端口一P1和公共端口Pc之间级联有多个D-pHEMT器件T11至T1m，这m个级联的D-pHEMT器件构成了串联（series）通路。串联通路中的每一个D-pHEMT器件各自通过一个电阻R11至R1m连接到控制电压一V1。在分支端口一P1和地之间级联有多个D-pHEMT器件T21至T2n以及一个隔直电容C1，这n个级联的D-pHEMT器件和隔直电容C1构成了对地（shunt）通路。对地通路中的每一个D-pHEMT器件各自通过一个电阻R21至R2n连接到控制电压二V2。控制电压一V1与控制电压二V2的电平状态相反。当控制电压一V1为高电平时，控制电压二V2为低电平。当控制电压一V1为低电平时，控制电压二V2为高电平。高电平例如为3V或5V直流电压，低电平例如为0V直流电压。

图2所示的单刀单掷射频开关有两种工作状态。

第一种工作状态是控制电压一V1为高电平、控制电压二V2为低电平，那么分支端口一P1、公共端口Pc和X节点（对地通路中隔直电容C1与D-pHEMT器件T2n之间的连接节点）的电位均在控制电压一V1与控制电压二V2之间，并且这三个位置的电压值与控制电压二V2的电压差均大于D-pHEMT器件的阈值电压Vth。此时由于控制电压一V1比分支端口一P1、公共端口Pc的电压高，串联通路中的每一个D-pHEMT器件的源极S和漏极D之间均导通，整个串联通路导通，呈现非常低的阻抗。此时由于控制电压二V2与分支端口一P1的电压差（为负值）的绝对值大于D-pHEMT器件的阈值电压Vth、且控制电压二V2与节点X的电压差（为负值）的绝对值也大于D-pHEMT器件的阈值电压Vth，对地通路中的每一个D-pHEMT器件的源极S和漏极D之间均关断，整个对地通路关断，呈现非常高的阻抗。

第二种工作状态是控制电压一V1为低电平、控制电压二V2为高电平，此时串联通路关断，呈现很高的阻抗；对地通路导通，呈现很低的阻抗。所述第二种工作状态用来将公共端口Pc泄漏出来的信号旁路到地，提高公共端口Pc和分支端口一P1之间的隔离度。

图2所示的单刀单掷射频开关在不工作状态下，控制电压一V1、控制电压二V2均为零，此时分支端口一P1、公共端口Pc和X节点的电位均为零。由于D-pHEMT器件的特性，此时串联通路是导通的，对地通路中从分支端口一P1到X节点的部分也是导通的，即分支端口一P1、公共端口Pc和X节点三者是等效的。由于隔直电容C的存在，X节点到地之间是关断的。

图2所示的单刀单掷射频开关的ESD保护电路是在分支端口一P1和公共端口Pc各设一个二极管组。每个二极管组包括一条二极管正向级联支路和一条二极管反向级联支路，两者呈并联状态。二极管正向级联支路是指多个级联的二极管从分支端口一P1或公共端口Pc正向连接到地。二极管反向级联支路是指多个级联的二极管从地反向连接到分支端口一P1或公共端口Pc。二极管正向级联支路与二极管反向级联支路具有相同数量的二极管。通常是将某个射频端口在正常工作时的最大电压摆幅除以单个二极管的阈值，即可得到二极管正向级联支路和二极管反向级联支路最少所需的二极管数量。

在图2的基础上还可实现基于D-pHEMT器件的单刀多掷射频开关，例如图3就给出了一种单刀双掷射频开关，其具有三个射频端口——分支端口一P1、分支端口二P2和公共端口Pc。现有的ESD保护电路需要在每个射频端口各设一个二极管组，具体结构与图2相同。

这种现有的基于D-pHEMT器件的射频开关的ESD保护电路具有如下缺点。

首先，由于单个二极管的面积较大、阈值电压较低、而射频端口的工作电压摆幅较高，所以射频端口的ESD保护电路需要大量ESD二极管，这会占用非常大的面积。例如，假设射频开关的功率等级为39dBm，对应50欧姆系统中，工作时公共端口Pc与分支端口一P1的电压幅度高达±28.12V，按二极管阈值电压为1V计算，每个射频端口最少需要56个二极管，其中二极管正向级联支路和二极管反向级联支路均为28个二极管。考虑到ESD保护电路需要设置在每一个射频端口，其占用的芯片面积是非常可观的。

其次，射频开关在正常工作时，ESD保护电路中的二极管是截止的，相当于一个小的对地电容。而对地电容对高频信号相当于一个对地通路，这会大大恶化射频开关的电路性能。

再次，当射频开关的电压摆幅接近上限指标时，ESD保护电路中的二极管可能有轻微的导通，这会大大恶化射频开关的电路性能，例如线性度指标。增加ESD保护电路中的二极管数量可以改善这一缺陷，但是会增加ESD通路的导通电阻，降低ESD的防护性能，同时会增加芯片面积。

由于存在以上缺点，大部分基于D-pHEMT器件的射频开关在射频端口是不放置ESD保护电路的，特别是基于D-pHEMT器件的大功率、高性能的射频开关。射频开关的设计功率越高，ESD保护电路所包含的二极管数量就越多，所占用的芯片面积也就越大。

发明内容

本申请所要解决的技术问题是提供一种ESD保护电路，可以对基于D-pHEMT器件的射频开关起到ESD保护作用。

为解决上述技术问题，本申请请求保护一种基于D-pHEMT器件的射频开关的ESD保护电路。所述基于D-pHEMT器件的射频开关为单刀N掷开关，N为自然数，具有一个公共端口和N个分支端口。每个分支端口和公共端口之间级联有一个或多个D-pHEMT器件构成串联通路。每个分支端口和地之间级联有一个或多个D-pHEMT器件以及隔直电容构成对地通路。隔直电容的一端接地，另一端为X节点。所述ESD保护电路是连接到X节点的二极管组。所述二极管组包括并联的一条二极管正向级联支路和一条二极管反向级联支路。二极管正向级联支路是由多个级联的二极管正向连接到地；二极管反向级联支路仅由一个二极管反向连接到地。

与现有的基于D-pHEMT器件的射频开关的ESD保护电路相比，本申请可以大幅减少ESD保护电路中的器件规模，尤其是针对高功率、射频端口数量多的射频开关电路。本申请还可以避免ESD保护电路中的器件寄生参数对射频开关的性能产生不利影响。

进一步地，所述二极管组与隔直电容并联，并且共用一个接地点。这样就可以避免较多的接地点个数，减小射频开关芯片的复杂程度。

进一步地，二极管正向级联支路中的二极管数量是由X节点的直流电压决定。这其中包含两重含义。第一，X节点通过隔直电容接地，相当于交流接地，因此只需要考虑X节点的直流电压。将X节点的最大直流电压除以单个二极管的阈值电压，即可得到二极管正向级联支路中最少需要的二极管数量。其中X节点的最大直流电压是控制电压的高电平减去二极管的阈值电压，可以用控制电压的高电平近似代替。第二，X节点的直流电压始终高于地，因此二极管反向级联支路只需一个反向连接的二极管，当然如果为了特殊目的也可设置多个反向级联的二极管。与现有的ESD保护电路相比，本申请可以大幅减少ESD器件的数量，从而减少占用芯片面积。

进一步地，串联通路中的每一个D-pHEMT器件各自通过一个电阻连接到控制电压一；对地通路中的每一个D-pHEMT器件各自通过一个电阻连接到控制电压二；控制电压一与控制电压二的电平状态相反。这是基于D-pHEMT器件的射频开关的特性。

进一步地，当控制电压一为高电平、控制电压二为低电平时，所述基于D-pHEMT器件的射频开关为第一种工作状态。此时串联通路中的每一个D-pHEMT器件均导通，整个串联通路导通；对地通路中的每一个D-pHEMT器件均关断，整个对地通路关断。这是基于D-pHEMT器件的射频开关的特性。

进一步地，在所述射频开关的第一种工作状态下，当ESD事件发生在公共端口或分支端口，ESD高电压就会加在对地通路上。此时对地通路中的每一个D-pHEMT器件都是关断的，但ESD电压会在关断的D-pHEMT器件出现击穿，ESD电流会经过D-pHEMT器件的沟道泄放；随后ESD高电压就加在X节点，通过ESD保护电路进行泄放。这表明本申请的ESD保护电路对于基于D-pHEMT器件的射频开关在第一种工作状态下具有ESD保护作用。

进一步地，当控制电压一为低电平、控制电压二为高电平时，所述基于D-pHEMT器件的射频开关为第二种工作状态。此时串联通路中的每一个D-pHEMT器件均关断，整个串联通路关断；对地通路中的每一个D-pHEMT器件均导通，整个对地通路导通。这是基于D-pHEMT器件的射频开关的特性。

进一步地，在所述射频开关的第二种工作状态下，当ESD事件发生在公共端口，ESD高电压就会加在串联通路上。此时串联通路中的每一个D-pHEMT器件都是关断的，但ESD电压会在关断的D-pHEMT器件出现击穿，ESD电流会经过D-pHEMT器件的沟道泄放。随后ESD高电压就加在X节点，通过ESD保护电路进行泄放。当ESD事件发生在分支端口，ESD高电压就加在X节点，通过ESD保护电路进行泄放。这表明本申请的ESD保护电路对于基于D-pHEMT器件的射频开关在第二种工作状态下具有ESD保护作用。

进一步地，当控制电压一、控制电压二均为零时，所述基于D-pHEMT器件的射频开关为不工作状态。此时串联通路中的每一个D-pHEMT器件均导通，整个串联通路导通。对地通路中的每一个D-pHEMT器件均导通，对地通路中从分支端口到X节点的部分导通，但隔直电容使得X节点到地关断。这是基于D-pHEMT器件的射频开关的特性。

进一步地，在所述射频开关的不工作状态下，当ESD事件发生在公共端口或分支端口，ESD高电压就会加在X节点，通过ESD保护电路进行泄放。这表明本申请的ESD保护电路对于基于D-pHEMT器件的射频开关在不工作状态下具有ESD保护作用。

本申请基于D-pHEMT器件的射频开关的ESD保护电路首先改变了ESD保护电路的位置及数量，将原本设置在每个射频端口的电路改为设置在每条对地通路的X节点，并且在每个位置的局部电路大幅减少了ESD器件的数量，同样能够对射频开关的各个射频端口进行ESD保护。其次ESD保护电路不会将寄生参数引入射频开关，不会对射频开关的性能带来不利影响。再次减少了射频开关芯片的接地点数量，简化了芯片设计的复杂度。

附图说明

图1是D-pHEMT器件的基本结构示意图。

图2是一种现有的基于D-pHEMT器件的单刀单掷射频开关（包含ESD保护电路）的示意图。

图3是一种现有的基于D-pHEMT器件的单刀双掷射频开关（包含ESD保护电路）的示意图。

图4是本申请基于D-pHEMT器件的单刀单掷射频开关（包含ESD保护电路）的示意图。

图5是本申请基于D-pHEMT器件的单刀双掷射频开关（包含ESD保护电路）的示意图。

图中附图标记说明：G为栅极；S为源极；D为漏极；Vg、V1、V2……为控制电压（栅极偏置电压）；Pc为公共端口；P1、P2……为分支端口；T为D-pHEMT器件；R为电阻；C为隔直电容。

具体实施方式

请参阅图4，这是本申请的基于D-pHEMT器件的单刀单掷射频开关，具有两个射频端口——分支端口一P1和公共端口Pc。在分支端口一P1和公共端口Pc之间级联有一个或多个D-pHEMT器件T11至T1m，这m个级联的D-pHEMT器件构成了串联通路。串联通路中的每一个D-pHEMT器件各自通过一个电阻R11至R1m连接到控制电压一V1。在分支端口一P1和地之间级联有一个或多个D-pHEMT器件T21至T2n以及一个隔直电容C1，这n个级联的D-pHEMT器件和隔直电容C1构成了对地通路。对地通路中的每一个D-pHEMT器件各自通过一个电阻R21至R2n连接到控制电压二V2。控制电压一V1与控制电压二V2的电平状态相反。当控制电压一V1为高电平时，控制电压二V2为低电平。当控制电压一V1为低电平时，控制电压二V2为高电平。高电平例如为3V或5V直流电压，低电平例如为0V直流电压。

图4所示的单刀单掷射频开关有两种工作状态。

第一种工作状态是控制电压一V1为高电平、控制电压二V2为低电平，那么分支端口一P1、公共端口Pc和X节点（对地通路中隔直电容C1与D-pHEMT器件T2n之间的连接节点）的电位均在控制电压一V1与控制电压二V2之间，并且这三个位置与控制电压二V2的电压差均大于D-pHEMT器件的阈值电压Vth，这是电路特性所决定的。此时由于控制电压一V1比分支端口一P1、公共端口Pc的电压高，串联通路中的每一个D-pHEMT器件的源极S和漏极D之间均导通，整个串联通路导通，呈现非常低的阻抗。此时由于控制电压二V2与分支端口一P1的电压差（为负值）的绝对值大于D-pHEMT器件的阈值电压Vth、且控制电压二V2与节点X的电压差（为负值）的绝对值也大于D-pHEMT器件的阈值电压Vth，对地通路中的每一个D-pHEMT器件的源极S和漏极D之间均关断，整个对地通路关断，呈现非常高的阻抗。

第二种工作状态是控制电压一V1为低电平、控制电压二V2为高电平，那么分支端口一P1、公共端口Pc和X节点的电位均在控制电压一V1与控制电压二V2之间，并且这三个位置与控制电压一V1的电压差均大于D-pHEMT器件的阈值电压Vth，这是电路特性所决定的。此时由于控制电压二V2比分支端口一P1、地的电压高，对地通路中的每一个D-pHEMT器件的源极S和漏极D之间均导通，整个对地通路导通，呈现非常低的阻抗。此时由于控制电压一V1与分支端口一P1的电压差（为负值）的绝对值大于D-pHEMT器件的阈值电压Vth、且控制电压一V1与节点X的电压差（为负值）的绝对值也大于D-pHEMT器件的阈值电压Vth，串联通路中的每一个D-pHEMT器件的源极S和漏极D之间均关断，整个串联通路关断，呈现非常高的阻抗。所述第二种工作状态用来将公共端口Pc泄漏出来的信号旁路到地，提高公共端口Pc和分支端口一P1之间的隔离度。

图4所示的单刀单掷射频开关在不工作状态下，控制电压一V1、控制电压二V2均为零，此时分支端口一P1、公共端口Pc和X节点的电位均为零。由于D-pHEMT器件的特性，此时串联通路是导通的，对地通路中从分支端口一P1到X节点的部分也是导通的，即分支端口一P1、公共端口Pc和X节点三者是等效的。由于隔直电容C的存在，X节点到地之间是关断的。

图4所示的单刀单掷射频开关的ESD保护电路是在X节点设一个二极管组，所述二极管组与隔直电容C1并联。所述二极管组包括一条二极管正向级联支路和一条二极管反向级联支路，两者呈并联状态。二极管正向级联支路是指多个级联的二极管D11至D1k从X节点正向连接到地。二极管反向级联支路仅由一个二极管D2从地反向连接到X节点。二极管正向级联支路中的二极管数量是由X节点的直流电压所决定的，即由控制电压一V1和控制电压二V2中的最大直流电压决定。例如控制电压一V1、控制电压二V2的取值范围为3V或0V，假设二极管阈值电压为1V，那么二极管正向级联支路只需要3个二极管级联。又如例如控制电压一V1、控制电压二V2的取值范围为5V或0V，假设二极管阈值电压为1V，那么二极管正向级联支路只需要5个二极管级联。由于X节点的直流电压总是比地高，即X节点不会出现反向直流电压，因此二极管反向级联支路最少只需要一个二极管D2组成。

本申请的基于D-pHEMT器件的射频开关的ESD保护电路可在如下三种情况下起到ESD保护作用。

第一种情况是ESD事件发生在射频开关芯片生产装配的过程中，这是ESD事件最有可能发生的场景。在生产装配过程中的射频开关芯片是没有控制电压的，公共端口Pc、分支端口一P1、X节点之间的电位等同，这些节点之间的电阻很小。当ESD事件发生时，ESD高电压会直接加在X节点。本申请的ESD保护电路就设置在X节点与隔直电容C1并联，因此ESD电流会经过ESD保护电路进行泄放，不会损坏隔直电容C1。这样便通过ESD保护电路保护了整个基于D-pHEMT器件的射频开关的所有射频端口。

第二种情况是ESD事件发生在所述射频开关的第一种工作状态。此时控制电压一V1为高电平、控制电压二V2为低电平，串联通路导通因此公共端口Pc与分支端口一P1的电位等同，对地通路关断。当ESD事件发生在公共端口Pc或分支端口一P1，ESD高电压就会加在对地通路上。此时对地通路中的每一个D-pHEMT器件的源极和漏极之间都是关断的，当ESD电压达到一定值，一般是10～20V时，会在关断的D-pHEMT器件的源极和漏极之间出现击穿，ESD电流会经过D-pHEMT器件的沟道泄放。由于D-pHEMT器件的沟道面积比较大，通常比单个二极管的沟道面积大得多，因此短时间、高电压、大电流的ESD事件不会损坏D-pHEMT器件。只有持续较长时间的击穿才会损坏D-pHEMT器件，而ESD事件都是瞬间发生的。当对地通路中的D-pHEMT器件被短暂击穿时，ESD高电压就加在X节点。本申请的ESD保护电路就设置在X节点与隔直电容C1并联，因此ESD电流会经过ESD保护电路进行泄放，不会损坏隔直电容C1。这样便通过D-pHEMT的特性和ESD保护电路保护了整个基于D-pHEMT器件的射频开关的所有射频端口。

第三种情况是ESD事件发生在所述射频开关的第二种工作状态。此时控制电压一V1为低电平，控制电压二V2为高电平，对地通路导通因此分支端口一P1与X节点的电位相同，串联通路关断。当ESD事件发生在分支端口一P1，ESD保护原理与第一种情况相同。当ESD事件发生在公共端口Pc，ESD高电压就会加在串联通路上。此时串联通路中的每一个D-pHEMT器件的源极和漏极之间都是关断的，当ESD电压达到一定值，一般是10～20V时，会在关断的D-pHEMT器件的源极和漏极之间出现击穿，ESD电流会经过D-pHEMT器件的沟道泄放。由于D-pHEMT器件的沟道面积比较大，通常比单个二极管的沟道面积大得多，因此短时间、高电压、大电流的ESD事件不会损坏D-pHEMT器件。只有持续较长时间的击穿才会损坏D-pHEMT器件，而ESD事件都是瞬间发生的。当串联通路中的D-pHEMT器件被短暂击穿时，ESD高电压就加在X节点。本申请的ESD保护电路就设置在X节点与隔直电容C1并联，因此ESD电流会经过ESD保护电路进行泄放，不会损坏隔直电容C1。这样便通过D-pHEMT的特性和ESD保护电路保护了整个基于D-pHEMT器件的射频开关的所有射频端口。

以上分析表明本申请的ESD保护电路可在基于D-pHEMT器件的射频开关的两种工作状态、以及不工作状态下，都能起到ESD保护作用。

与现有的基于D-pHEMT器件的射频开关的ESD保护电路相比，本申请具有如下优点。

首先，本申请的ESD保护电路极大地减少了二极管数量，节省了占用的芯片面积。例如，假设射频开关的功率等级为39dBm，对应50欧姆系统中，工作时公共端口Pc与分支端口一P1的电压幅度高达±28.12V，按二极管阈值电压为1V计算，对应的两个控制电压的取值范围通常是5V和0V。X节点的直流电压不会超过控制电压的高电平直流电压，通常比控制电压的高电平要小一个二极管的阈值电压。为便于分析，可以用控制电压的高电平作为X节点的近似最大直流电压。由于隔直电容C1会将交流信号旁路到地，因此X节点在射频开关正常工作时不会有交流电压摆幅，所以只需要考虑X节点的直流电压。那么本申请的ESD保护电路只需将5个二极管正向级联构成二极管正向级联支路。由于X节点没有反向直流电压，因此只需将一个二极管反向连接构成二极管反向级联支路。综上分析，本申请的ESD保护电路至少仅需6个二极管即可实现。再考虑到现有的ESD保护电路需要设置在射频开关的每个射频端口，而本申请的ESD保护电路仅需设置在每条对地通路的X节点位置，进一步减少了二极管数量，节省了占用的芯片面积。

其次，本申请的ESD保护电路设置在对地通路的X节点，由于隔直电容C1的存在，X节点相当于交流接地。因此ESD保护电路中的二极管的寄生参数被隔直电容C1旁路到地，不会对射频开关产生不利影响。

再次，本申请的ESD保护电路减少了接地点数量。现有的ESD保护电路由于是在射频开关的每个射频端口均设置二极管组，不同端口之间在芯片上具有一定距离，而ESD保护电路一般要求就近接地，因此将这些二极管组共用接地点很困难，需要为每个二极管组设置单独的接地点。如果一定要为这些二极管组共用接地点，就要在各个二极管组之间增加较长、较宽的连线，以便承受较大的ESD电流，这会占用较大的芯片面积。本申请的ESD保护电路直接与隔直电容C并联，只需设计在隔直电容C的旁边，可以直接复用隔直电容C的接地点。

在图4的基础上还可实现基于D-pHEMT器件的单刀多掷射频开关，例如图5就给出了一种单刀双掷射频开关，其具有三个射频端口——分支端口一P1、分支端口二P2和公共端口Pc。本申请的ESD保护电路是在每个对地通路的X1节点、X2节点各设一个二极管组，具体结构、工作原理、有益效果等均与图4相同。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种基于D-pHEMT器件的射频开关的ESD保护电路，所述基于D-pHEMT器件的射频开关为单刀N掷开关，N为自然数，具有一个公共端口和N个分支端口；每个分支端口和公共端口之间级联有一个或多个D-pHEMT器件构成串联通路；每个分支端口和地之间级联有一个或多个D-pHEMT器件以及隔直电容构成对地通路；隔直电容的一端接地，另一端为X节点；其特征是，所述ESD保护电路是连接到X节点的二极管组；所述二极管组包括并联的一条二极管正向级联支路和一条二极管反向级联支路；二极管正向级联支路是由多个级联的二极管正向连接到地；二极管反向级联支路仅由一个二极管反向连接到地。

2.根据权利要求1所述的基于D-pHEMT器件的射频开关的ESD保护电路，其特征是，所述二极管组与隔直电容并联，并且共用一个接地点。

3.根据权利要求1所述的基于D-pHEMT器件的射频开关的ESD保护电路，其特征是，二极管正向级联支路中的二极管数量是由X节点的直流电压决定。

4.根据权利要求1所述的基于D-pHEMT器件的射频开关的ESD保护电路，其特征是，串联通路中的每一个D-pHEMT器件各自通过一个电阻连接到控制电压一；对地通路中的每一个D-pHEMT器件各自通过一个电阻连接到控制电压二；控制电压一与控制电压二的电平状态相反。

5.根据权利要求4所述的基于D-pHEMT器件的射频开关的ESD保护电路，其特征是，当控制电压一为高电平、控制电压二为低电平时，所述基于D-pHEMT器件的射频开关为第一种工作状态；此时串联通路中的每一个D-pHEMT器件均导通，整个串联通路导通；对地通路中的每一个D-pHEMT器件均关断，整个对地通路关断。

6.根据权利要求5所述的基于D-pHEMT器件的射频开关的ESD保护电路，其特征是，在所述射频开关的第一种工作状态下，当ESD事件发生在公共端口或分支端口，ESD高电压就会加在对地通路上；此时对地通路中的每一个D-pHEMT器件都是关断的，但ESD电压会在关断的D-pHEMT器件出现击穿，ESD电流会经过D-pHEMT器件的沟道泄放；随后ESD高电压就加在X节点，通过ESD保护电路进行泄放。

7.根据权利要求4所述的基于D-pHEMT器件的射频开关的ESD保护电路，其特征是，当控制电压一为低电平、控制电压二为高电平时，所述基于D-pHEMT器件的射频开关为第二种工作状态；此时串联通路中的每一个D-pHEMT器件均关断，整个串联通路关断；对地通路中的每一个D-pHEMT器件均导通，整个对地通路导通。

8.根据权利要求7所述的基于D-pHEMT器件的射频开关的ESD保护电路，其特征是，在所述射频开关的第二种工作状态下，当ESD事件发生在公共端口，ESD高电压就会加在串联通路上；此时串联通路中的每一个D-pHEMT器件都是关断的，但ESD电压会在关断的D-pHEMT器件出现击穿，ESD电流会经过D-pHEMT器件的沟道泄放；随后ESD高电压就加在X节点，通过ESD保护电路进行泄放；

当ESD事件发生在分支端口，ESD高电压就加在X节点，通过ESD保护电路进行泄放。

9.根据权利要求4所述的基于D-pHEMT器件的射频开关的ESD保护电路，其特征是，当控制电压一、控制电压二均为零时，所述基于D-pHEMT器件的射频开关为不工作状态；此时串联通路中的每一个D-pHEMT器件均导通，整个串联通路导通；对地通路中的每一个D-pHEMT器件均导通，对地通路中从分支端口到X节点的部分导通，但隔直电容使得X节点到地关断。

10.根据权利要求9所述的基于D-pHEMT器件的射频开关的ESD保护电路，其特征是，在所述射频开关的不工作状态下，当ESD事件发生在公共端口或分支端口，ESD高电压就会加在X节点，通过ESD保护电路进行泄放。