JP2003100893A

JP2003100893A - 高周波スイッチ装置

Info

Publication number: JP2003100893A
Application number: JP2002151219A
Authority: JP
Inventors: Katsue Kawahisa; 克江川久; Naotaka Kaneda; 直孝兼田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-05-25
Filing date: 2002-05-24
Publication date: 2003-04-04
Anticipated expiration: 2022-05-24
Also published as: JP4005846B2

Abstract

(57)【要約】【課題】低損失、高アイソレーション、及び低歪みの
特性を損なうことなく、サージに対する耐性を向上でき
る、制御部内蔵型の高周波スイッチ装置を提供するこ
と。【解決手段】高周波スイッチ装置は、制御端子１０５
と、電源端子１０４と、ＧＮＤ端子１０６と、ＲＦ端子
１０１と、前記ＲＦ端子１０１から入力されるＲＦ信号
の入出力経路を切り替えるスイッチ部１１０と、前記制
御端子１０５及び前記電源端子１０４に接続され、前記
スイッチ部１１０を制御する制御部１３０と、前記制御
端子１０５と前記ＲＦ端子１０１との間、前記制御端子
１０５と前記ＧＮＤ端子１０６との間、及び前記電源端
子１０４と前記ＧＮＤ端子１０６との間にそれぞれ設け
られた保護ダイオード１６５、１６６、１６７とを具備
することを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＲＦ信号の入出力
経路を切り替える高周波スイッチ装置に関するものであ
る。

【０００２】

【従来の技術】携帯電話／ＰＨＳ(Personal Handy Phon
e System)等においては、高周波スイッチ装置が用いら
れている。従来、これらのシステムにおいては、ＰＩＮ
ダイオードによるオン／オフを利用した回路構成を有す
る高周波スイッチが主流であった。しかし、上記構成を
有するスイッチは、近年のデバイスの要求である小形化
には不向きである。従って、ＦＥＴを用いて構成される
スイッチが主流となってきている。さらには、制御回路
内蔵型のスイッチが注目されている。制御回路内蔵型の
スイッチは制御端子を唯１つのみ有しているため、シス
テム設計の負担が軽減される。

【０００３】図１０は、インバータ回路を内蔵したＳＰ
ＤＴ（Single Port Double Throw）スイッチの回路例を
示している。

【０００４】図１０に示すように、ＳＰＤＴスイッチ
は、正電源電圧を単一電源として用いて動作する。ＳＰ
ＤＴスイッチは２つの伝送経路を有する。そのため、互
いに反転した２つの制御信号が必要である。よって、イ
ンバータ回路を内蔵することにより、制御信号の入力端
子が単一であるＳＰＤＴスイッチが実現されている。Ｓ
ＰＤＴスイッチは、スイッチ部２１０と制御部（以下イ
ンバータ部）２３０とを有している。ＳＰＤＴスイッチ
に含まれるＦＥＴとしては、マイクロ波帯ではＧａＡｓ
ＦＥＴが用いることが多い。そしてＳＰＤＴスイッチ
は、各半導体素子を単一のＧａＡｓチップ内に作製した
ＭＭＩＣ（Monolithic Microwave IC）として実現する
ことが望ましい。ＭＭＩＣであると、複数の端子を１つ
の端子に纏めることが出来るため、外付け部品を削減出
来る。また、ピン数の少ない小型パッケージとして、Ｓ
ＰＤＴスイッチを実装出来る。図１０は、６ピンのパッ
ケージに実装することを前提とした回路構成を示してい
る。

【０００５】ＲＦ端子２０１は、ＦＥＴ２１１の電流経
路を介してＲＦ端子２０２と接続される。ＲＦ端子２０
２は、ＦＥＴ２１３の電流経路を介して電源端子２０４
に接続される。また、ＲＦ端子２０１は、ＦＥＴ２１２
の電流経路を介してＲＦ端子２０３と接続される。ＲＦ
端子２０３は、ＦＥＴ２１４の電流経路を介して電源端
子２０４に接続される。以下ではＦＥＴ２１１、２１２
をスルーＦＥＴ、ＦＥＴ２１３、２１４をシャントＦＥ
Ｔと呼ぶ。電源端子２０４は容量素子２２０を介して接
地され、抵抗素子を介して電源が供給される。

【０００６】制御端子２０５は、インバータ部２３０の
入力端子２３１に接続される。そして、抵抗素子２２４
を介してシャントＦＥＴ２１４のゲートと接続され、ま
た抵抗素子２２１を介してスルーＦＥＴ２１１のゲート
と接続される。インバータ部２３０の出力端子２３２は
抵抗素子２２３を介してシャントＦＥＴ２１３のゲート
と接続され、抵抗素子２２２を介してスルーＦＥＴ２１
２のゲートと接続される。抵抗素子２２１〜２２４、及
びスルーＦＥＴ２１１、２１２のバイアス抵抗２２５は
高抵抗であり、例えば数ｋΩの抵抗値を有する。

【０００７】電源電圧３Ｖの単電源を用いて動作するＳ
ＰＤＴスイッチにおいて、例えば制御信号電圧が０Ｖの
場合、ＦＥＴ２１１はＯＦＦ状態になり、ＦＥＴ２１２
はＯＮ状態になる。従って、ＲＦ端子２０１とＲＦ端子
２０３との間で、ＲＦ信号が伝搬する。逆に制御信号電
圧が３Ｖの場合、ＦＥＴ２１１はＯＮ状態になり、ＦＥ
Ｔ２１２はＯＦＦ状態になる。従って、ＲＦ端子２０１
とＲＦ端子２０２との間で、ＲＦ信号が伝搬する。以上
のように、インバータ回路を内蔵したスイッチは、１つ
の端子で制御が可能である。

【０００８】インバータ部２３０は、ドライバＦＥＴ２
５２と負荷ＦＥＴ２５１とで構成されたＥ／Ｄ型のイン
バータ回路２５０と、インバータ回路２５０の前段に設
けられたソースフォロワ回路２４０とを有する。ソース
フォロワ回路２４０はドライバＦＥＴ２５２のゲートに
入力される電圧の最大値が、ショットキー電圧を越えな
いようにレベルシフトすることを目的としている。従っ
て、この例ではＦＥＴ２４２、２４３の２個のＦＥＴで
電圧のシフト量を決めているが、ＦＥＴの個数は電源電
圧によって変わる。なお、以上の回路においてＦＥＴ２
１１〜２１４、２４１〜２４４、２５１はデプレッショ
ン型ＦＥＴ、ＦＥＴ２５２はエンハンスメント型ＦＥＴ
である。

【０００９】ソースフォロワ回路２４０の必要性は、イ
ンバータ回路が出力するローレベルの電位を十分に低く
しておくことにより、大信号入力時の歪みを低減するこ
とにある。ここでの“ハイレベル”“ローレベル”と
は、入力信号が“０”の場合のインバータ回路２５０の
出力電圧、及び入力信号が“１”の場合のインバータ回
路２５０の出力電圧のことである。

【００１０】ソースフォロワ回路２４０がない場合、入
力電圧がショットキー電圧（およそ０．７V）よりも大
きくなるとショットキー電流が流れる。そして、ＦＥＴ
２５２のソース抵抗における電圧降下により、ローレベ
ルの電位が上昇する。例えば、入力電圧が３Ｖのときの
出力端子２３２の電圧は０．８Ｖである。しかし、ロー
レベルの電位が上昇すると、大信号が入力した際には線
形出力が得られず、歪みが発生するという事情がある。
この事情を説明するために、スイッチ部２１０のＲＦ端
子２０１から信号が入力し、オン状態のスルーＦＥＴ２
１１を介してＲＦ端子２０２に出力される場合を考え
る。

【００１１】図１１に、オフ状態にあるスルーＦＥＴ２
１２のゲート・ソ−ス間電圧（Ｖｇｓ）と電流の関係を
示す。電源電圧に３Ｖ、ＦＥＴ２１１のゲート端子に３
Ｖ、ＦＥＴ２１２のゲート端子に０Ｖが与えられた場
合、ＦＥＴ２１２のゲート・ソース間電圧Ｖｇｓは−３
Ｖである。端子２０１からＲＦ信号が入力すると、Ｖｇ
ｓは入力電力に応じた振幅を持つようになる。そして、
大信号が入力すると、ＶｇｓがＦＥＴ２１２におけるし
きい値電圧（Ｖｔｈ）を上回る。従って、ＯＦＦ状態に
あったスルーＦＥＴ２１２が、ある時間帯ではＯＮ状態
になる。スルーＦＥＴ２１２がＯＮ状態になると、電流
が端子２０３へ流れ始め、ＲＦ信号の波形がくずれる。
そして、例えば基本波以外の第２高調波スプリアスおよ
び第３高調波スプリアスなどの雑音電波が発生する。そ
の結果、システムに障害が発生する可能性がある。ロー
レベルの電位の上昇は、ＯＦＦ状態にあるスルーＦＥＴ
２１２のＶｇｓを、その上昇電圧分だけ＋側へシフトさ
せる。その結果、スルーＦＥＴ２１２は、より小さい入
力電圧でＯＮ状態になってしまう。以上のように、イン
バータ回路２５０のハイレベルとローレベルの電位は大
信号入力時の歪みに大きく影響を及ぼす。従って、これ
らの電位は、インバータ回路の設計時には十分に配慮さ
れなければならない。

【００１２】なお、ソースフォロワ回路２４０を持つ高
周波スイッチ装置は、例えば特開平１１−２６１３９６
号公報に記載されている。

【００１３】

【発明が解決しようとする課題】上記のように、インバ
ータ回路を内蔵することにより制御信号の入力端子を単
一にした制御スイッチは、携帯電話等のモバイル機器に
使用されることが多い。そして、モバイル機器は電池駆
動のため低消費電力化の要求が強い。そのため、インバ
ータ回路の消費電流はできるだけ小さいことが望まし
く、具体的には通常１ｍＡ以下が要求される。

【００１４】上記要求を満たすためには、ＦＥＴのゲー
ト幅を小さくすることで対応できる。しかし、ゲート幅
を小さくすると、同時にサージに弱くなる、という事情
があった。スイッチ回路を構成するＦＥＴは、オン抵抗
を小さくするために、比較的ゲート幅の広い、例えば１
ｍｍ程度のゲート幅のものが使用できる。従って、スイ
ッチ回路のみで構成されるＳＰＤＴスイッチでは、サー
ジはさほど問題にはならなかった。しかし、インバータ
回路においては、ゲート幅が１０μｍ以下のものが用い
られる。従って、インバータ回路を内蔵するＳＰＤＴス
イッチでは、サージでインバータ回路部が破壊されるこ
とにより、ＳＰＤＴスイッチが動作しない、という事情
が発生している。

【００１５】また、単一のチップ内にスイッチ部とイン
バータ部を搭載したＭＭＩＣによりスイッチを実現する
場合は、大信号入力時にスイッチ部からインバータ部へ
信号が漏れる場合がある。すると、駆動電流が小さいイ
ンバータ回路の動作が不安定になりやすい。例えば、Ｒ
Ｆ信号が伝搬する配線と、インバータ回路の出力端子に
接続された配線とがクロスオーバーすることにより、Ｒ
Ｆ信号が前記配線に漏れる場合がある。この場合には、
インバータ回路の出力端子の電位の揺らぎが問題とな
る。この問題を説明するために、図１０において、電源
電圧が３Ｖ、制御端子２０５が０Ｖとなることによりイ
ンバータ回路２５０の出力端子２３２は３Ｖとなり、そ
の結果、ＲＦ端子２０１からＲＦ端子２０３に信号が通
過する場合を考える。

【００１６】図１２は、スイッチ部の入力信号が、イン
バータ回路の出力端子の電位に及ぼす影響を示してい
る。より具体的には、ＲＦ端子２０１と出力端子２３２
間にクロスオーバー容量１００ｆＦが存在し、ＲＦ端子
２０１に０ｄＢｍの信号と２０ｄＢｍの信号が入力した
場合の、インバータ回路の出力端子２３２の電位の時間
変化を示している。入力電力が０ｄＢｍの場合、出力端
子２３２の電位変化はほとんどない。しかし、入力電力
が２０ｄＢｍの場合には、出力端子２３２の電位は１Ｖ
から４Ｖの範囲内で変化する。例えば出力端子２３２の
電位が１Ｖの場合、電源電圧が３ＶであるのでスルーＦ
ＥＴ２１２のゲート・ソース間電圧Ｖｇｓは−２Ｖとな
る。すなわち、ＦＥＴの閾値電圧Ｖｔｈが−１．５Ｖの
場合には、ＦＥＴ２１２のゲート・ソース間電圧Ｖｇｓ
が閾値電圧Ｖｔｈよりも小さくなる。従って、ＦＥＴ２
１２はＯＮ状態にならず、一時的にＦＥＴ２１２を信号
が通過しない時間が存在することになる。これはＲＦ端
子２０１からＲＦ端子２０３に信号が通過する際の歪み
となって現れ、入出力電力特性の劣化を引き起こす。以
上のようなＲＦ信号の漏れは、歪み特性に大きな影響を
及ぼす。そして、クロスオーバー容量に起因するＲＦ信
号の漏れが大きいほど、より小さな入力電力においても
歪みが出現することになる。勿論、出力端子に限らず、
インバータ回路の入力端子、電源端子、ＧＮＤ端子もス
イッチ部から信号が漏れ何らかの影響を受ける。しか
し、これらの端子はパッケージの端子として外部に出て
いるため、基板上でデカップリング容量を設ける等の対
策ができる。ところが、出力端子はチップ内部にある。
すると、チップサイズの制限から有効なデカップリング
容量をチップ内部に設けるのは難しい。

【００１７】さらに、ＭＭＩＣとして６ピンのパッケー
ジに実装する場合、例えば図１３に示すように、ＲＦ端
子２０１は他のＲＦ端子２０２、２０３と対面するよう
に配置される必要がある。また、ＲＦ端子２０１に接続
される配線が、スイッチ部のＤＣ端子やインバータ回路
の配線と交差することを避けることが望ましい。従来の
回路構成において配線の交差を避けるためには、配線を
迂回させる必要がある。その結果、チップサイズが大き
くなるという事情があった。

【００１８】この発明は、上記事情に鑑みてなされたも
ので、上記事情に鑑みなされたもので、その第１の目的
は、低損失、高アイソレーション、及び低歪みの特性を
損なうことなく、サージに対する耐性を向上できる、制
御部内蔵型の高周波スイッチ装置を提供することにあ
る。

【００１９】また、その第２の目的は、チップサイズの
増大を抑制しつつ、大電力入力時の歪み対策と、制御部
の安定動作とを実現できる、制御部内蔵型の高周波スイ
ッチ装置を提供することにある。

【００２０】

【課題を解決するための手段】上記第１の目的を達成す
るために、この発明に係る第１の高周波スイッチ装置
は、制御端子と、電源端子と、ＧＮＤ端子と、ＲＦ端子
と、前記ＲＦ端子から入力されるＲＦ信号の入出力経路
を切り替えるスイッチ部と、前記制御端子及び前記電源
端子に接続され、前記スイッチ部を制御する制御部と、
前記制御端子と前記ＲＦ端子との間、前記制御端子と前
記ＧＮＤ端子との間、及び前記電源端子と前記ＧＮＤ端
子との間にそれぞれ設けられた保護ダイオードとを具備
することを特徴としている。

【００２１】上記構成を有する高周波スイッチ装置によ
れば、制御端子とＲＦ端子との間、制御端子とＧＮＤ端
子との間、及び電源端子とＧＮＤ端子との間にそれぞれ
にダイオードが挿入されている。すると、ＥＳＤによっ
て流れる大電流をこれらダイオードに逃がすことが出来
る。従って、制御部及びスイッチ部をＥＳＤ破壊から保
護することができる。

【００２２】また上記第２の目的を達成するために、こ
の発明に係る第２の高周波スイッチ装置は、制御端子
と、電源端子と、ＲＦ端子と、同一列に整列配置された
抵抗素子に接続されたゲートを有する複数のＦＥＴ、並
びに前記抵抗素子が同一列に整列配置された領域上を通
過し且つ前記ＲＦ信号が伝搬されるＲＦ信号用配線を含
み、前記ＲＦ端子から入力されるＲＦ信号の入出力経路
を切り替えるスイッチ部と、前記制御端子及び前記電源
端子に接続され、前記スイッチ部を制御する制御部とを
具備することを特徴としている。

【００２３】上記構成を有する高周波スイッチ装置によ
れば、ＲＦ信号用配線は、抵抗素子が一列に整列配置さ
れた領域上を通過する。すなわち、ＲＦ信号用配線は、
制御部の出力端子からスイッチ部を構成するＦＥＴのゲ
ートに向かう配線とは交差せず、前記配線とＦＥＴとの
間に接続される抵抗上で交差する。従って、スイッチ部
から漏れ出す大電力の入力信号が、制御部に伝わり難く
することができる。しかも、このような構成を、ＲＦ信
号用配線を迂回させずに得られるので、チップサイズの
増大を抑制しつつ、得ることができる。

【００２４】

【発明の実施の形態】以下、この発明の実施形態を図面
を参照して説明する。この説明に際し、全図にわたり、
共通する部分には共通する参照符号を付す。

【００２５】この発明の第１の実施形態に係る高周波ス
イッチ装置について、制御回路内蔵型のスイッチを例に
挙げ、図１を用いて説明する。図１は、特に６ピンのパ
ッケージに実装されるＭＭＩＣ（Monolithic Microwave
IC）として形成された高周波ＳＰＤＴスイッチの回路
図である。

【００２６】図１に示すように、高周波ＳＰＤＴスイッ
チＭＭＩＣ１００（以下ＭＭＩＣと略す）は、６つの端
子１０１〜１０６、スイッチ部１１０、制御部（以下イ
ンバータ部）１３０、容量素子１５３、抵抗素子１６１
〜１６４、及び保護回路１６５〜１６７を備えている。

【００２７】ＲＦ端子１０１とＲＦ端子１０２との間、
及びＲＦ端子１０１とＲＦ端子１０３との間を、高周波
信号（ＲＦ信号）が伝搬する。電源端子１０４は、抵抗
素子１０７を介して電源電位が与えられ、容量素子１０
８を介して接地されている。制御端子１０５には制御信
号Ｖｃｏｎが入力され、また容量素子１０９を介して接
地されている。ＧＮＤ端子１０６には接地電位が与えら
れる。

【００２８】スイッチ部１１０は、ＦＥＴ１１１〜１１
４、及び抵抗素子１２１〜１２５を有している。ＲＦ端
子１０１は、ＦＥＴ１１１の電流経路（ソース・ドレイ
ン間）を介してＲＦ端子１０２と接続される。ＲＦ端子
１０２は、ＦＥＴ１１３の電流経路を介して電源端子１
０４に接続される。また、ＲＦ端子１０１は、ＦＥＴ１
１２の電流経路を介してＲＦ端子１０３と接続される。
ＲＦ端子１０３は、ＦＥＴ１１４の電流経路を介して電
源端子１０４に接続される。抵抗素子１２１は、ＦＥＴ
１１１のゲートと制御端子１０５との間に設けられてい
る。抵抗素子１２２は、ＦＥＴ１１２のゲートと、後述
するインバータ部１３０の出力端子１３２との間に設け
られている。抵抗素子１２３は、ＦＥＴ１１３のゲート
とインバータ部１３０の出力端子１３２との間に設けら
れている。抵抗素子１２４は、ＦＥＴ１１４のゲートと
制御端子１０５との間に設けられている。そして抵抗素
子１２５は、ＲＦ端子１０１と電源端子１０４との間に
設けられている。なお、抵抗素子１２５は、ＦＥＴ１１
１、１１２のバイアス抵抗として機能する。

【００２９】インバータ部１３０は、第１〜第３端子１
７１、１７２、１７３、ＦＥＴを複数有してなるソース
フォロワ回路１４０、及びＦＥＴを複数有してなるイン
バータ回路１５０を含む。第１〜第３端子１７１、１７
２、１７３は、それぞれ制御端子１０５、電源端子１０
４、ＧＮＤ端子１０６に接続されている。ソースフォロ
ワ回路１４０は、インバータ回路１５０を構成するＦＥ
Ｔのゲート、特にスイッチング用のエンハンスメント型
ＦＥＴ１５２に印加されるゲート電圧の最大値が、ショ
ットキー電圧を超えないように、そのゲート電圧をレベ
ルシフトするものである。

【００３０】ソースフォロワ回路１４０は、具体的に
は、互いに直列接続されたデプレッション型ＦＥＴ、例
えばデプレッション型ＧａＡｓＭＥＳＦＥＴ（以下Ｄ
−ＦＥＴと記す）１４１〜１４４を有している。Ｄ−Ｆ
ＥＴ１４１は、ドレインが第２端子１７２を介してイン
バータ部１３０の電源端子１０４に電気的に接続され、
ゲートが第１端子１７１を介してインバータ部１３０の
制御端子１０５に電気的に接続され、ソースがＤ−ＦＥ
Ｔ１４２のドレイン及びゲートに接続されている。Ｄ−
ＦＥＴ１４２のソースは、Ｄ−ＦＥＴ１４３のドレイン
及びゲートに接続され、Ｄ−ＦＥＴ１４３のソースは、
Ｄ−ＦＥＴ１４４のドレインに接続される。そして、Ｄ
−ＦＥＴ１４４のゲート及びソースは、第３端子１７３
を介してインバータ部１３０のＧＮＤ端子１０６に接続
される。

【００３１】また、インバータ回路１５０は、具体的に
は、互いに直列接続されたデプレッション型ＦＥＴ、例
えばデプレッション型ＧａＡｓＭＥＳＦＥＴ（以下Ｄ
−ＦＥＴと記す）１５１、及びエンハンスメント型ＦＥ
Ｔ、例えばエンハンスメント型ＧａＡｓＭＥＳＦＥＴ
（以下Ｅ−ＦＥＴと記す）１５２を有している。Ｄ−Ｆ
ＥＴ１５１は、ドレインが第２端子１７２を介して電源
端子１０４に電気的に接続され、そのゲート及びソース
は、Ｅ−ＦＥＴ１５２のドレインに接続されている。Ｅ
−ＦＥＴ１５２のゲートは、ソースフォロワ回路１４０
のＤ−ＦＥＴ１４３とＤ−ＦＥＴ１４４との相互接続ノ
ードに電気的に接続され、そのソースは、第３端子１７
３を介してＧＮＤ端子１０６に接続される。Ｄ−ＦＥＴ
１５１とＥ−ＦＥＴ１５２との相互接続ノードは、イン
バータ回路１５０の出力端子、即ちインバータ部１３０
の出力端子１３２に接続される。

【００３２】容量素子１５３は、インバータ部１３０の
出力端子１３２と、第３端子１７３との間に設けられて
いる。

【００３３】抵抗素子１６１は、第２端子１７２、すな
わちインバータ部１３０内に含まれるＤ−ＦＥＴ１４
１、１５１のドレインと、電源端子１０４との間に設け
られている。抵抗素子１６２は、第１端子１７１、すな
わちＤ−ＦＥＴ１４１のゲートと、制御端子１０５との
間に設けられている。抵抗素子１６３は、第３端子１７
３、すなわちＥ−ＦＥＴ１５２のソース並びにＤ−ＦＥ
Ｔ１４４のゲート及びソースと、ＧＮＤ端子１０６との
間に設けられている。抵抗素子１６４は、Ｄ−ＦＥＴ１
４３のソースとＤ−ＦＥＴ１４４のドレインとの接続ノ
ードと、Ｅ−ＦＥＴ１５２のゲートとの間に設けられて
いる。

【００３４】保護回路１６５は、ＲＦ端子１０１に接続
された一端と、制御端子１０５に接続された他端とを有
している。保護回路１６６は、制御端子１０５に接続さ
れた一端と、第３端子１７３に接続された他端とを有し
ている。保護回路１６７は、電源端子１０４に接続され
た一端と、ＧＮＤ端子１０６に接続された他端とを有し
ている。保護回路１６５〜１６７は、例えば双方向ダイ
オードによって構成される。以下では、保護回路１６５
〜１６７を、保護ダイオード１６５〜１６７と呼ぶこと
にする。

【００３５】上記構成のＳＰＤＴスイッチにおいて、制
御端子１０５に制御信号Ｖｃｏｎ＝３Ｖが入力される
と、ＦＥＴ１１１がオン状態となり、ＦＥＴ１１２がオ
フ状態となる。従って、ＲＦ端子１０１とＲＦ端子１０
２との間をＲＦ信号が伝搬する。そして、ＲＦ信号は、
ＲＦ端子１０１とＲＦ端子１０３との間の伝搬を禁止さ
れる。制御信号Ｖｃｏｎ＝０Ｖが入力されると、逆に、
ＦＥＴ１１２がオン状態となり、ＦＥＴ１１１がオフ状
態となる。従って、ＲＦ端子１０１とＲＦ端子１０３と
の間をＲＦ信号が伝搬する。そして、ＲＦ信号は、ＲＦ
端子１０１とＲＦ端子１０２との間の伝搬を禁止され
る。このようにして、ＳＰＤＴスイッチは、２つの伝送
経路、すなわち、ＲＦ端子１０１〜ＲＦ端子１０２、及
びＲＦ端子１０１〜ＲＦ端子１０３をスイッチング出来
る。

【００３６】ＳＰＤＴスイッチは、例えばＰＨＳや携帯
電話における切り替えスイッチとして使用される。この
場合、ＲＦ端子１０１はアンテナに接続され、ＲＦ端子
１０２は受信部に接続され、ＲＦ端子１０３は送信部に
接続される。そして、基地局からの無線搬送波信号がア
ンテナで受信されると、ＦＥＴ１１１がオン状態とさ
れ、無線搬送波信号は受信部で受信される。受信部にお
いて、無線搬送波信号は、中間周波信号にダウンコンバ
ートされ、復調部にて復調される。他方、ＰＨＳや携帯
電話の通話ユニットから入力されたユーザの音声信号
は、圧縮符号化された後、変調部にてディジタル変調さ
れて中間周波信号となる。更に中間周波信号は、送信部
で無線搬送波信号にアップコンバートされる。そして、
ＦＥＴ１１２がオン状態とされることで、送信部から無
線搬送波信号がアンテナに送られ、アンテナから基地局
へ向けて送信される。

【００３７】上記構成のＳＰＤＴスイッチであると、電
源端子１０４、制御端子１０５、ＧＮＤ端子１０６、及
び出力端子１３２に繋がるノード（１３３、１３１、１
３４、１３２）に、抵抗素子１６１〜１６３、及び容量
素子１５３をそれぞれ設けている。すると、これらの半
導体素子によって静電気の放電が行われるため、ＳＰＤ
ＴスイッチのＥＳＤ（Electro Static Discharge）破壊
に対する耐性が向上される。

【００３８】また、ソースフォロア回路１４０の出力ノ
ードとインバータ回路１５０の入力ノードとの間に抵抗
素子１６４を設けている。インバータ回路１５０の入力
ノード、すなわち、Ｅ−ＦＥＴ１５２のゲートには、オ
フ状態であっても、比較的高い電圧が印加される。従っ
て、Ｅ−ＦＥＴ１５２は特に静電破壊が生じやすい箇所
と言うことが出来る。しかし、Ｅ−ＦＥＴ１５２のゲー
トに抵抗素子１６４を設けることにより、Ｅ−ＦＥＴ１
５２の静電破壊を防止出来、ＳＰＤＴスイッチのＥＳＤ
破壊に対する耐性を向上できる。

【００３９】また抵抗素子１６２には、数１０ｋΩの抵
抗値を持つものを使用することが望ましい。このような
高抵抗値の抵抗素子１６２をインバータ部１３０の入力
ノードに設けることで、ＥＳＤに対する耐性を強化する
効果だけでなく、ショットキー電流を低減する効果を併
せて得られる。これにより、インバータ部１３０の低消
費電力化を可能とする。

【００４０】容量素子１５３を設けることにより、上記
のようにＥＳＤ耐性を強化する効果が得られる。しか
し、上記効果のみならず、大電力信号が入力された際
に、スイッチ部１１０から漏れたＲＦ信号の影響によっ
て出力端子１３２の電圧が揺らぐのを抑制する効果を併
せて得られる。その結果、ＦＥＴ１１１、１１２を通過
する際にＲＦ信号に生ずる歪みを抑制する効果が得られ
る。

【００４１】更に本実施形態に係る回路構成であると、
保護ダイオード１６５〜１６７が設けられている。これ
らの保護ダイオードは、ＥＳＤによって発生した大電流
を逃がす役割を有している。すなわち、ＥＳＤの発生時
に、抵抗素子や容量素子における電荷の放電が不十分な
場合であっても、ＥＳＤによる大電流をこれらの保護ダ
イオード１６５〜１６７に流すことが出来る為、スイッ
チ部１１０及びインバータ部１３０を保護出来る。イン
バータ部１３０は、保護ダイオード１６６、１６７によ
って、ＥＳＤ破壊から保護されている。また、スイッチ
部１１０もインバータ部１３０と接続されている。従っ
て、スイッチ部１１０についてもＥＳＤ破壊に対する保
護が必要である。このスイッチ部１１０の保護は、保護
ダイオード１６５を、制御端子１０５とＲＦ端子１０１
との間に挿入することにより達成される。

【００４２】より具体的には、ＥＳＤ破壊に対する耐量
が、従来の保護ダイオードを全く含まない構成において
５０Ｖであったのに対して、本実施形態に係る、保護ダ
イオード１６５〜１６７を挿入した構成では、１１０Ｖ
まで向上した。

【００４３】なお、本第１の実施形態では、保護ダイオ
ード１６５を、制御端子１０５とＲＦ端子１０１との間
に挿入したが、他のＲＦ端子とＤＣ端子との間に挿入す
るようにしても、同様の効果がある。

【００４４】また、上記保護ダイオード１６５〜１６７
は、ＲＦ端子に接続されるため、使用電源電圧以上の耐
圧を必要とする。これにより、ＲＦ特性を損なうことな
く、ＥＳＤ対策が可能となる。

【００４５】上記のように、本実施形態に係るスイッチ
装置によれば、ＥＳＤ対策用、低消費電力用、低歪み用
に、抵抗素子、容量素子、及び保護ダイオードを設けて
いる。その結果、低損失、高アイソレーション、及び低
歪みの特性を損なうことなく、サージ耐性を向上でき
る、制御部内蔵の高周波ＳＰＤＴスイッチＭＭＩＣを提
供できる。

【００４６】次に、この発明の第２の実施形態に係る高
周波スイッチ装置について、制御回路内蔵型のスイッチ
を例に挙げ、図２を用いて説明する。図２は、特に６ピ
ンのパッケージに実装されるＭＭＩＣとして形成された
高周波ＳＰＤＴスイッチの回路図である。

【００４７】図２に示すように、本実施形態に係るＭＭ
ＩＣ１００は、上記第１の実施形態に係る構成におい
て、抵抗素子１６１〜１６４及び保護ダイオード１６５
〜１６７を廃した構成を有する。そして、スイッチ部１
１０内において、ＦＥＴ１１１〜１１４のゲートに接続
される抵抗素子１２１〜１２４と、バイアス抵抗素子１
２５とが並行に一列に配置されている（領域AA1参
照）。さらに、抵抗素子１２１〜１２５が並ぶ領域AA1
上に、ＲＦ信号が伝播されるＲＦ信号用のメタル配線を
通過させたものである。

【００４８】抵抗素子１２１〜１２５の一例は、例えば
ＧａＡｓ基板内に形成された不純物拡散層によって形成
されたものであり、数ｋΩの抵抗値を有する。抵抗素子
１２２、１２４、１２５のいずれかの断面構造を図３に
示す。図示するように、ＧａＡｓ基板１０内に、抵抗素
子１２２、１２４、１２５のいずれかとして機能する不
純物拡散層１１が形成されている。ＧａＡｓ基板１０上
には層間絶縁膜１２が設けられ、層間絶縁膜１２上には
メタル配線層１３が設けられている。メタル配線層１３
は、不純物拡散層１１にプラグ１４によって接続されて
いる。更に層間絶縁膜１２上に層間絶縁膜１５が設けら
れ、層間絶縁膜１５上に２本のメタル配線層１６、１６
が設けられている。メタル配線層１６、１６は、それぞ
れＲＦ端子１０１に接続されたＲＦ信号配線、及び電源
端子１０４に接続された電源配線である。そして、メタ
ル配線層１６、１６は、ＧａＡｓ基板１０に垂直な方向
で、不純物拡散層１１とオーバーラップし、且つメタル
配線層１３とはオーバーラップしないように配置されて
いる。

【００４９】図４は、図２に示すＳＰＤＴスイッチが形
成された半導体チップの平面パターン図であり、特にパ
ッド配置に着目して示している。図示するように、半導
体チップ２０内には、スイッチ回路２１が形成されてい
る。スイッチ回路２１は、図２に示すＳＰＤＴスイッチ
である。更に６つのボンディングパッド２２−１〜２２
−６が設けられ、ボンディングパッド２２−１〜２２−
６はチップ内配線２３によってスイッチ回路２１に接続
されている。ボンディングパッド２２−１〜２２−６
は、それぞれスイッチ回路２１内のＲＦ端子１０２、Ｇ
ＮＤ端子１０６、ＲＦ端子１０３、制御端子１０５、Ｒ
Ｆ端子１０１、及び電源端子１０４に接続されている。
特に、ＲＦ端子１０１に接続されるボンディングパッド
２２−５は、ＲＦ端子１０２、１０３に接続されるボン
ディングパッド２２−１、２２−３と対向するようにし
て配置されている。また、ボンディングパッド２２−５
からボンディングパッド２２−１への配線距離が、ボン
ディングパッド２２−５からボンディングパッド２２−
３への配線距離と実質的に等しくなり、且つボンディン
グパッド２２−５に対するボンディングパッド２２−１
の位置関係が、ボンディングパッド２２−５に対するボ
ンディングパッド２２−３の位置関係と実質的に等しく
なるように、各ボンディングパッド２２−１〜２２−６
は配置されている。

【００５０】図５は、図４に示す半導体チップが実装さ
れた様子を示している。図示するように、半導体チップ
２０はリードフレームのダイパッド３０上に搭載され
る。そして、各ボンディングパッド２２−１〜２２−６
は、インナーリード３１−１〜３１−６にボンディング
ワイヤ３２によって接続されている。この際、ボンディ
ングパッド２２−５にワイヤボンディングされるインナ
ーリード３１−５は、ボンディングパッド２２−１、２
２−３にワイヤボンディングされるインナーリード３１
−１、３１−３と対向するように配置されている。更
に、インナーリード３１−１〜３１−６は、図示せぬア
ウターリードに電気的に接続される。

【００５１】図６は、半導体チップ２０のパッケージン
グ後の外観を示している。図示するように、図５におけ
る半導体チップ２０及びリードフレームは樹脂４０によ
って封止されて、半導体装置が完成する。封止樹脂４０
の外部には、６本のアウターリードが露出されており、
１〜６番ピンはそれぞれ、ＲＦ端子１０２、ＧＮＤ端子
１０６、ＲＦ端子１０３、制御端子１０５、ＲＦ端子１
０１、及び電源端子１０４に接続されている。

【００５２】なお、本実施形態に係るＳＰＤＴスイッチ
の動作は、上記第１の実施形態に係る構成と同様である
ので、説明は省略する。

【００５３】上記のように、本実施形態に係るＳＰＤＴ
スイッチによれば、高抵抗値を有する抵抗素子１２１〜
１２４を、ＦＥＴ１１１〜１１４のゲートに接続してい
る。これらの抵抗素子１２１〜１２４は、伝搬するＲＦ
信号がＦＥＴ１１１〜１１４のゲートへ漏れだし、更に
制御端子１０５やインバータ部１３０の出力端子１３
２、及び電源端子１０４へ流れ込むことを阻止する役割
を果たすことが出来る。従って、ＲＦ端子１０１とＲＦ
端子１０２、１０３との間において、ＲＦ信号を効率的
に伝搬することが出来、ＦＥＴ１１１〜１１４で発生す
る損失を低減できる。

【００５４】また、抵抗素子１２１〜１２５を一列に配
列し、抵抗素子１２１〜１２５が配列された領域上に、
ＲＦ信号用のメタル配線を設けている。このように、半
導体素子と配線とをオーバーラップさせることにより、
空き領域を有効活用でき、その結果、チップサイズの小
型化を図ることが出来る。なお、抵抗素子１２１〜１２
５は、上記のようにＲＦ信号の漏れ出しを防止するため
のものであるので、高抵抗である。すると、抵抗素子１
２１〜１２５を不純物拡散層で形成しようとすると、そ
の形状は横に長くなる。従って、不純物拡散層上に複数
本のメタル配線を設けることが可能である。本実施形態
では、ＲＦ端子１０１に接続されるＲＦ配線と、電源端
子１０４に接続される電源配線の２本の配線を設けてい
る。勿論、これらの２本の配線だけでなく、それ以上の
配線を設けても構わない。更に、図３に示すように、不
純物拡散層１１上には層間絶縁膜１２、１５が存在し、
その膜厚は十分大きい。従って、不純物拡散層１１、メ
タル配線１６、及び層間絶縁膜１２、１５で形成される
寄生容量は小さく、クロスオーバーするその他の配線間
で生ずる寄生容量よりも十分小さいため、問題になるこ
とはない。なお、抵抗素子１２１〜１２５は必ずしも不
純物拡散層で形成されなければならないものではなく、
例えばＧａＡｓ基板１０上に形成したシリコン層やＧａ
Ａｓ層等で形成しても良い。

【００５５】更に、図４、図５に示すように、半導体チ
ップ２０はＭＭＩＣとして６ピンのパッケージに実装さ
れている。そして、ＲＦ端子１０１に接続されるパッド
は、ＲＦ端子１０２、１０３に接続されるパッドと対向
するように配置されている。その結果、ＲＦ端子１０１
からＲＦ端子１０２への信号伝搬特性、及びＲＦ端子１
０１からＲＦ端子１０３への信号伝搬特性が等しくな
り、ＲＦ信号の伝搬特性の対称性を実現できる。

【００５６】ところで、従来の回路構成においてパッド
の対称配置を行おうとすると、配線が交差することを免
れない。しかし、配線の交差は、寄生容量発生の原因と
なる。更に、ＲＦ配線と交差する相手方の配線は、漏れ
だしたＲＦ信号による悪影響を受ける。そのため、配線
を交差させることは避けるべきである。従って、配線を
迂回させることにより、配線の交差を防止しつつパッド
の対称配置を行うこととなる。すると、迂回路用の配線
領域を別途用意する必要があったため、パッドの対称配
置を行うにはチップサイズが増加する場合がある。すな
わち、パッドの対称配置を考えた場合、配線を交差させ
ないようにすることを優先させれば、配線を迂回させね
ばならず、チップサイズが大きくなる。逆に、チップサ
イズの縮小化を優先させれば、配線を交差させねばなら
ず、寄生容量やＲＦ信号の漏れによって、スイッチの動
作信頼性が悪化する。

【００５７】しかし、本実施形態に係る回路構成である
と、抵抗素子１２１〜１２５を整列配置し、その上の領
域にＲＦ配線を設けている。この領域では、確かに抵抗
素子１２１〜１２５とＲＦ配線とが交差しているが、前
述のように、寄生容量は極端に小さいため、両者の交差
はＳＰＤＴスイッチの動作に悪影響を及ぼし難い。この
ように、ＲＦ配線を抵抗素子１２１〜１２５と交差して
配置させることで、ＲＦ配線を迂回させる必要が無くな
るため、チップサイズの増加を招くことなくパッドの対
称配置を実現できる。更に、ＲＦ配線はあくまで抵抗素
子とのみ交差するのであって、他の配線とは交差しな
い。ＲＦ配線より漏れ出すＲＦ信号による影響は、特に
配線部分においては顕著であるが、抵抗素子においては
殆ど影響を受けない。従って、抵抗素子１２２、１２
４、１２５は、ＲＦ配線と交差しているが、ＦＥＴ１１
２、１１４のゲート電位、及びＦＥＴ１１、１１２のバ
イアス電位は、ＲＦ配線から漏れ出すＲＦ信号によって
影響を殆ど受けないで済む。その結果、ＲＦ端子間を伝
搬するＲＦ信号に歪みが生ずることを抑制でき、更にＦ
ＥＴ１１１、１１２で発生する損失を低減できる。この
ように、従来では両立困難であった、チップサイズの縮
小化と、スイッチの動作信頼性とを両立出来る。

【００５８】図７は、本実施形態に係るＳＰＤＴスイッ
チ、及び従来構成のＳＰＤＴスイッチの入力電力−損失
特性である。なお、従来の高周波ＳＰＤＴスイッチで
は、図１３に示すように、インバータ部２３０の出力端
子２３２（Ｖｃｏｎ’）に接続される配線が、ＲＦ配線
と交差するものとする。

【００５９】図示するように、従来のＳＰＤＴスイッチ
であると、入力電力Ｐｉｎが１５ｄＢｍまで大きくなる
と、１ｄＢの損失が発生する。本実施形態に係るＳＰＤ
Ｔスイッチであると、入力電力Ｐｉｎが２３ｄＢｍまで
大きくなると、１ｄＢの損失が発生する。すなわち、本
実施形態に係る構成であると、従来に比べて８ｄＢほど
特性が改善されている。

【００６０】なお、本実施形態においても、容量素子１
５３が、インバータ部１３０の出力端子１３２とＧＮＤ
端子１０６との間に設けられている。従って、パッケー
ジ外部にデカップリング容量を設けるのと同じ効果が得
られ、大信号入力時の安定動作が得られる。

【００６１】上記第２実施形態に係るＳＰＤＴスイッチ
によれば、チップサイズの増大を抑制しつつ、大入力電
力時の歪み対策と、制御部の安定動作とを実現できる。
なお、図４に示したパッド２２−１〜２２−６は、図示
される配置に限定されるものではない。勿論、パッド２
２−５とパッド２２−１、２２−３とが完全に対称とな
る図４の配置が理想的である。しかし、例えば図８に示
すような配置であっても構わない。すなわち、パッド２
２−５とパッド２２−１、２２−３とが完全に対称で無
かったとしても、それによる特性変化が実使用上におい
て問題にならない程度であれば構わない。特に図８の配
置方法であると、図４の配置方法に比べてチップ面積を
小さくできる。

【００６２】上記のように、この発明の第１、第２の実
施形態によれば、低損失、高アイソレーション、低歪み
の特性を損なうことなくサージ耐性を向上できる、制御
部内蔵型の高周波スイッチ装置を提供出来る。更に、チ
ップサイズの増大を抑制しつつ、大電力入力時の歪み対
策と、制御部の安定動作とを実現できる、制御部内蔵型
の高周波スイッチ装置を提供出来る。

【００６３】なお、上記第１、第２実施形態はそれぞ
れ、単独で実施することが可能であるが、適宜組み合わ
せて実施することも、もちろん可能である。図９は、第
１、第２の実施形態の変形例に係るＳＰＤＴスイッチの
回路図である。図示するように、本変形例に係るＳＰＤ
Ｔスイッチは、第２の実施形態に係る回路構成におい
て、第１の実施形態で説明した抵抗素子１６１〜１６
４、及び保護ダイオード１６５〜１６７を更に設けたも
のである。この構成によれば、第１、第２の実施形態で
説明した各々の効果を併せて得ることが出来る。また、
上記実施形態ではＭＥＳＦＥＴを用いた回路構成につい
て説明したが、勿論、ＭＯＳＦＥＴを用いても良い。更
にスイッチ装置の回路構成は、図１、図２、及び図９に
限られず、またＳＰＤＴスイッチのみに限定されるもの
ではない。

【００６４】なお、本願発明は上記実施形態に限定され
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出されうる。例えば、実施形態に示される全構
成要件からいくつかの構成要件が削除されても、発明が
解決しようとする課題の欄で述べた課題が解決でき、発
明の効果の欄で述べられている効果が得られる場合に
は、この構成要件が削除された構成が発明として抽出さ
れうる。

【００６５】

【発明の効果】以上説明したように、この発明によれ
ば、低損失、高アイソレーション、及び低歪みの特性を
損なうことなく、サージに対する耐性を向上できる、制
御部内蔵型の高周波スイッチ装置を提供出来る。また、
チップサイズの増大を抑制しつつ、大電力入力時の歪み
対策と、制御部の安定動作とを実現できる、制御部内蔵
型の高周波スイッチ装置を提供出来る。

【図面の簡単な説明】

【図１】この発明の第１実施形態に係るＳＰＤＴスイッ
チの回路図。

【図２】この発明の第２実施形態に係るＳＰＤＴスイッ
チの回路図。

【図３】この発明の第２の実施形態に係るＳＰＤＴスイ
ッチの一部領域の断面図。

【図４】この発明の第２の実施形態に係るＳＰＤＴスイ
ッチの平面パターン図。

【図５】この発明の第２の実施形態に係るＳＰＤＴスイ
ッチが搭載されるリードフレームの平面パターン図。

【図６】この発明の第２の実施形態に係るＳＰＤＴスイ
ッチのパッケージの外観図。

【図７】この発明の第２実施形態に係るＳＰＤＴスイッ
チ、及び従来のＳＰＤＴスイッチの入力電圧−損失特性
を示す特性図。

【図８】この発明の第２の実施形態の変形例に係るＳＰ
ＤＴスイッチの平面パターン図。

【図９】この発明の第１、第２の実施形態の変形例に係
るＳＰＤＴスイッチの回路図。

【図１０】従来のＳＰＤＴスイッチの回路図。

【図１１】オフ状態にあるＦＥＴのゲート・ソ−ス間電
圧と電流の関係図。

【図１２】インバータ回路の出力電圧の変化を示す特性
図。

【図１３】従来のスイッチ部の回路図。

【符号の説明】

１０…ＧａＡｓ基板１１…不純物拡散層１２、１５、１６…層間絶縁膜１３…メタル配線層１４…プラグ２０…半導体チップ２１…ＳＰＤＴスイッチ２２−１〜２２−６…ボンディングパッド３０…ダイパッド３１−１〜３１−６…リードフレーム３２…ボンディングワイヤ４０…封止樹脂１００、２００…高周波ＳＰＤＴスイッチＭＭＩＣ１０１〜１０３、２０１〜２０３…ＲＦ端子１０４、２０４…電源端子１０５、２０５…制御端子１０６、２０６…ＧＮＤ端子１０７、１２１〜１２５、１６１〜１６４、２２０〜２
２５…抵抗素子１０８、１０９、１５３、２５３…容量素子１１０、２１０…スイッチ部１１１〜１１４、１４１〜１４４、１５１、１５２、２
１１〜２１４、２４１〜２４４、２５１、２５２…ＦＥ
Ｔ１３０、２３０…制御部１３１〜１３４、２３１〜２３４…ノード１４０、２４０…ソースフォロア回路１５０、２５０…インバータ回路１６５〜１６７…保護回路１７１〜１７３…第１〜第３端子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｋ 17/08 Ｈ０１Ｌ 27/04 Ｅ // Ｈ０４Ｂ 1/44 (72)発明者兼田直孝神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター内Ｆターム(参考） 5F038 AV01 BE07 BH04 BH13 DF02 EZ02 EZ20 5F048 AA02 AB04 AB10 AC02 AC10 BA14 CC06 CC18 5J055 AX32 BX02 BX17 CX03 CX24 DX15 DX16 DX23 DX72 DX73 DX83 EX07 EY01 EY10 EY12 EY21 EZ00 EZ07 FX18 GX01 GX05 GX06 GX07 GX08 5K011 DA02 DA21 JA01 KA18

Claims

【特許請求の範囲】

【請求項１】制御端子と、電源端子と、ＧＮＤ端子と、ＲＦ端子と、前記ＲＦ端子から入力されるＲＦ信号の入出力経路を切
り替えるスイッチ部と、前記制御端子及び前記電源端子に接続され、前記スイッ
チ部を制御する制御部と、前記制御端子と前記ＲＦ端子との間、前記制御端子と前
記ＧＮＤ端子との間、及び前記電源端子と前記ＧＮＤ端
子との間にそれぞれ設けられた保護ダイオードとを具備
することを特徴とする高周波スイッチ装置。
【請求項２】制御端子と、電源端子と、ＲＦ端子と、同一列に整列配置された抵抗素子に接続されたゲートを
有する複数のＦＥＴ、並びに前記抵抗素子が同一列に整
列配置された領域上を通過し且つ前記ＲＦ信号が伝搬さ
れるＲＦ信号用配線を含み、前記ＲＦ端子から入力され
るＲＦ信号の入出力経路を切り替えるスイッチ部と、前記制御端子及び前記電源端子に接続され、前記スイッ
チ部を制御する制御部とを具備することを特徴とする高
周波スイッチ装置。
【請求項３】前記スイッチ部を制御する信号が出力さ
れる前記制御部の出力端子に接続される配線は、いかな
るＲＦ信号用配線とも交差しないことを特徴とする請求
項２記載の高周波スイッチ装置。
【請求項４】前記スイッチ部を制御する信号が出力さ
れる前記制御部の出力端子と、ＧＮＤ端子との間に設け
られた容量素子を更に備えることを特徴とする請求項１
または２記載の高周波スイッチ装置。
【請求項５】前記抵抗素子は、半導体基板中に設けら
れた不純物拡散層であることを特徴とする請求項２記載
の高周波スイッチ装置。
【請求項６】前記抵抗素子は、前記ＦＥＴのゲートへ
の前記ＲＦ信号の漏れ出しを妨げることを特徴とする請
求項５記載の高周波スイッチ装置。
【請求項７】前記制御端子と前記ＲＦ端子との間、前
記制御端子とＧＮＤ端子との間、及び前記電源端子とＧ
ＮＤ端子との間にそれぞれ設けられた保護ダイオードを
更に備えることを特徴とする請求項２記載の高周波スイ
ッチ装置。
【請求項８】前記制御端子に接続された、前記制御部
の第１端子と、前記電源端子に接続された、前記制御部の第２端子と、ＧＮＤ端子に接続された、前記制御部の第３端子と、前記第１端子と前記制御端子との間、前記第２端子と前
記電源端子との間、及び前記第３端子と前記ＧＮＤ端子
との間に、それぞれ設けられた抵抗素子とを更に備える
ことを特徴とする請求項１または２記載の高周波スイッ
チ装置。
【請求項９】前記制御部は、ＦＥＴを含むインバータ
回路と、前記インバータ回路に含まれる前記ＦＥＴのゲートに印
加されるゲート電圧の最大値が、ショットキー電圧を超
えないように前記ゲート電圧をレベルシフトする、ＦＥ
Ｔを含むソースフォロワ回路と、前記ソースフォロワ回路の出力端子と、前記インバータ
回路に含まれる前記ＦＥＴのゲート端子との間に設けら
れた抵抗素子とを備えることを特徴とする請求項１また
は２記載の高周波スイッチ装置。
【請求項１０】前記保護ダイオードは、前記スイッチ
部及び制御部をＥＳＤ破壊から防止する為のものである
ことを特徴とする請求項１または７記載の高周波スイッ
チ装置。
【請求項１１】前記保護ダイオードはそれぞれ、双方
向のダイオードを有することを特徴とする請求項１また
は７記載の高周波スイッチ装置。