JP5751498B2 - スイッチングシステム及びスイッチング方法 - Google Patents

スイッチングシステム及びスイッチング方法 Download PDF

Info

Publication number
JP5751498B2
JP5751498B2 JP2012533655A JP2012533655A JP5751498B2 JP 5751498 B2 JP5751498 B2 JP 5751498B2 JP 2012533655 A JP2012533655 A JP 2012533655A JP 2012533655 A JP2012533655 A JP 2012533655A JP 5751498 B2 JP5751498 B2 JP 5751498B2
Authority
JP
Japan
Prior art keywords
transistor
switch
filter
transistor switching
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012533655A
Other languages
English (en)
Other versions
JP2013507873A (ja
JP2013507873A5 (ja
Inventor
ユージーン ヒーニー，
ユージーン ヒーニー，
ジョン オーサリヴァン，
ジョン オーサリヴァン，
ステファン ケニー，
ステファン ケニー，
Original Assignee
ファーフィクス リミテッド
ファーフィクス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファーフィクス リミテッド, ファーフィクス リミテッド filed Critical ファーフィクス リミテッド
Publication of JP2013507873A publication Critical patent/JP2013507873A/ja
Publication of JP2013507873A5 publication Critical patent/JP2013507873A5/ja
Application granted granted Critical
Publication of JP5751498B2 publication Critical patent/JP5751498B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Element Separation (AREA)

Description

本発明は、一般に半導体及びＲＦシステムの分野に関する。特に、本発明は、ＲＦスイッチ及び集積回路内の無線周波数（ＲＦ）信号のスイッチングに関する。
ＲＦスイッチは、無線システムにおける主要なビルディングブロックであり、携帯電話及び無線ＬＡＮなどの用途で多く使用されている。集積回路の中で無線周波数信号をスイッチングする行為は、ＲＦスイッチ回路によって実行される。集積されたＲＦスイッチ回路の設計のために、多くの技術が存在する。
一般に、ＲＦスイッチシステムは、単独のＲＦスイッチング回路からなるわけではなく、デジタル論理回路を使用して制御する必要があるのが典型的である。また、スイッチの性能を最適化するために、マイナス及びプラスの電圧レベルが両方必要とされる。したがって、スイッチシステムの一部分としてマイナス電圧発生器も必要とされることがある。スイッチは、複数のスイッチング素子を有することができるが、特定の用途の様々な箇所間のＲＦ電力の流れを制御する任意数のスイッチング素子からなり得る。ＲＦ設計技術のスイッチング素子として、ＭＯＳＦＥＴのスイッチが使用されることが多い。
ＲＦスイッチの設計では、低い挿入損失、高い線形性、高度な絶縁性及び電力処理性などの性能メトリックが重要である。しかし、ＲＦスイッチの性能は、基板と回路の相互作用によって制限され、この相互作用が、回路自体の非線形性ばかりでなく主要な性能メトリックもすべて劣化させる。ＳＯＩ基板に切り換えると、基板の損失が改善すると証明されているが、線形性を改善するのにシリコン基板のさらなる処理が必要とされる。これは、プロセスにおいて酸化物の下のシリコン面の電荷蓄積を防ぐ注入ステップを用いて達成されている。しかし、これらのステップは、無線技術の厳格な要求を満たすのにはまだ十分ではなく、より広範な無線市場部門に役立つために、さらなる技法が必要とされる。
Ｂｏｔｕｌａ Ａらによる「Ａ Ｔｈｉｎ Ｆｉｌｍ ＳＯＩ １９０ｎｍ ＣＭＯＳ ＲＦ Ｓｗｉｔｃｈ Ｔｅｃｈｎｏｌｏｇｙ」という名称の出版物、ＩＥＥＥ、米国ニュージャージー州ピスカタウェイ、２００９年１月１９日、ＸＰ０３１４１５５６９は、ＲＦスイッチ用途向けに開発された薄膜ＳＯＩ技術を開示しており、ＲＦ信号から回路を保護するためのバッファを提供する。他の出版物には、Ｓｋｙｗｏｒｋｓ Ｓｏｌｕｔｉｏｎｓ社に譲渡された国際公開第２００８／０５７５２４号パンフレット、Ｂｕｒｇｅｎｅｒらの米国特許出願公開第２００３／０９０３１３号、及びＯｋｉｈａｒａ Ｍａｓａｏの米国特許出願公開第２００５／１７６１８４号などがある。しかし、これらの出版物で開示されたＲＦ設計には、ＲＦ信号を直流及び低周波数のアナログブロックに注入することによる、又はＩＣチップ上のワイヤの直接結合による、ＲＦ信号及び／又は直流信号（若しくは制御信号）の意図しない相互作用の問題の存在に取り組んでいるものはない。直流のバイアス信号にＲＦ信号の一部分が意図せず重畳すると、回路は、線形性が劣化して、低い高調波歪みを要求する無線用途に適さなくなる。
基板の相互作用問題の解決策の１つには、サファイアなどの代替基板材料を使用することが含まれる。しかし、これによって製造原価がかなり増加し、ＲＦ信号と直流信号の相互作用を完全には解決できない。別の解決策には、ＧａＡｓなどのＩＩＩ〜Ｖ族の技術の使用が含まれるが、これも原価が増加し、集積化のレベルが低下する。
したがって、前述の問題を解消するＲＦスイッチのシステム、方法及びアーキテクチャを提供する必要がある。
本発明によれば、添付の特許請求の範囲で詳述されるように、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された、少なくとも１つ又は複数のＲＦ信号をスイッチングするための複数のトランジスタスイッチング素子を備えるＲＦスイッチを具備するＲＦシステム及び方法であって、
基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタによって特徴づけられるＲＦシステム及び方法が提供される。
本発明の利点は、近隣のバイアスライン又は基板への結合のあらゆる可能性が、このフィルタによって解消することであり、ＲＦスイッチの優れた線形性をもたらすことになり、従来技術のＲＦスイッチに関連したあらゆるＲＦ振幅を低減する。このシステムにより、バイアスラインどうしを遠ざけるか又は互いからシールドするといった予防措置を講じなくても、引き続きバイアスライン間の絶縁を実現することができるので、ＩＣチップ上のバイアスラインのルーティングに融通性がもたらされ、また、より大きなスイッチのダイ領域を節約することができる。
一実施形態では、トランジスタスイッチ素子の線形性を改善するために、前記少なくとも１つのフィルタと協働するように構成された結合キャパシタが提供される。
一実施形態では、少なくとも１つのフィルタは、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスラインに結合される。
一実施形態では、バルク基板領域と埋設酸化物領域の間の境界面の自由キャリアを捕捉するための手段を用いて適合されたトレンチ注入物層が提供される。
一実施形態では、少なくとも１つのフィルタは、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスライン及び本体バイアスラインに結合される。
一実施形態では、ゲートバイアス信号及び本体バイアス信号の両方がフィルタに接続され、フィルタは、バイアス抵抗器に接続され、また、キャパシタを介してスイッチトランジスタのソース又はドレインに接続される。これは、バイアス抵抗器の外部の制御ラインからのｒｆ信号をフィルタリングする効果があり、ｒｆ信号の、基板及び近隣の信号への結合を防ぐ一方で、スイッチトランジスタのゲート及び本体に対する局所的結合を可能にして、スイッチトランジスタの線形性を改善する。
一実施形態では、フィルタが、マイナス電圧発生器及びデジタル制御ブロックに近接して配置され、ＲＦ信号がトランジスタのバイアス信号からこれらの回路に注入されて非線形性をもたらすのを防ぐ。
一実施形態では、スイッチアームでフィルタリングが直接生じるように、フィルタが、スイッチとともにＲＦシステムにわたって諸直流電源に分配され、このことにより、ＲＦシステムにわたってＲＦ電力が重畳したバス制御信号が基板にＲＦ電力を注入するのを防ぐとともに制御ライン間の結合も防ぐことの必要性が解消され、線形性が向上することになる。
別の実施形態では、少なくとも１つのトランジスタにおいて部分的フィルタリングが局所的に生じ、デジタルブロック及びマイナス電圧発生器の回路ブロックでさらなるフィルタリングが生じる。
別の実施形態では、スイッチアームの最初と最後のトランジスタの幅が、結合キャパシタのない同一のスイッチ領域に結合キャパシタを入れるために縮小される。
さらなる実施形態では、本発明は、基板の電荷蓄積の問題を緩和する半導体基板のトレンチ注入物層を利用する。一実施形態では、このトレンチ層は、バルク基板／埋設酸化物の境界面で自由キャリアを捕捉するための手段を備える。このトレンチ層は、一般に製造プロセス中に注入される。この注入されたトレンチ層が、バルク基板／埋設酸化物の境界面で自由キャリアを捕捉して、弱い逆転層を生成する電荷蓄積を止める。これによって、ＲＦスイッチの挿入損失性能が改善され、高調波積の生成も低減される。
一実施形態では、トレンチ注入物層が、トランジスタスイッチング素子の少なくとも１つを実質的に取り囲む。
一実施形態では、少なくとも１つのトランジスタは、ＲＦシステムの線形性能を改善するために、接続されたドレイン−ソース抵抗Ｒｄｓを備える。ＲＦスイッチにトレンチ注入物を使用すると、スイッチ性能が、挿入損失及び線形性に関して改善される。ＲＦスイッチ部分は、ドレイン−ソース抵抗を利用するトランジスタからなる。ドレイン−ソース抵抗は、回路の線形性を向上することによってＲＦスイッチの性能を改善する。
一実施形態では、複数のトランジスタが、スタッキングの構成に配置される。
一実施形態では、少なくとも１つのトランジスタ素子が、ビア（ｖｉａｓ）を使用して、ソース領域とドレイン領域の間に金属接触層を備える。
一実施形態では、この金属が、第１のトランジスタのドレインを、直列に配置された次のトランジスタのソースに接続するために相互に接続する。
一実施形態では、ＲＦシステムにおける金属相互接続トラック及び／又は金属接触層の下にトレンチ層が配置される。
一実施形態では、前記システムは、デジタル制御ブロック及びマイナス電圧発生器を備える。
一実施形態では、フィルタは、ＲＦシステムに存在する大電力の高周波信号からデジタル制御ブロック及びマイナス電圧発生器を保護する手段を備える。
一実施形態では、マイナス電圧発生器は、発振器回路、クロックジェネレータ回路及び電荷ポンプを備える。
一実施形態では、デジタル論理ブロックは、ＲＦシステムのトランジスタ素子のオンオフ状態を制御する手段を備える。
本発明のさらなる実施形態では、
シリコンオンインシュレータ（ＳＯＩ）の層上に実装された複数のトランジスタスイッチング素子を備えるＲＦスイッチと、
デジタル制御ブロックと、
マイナス電圧発生器とを具備する無線周波数（ＲＦ）システムであって、
ＳＯＩの層が、望ましくない基板電荷蓄積を防ぐためのトレンチ注入物層を備えるＲＦシステムが提供される。
本発明のさらなる実施形態では、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された複数のトランジスタスイッチング素子を配置するステップと、
基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタを配置するステップとを含む、ＲＦシステムを製造する方法が提供される。
さらなる実施形態では、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）の層上に実装された複数のトランジスタスイッチング素子を備えるスイッチを具備するシステムであって、
トレンチ注入物層に、バルク基板領域と埋設酸化物領域の間の境界面の自由キャリアを捕捉するための手段が備わっているシステムが提供される。
別の実施形態では、
シリコンオンインシュレータ（ＳＯＩ）の層上に実装された複数のトランジスタスイッチング素子を備えるスイッチと、
デジタル制御ブロックと、
マイナス電圧発生器とを具備するシステムであって、
少なくとも１つのトランジスタが、システムの線形性能を改善するために、接続されたドレイン−ソース抵抗Ｒｄｓを備えるシステムが提供される。
別の実施形態では、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された、少なくとも１つ又は複数のＲＦ信号をスイッチングするための複数のトランジスタスイッチング素子を備えるＲＦスイッチと、
デジタル制御ブロックと、
マイナス電圧発生器であって、
バルク基板領域と埋設酸化物領域の間の境界面の自由キャリアを捕捉するための手段を用いて適合されたトレンチ注入物層と、
基板、デジタル制御ブロック及び／又はマイナス電圧発生器からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタとによって特徴づけられたマイナス電圧発生器とを具備する無線周波数（ＲＦ）システムが提供される。
別の実施形態では、少なくとも１つ又は複数のＲＦ信号をスイッチングするために半導体基板上に実装された複数のトランジスタスイッチング素子を備えるＲＦスイッチであって、基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタによって特徴づけられるＲＦスイッチが提供される。半導体基板は、任意のタイプの材料であり得るが、好ましくはＳＯＩ材料を備える。
本発明は、添付図面を参照しながら単なる実例として示される実施形態の以下の説明から、より明確に理解されるであろう。
一般的なＳＯＩプロセスの断面図である。 ＲＦスイッチシステムの主要な要素を示すブロック図である。 ２つの直列アーム及び２つの分流アームを含むＲＦスイッチの実装形態を示す図である。 標準的なＳＯＩプロセスで実装された単一のＮＭＯＳトランジスタの断面図である。 本発明の好ましい一実施形態による、フィルタと、ｒｆバイアス抵抗器とスイッチすなわち分流トランジスタとの組合せを示す図である。 本発明の別の実施形態による、スイッチすなわち分流トランジスタのゲート及び本体の両方にあるフィルタ及びバイアス抵抗器を示す図である。 ゲートからドレイン、ゲートからソース、本体からドレイン、及び本体からソースの諸端子に、バイアス抵抗器及び結合キャパシタを有するフィルタを示す図である。 デジタル論理ブロック及びプラスとマイナスの電源にＲＦ信号が到達するのを阻止するフィルタを示す図である。 本発明の別の態様による集中化されたフィルタバンクの実施形態を示す図である。 本発明の一実施形態による、１つのスイッチごとの局所的フィルタの概念を示す図である。 基板においてバルク基板と埋設酸化物の間の境界面に生じる電荷蓄積を示す断面図である。 本発明の一態様による、ＲＦシステムの基板の電荷蓄積を解消するために使用されるトレンチ注入物を示す断面図である。 複数のトランジスタが、互いに直列及び並列に接続されたスイッチアームの回路レベル実装形態を示す図である。 トレンチ層の注入物の位置が示されていることを除けば、図１３のスイッチアームと同一のトランジスタレベルの実装形態を示す図である。 一般的なスイッチアームのレイアウトを示す図である。 図１５のスイッチ実装形態を示す断面図である。 マイナス電圧発生器ブロックの基本要素を示すブロック図である。 デジタル制御ブロックの基本要素を示すブロック図である。
図１は、一般的なＳＯＩプロセスの基本要素の断面を示す。ＳＯＩプロセスでは、絶縁層の上に設けた薄いシリコン活性化領域を備える。絶縁層は、シリコン基板の頂部に位置する。絶縁層用の一般的な材料は、二酸化シリコンである。一般に、ＳＯＩ技術では、バルク基板１、埋設酸化物層２及び別の薄い活性化シリコン層３からなる。バルク基板１は、一般に抵抗率の高い基板である。バルク基板１は、Ｐ型又はＮ型であり得る。バルク基板の一般的な厚さは２５０μｍである。埋設酸化物層２は、インシュレータ層（絶縁層）であり、一般に二酸化シリコンである。埋設酸化物層２の一般的な厚さは１μｍである。埋設酸化物の上のシリコン層３は、０．２μｍ程度の薄い層である。図２は、ＲＦスイッチシステムの基本要素のブロック図を示す。スイッチシステムは、ＲＦスイッチ部分１０、デジタル論理部分１１及びマイナス電圧発生器部分１２からなる。示されたＲＦスイッチ１０は、単極双投（ＳＰ２Ｔ）スイッチである。このスイッチは、４つのスイッチング素子を有する。各スイッチング素子は、オン又はオフにすることができる。理想的には、スイッチ１０は、オンのとき短絡回路として作用し、オフのとき開いた回路として作用する。各スイッチング素子のオン／オフ状態は、デジタル論理制御ブロックからの直流電圧によって制御される。各スイッチング素子にどの制御電圧を与えるかということを制御するために、論理入力が用いられる。ＲＦスイッチ設計における必要な性能レベルを満たすために、スイッチング素子のオフ状態を制御するのにマイナス電圧が必要である。このマイナス電圧は、マイナス電圧発生器１２によって供給される。マイナス電圧発生器１２は、一定のマイナスの直流電圧をデジタル制御ブロックに供給する。次いで、このマイナスの直流電圧が、プラスの供給電圧とともに、デジタル制御ブロック１１によってスイッチング素子を制御するのに用いられる。
ＲＦスイッチ部分の代表例が、図３に示されている。この図は単極双投スイッチを示す。単極双投スイッチは、２つの直列アーム２０、２１及び２つの分流アーム２２、２３を含む。直列アーム２０、２１は、ＲＦシステムの別々のポイント間のＲＦ信号の流れを制御するのに用いられる。分流デバイス２２、２３は、絶縁性を向上することによって回路のＲＦ性能を改善するのに用いられる。単極双投スイッチは、直列アーム２０がオンのとき、直列アーム２１がオフになり、分流アーム２２がオフになって、分流アーム２３がオンになるように機能する。各アームのオン／オフ状態は、デジタル制御ブロックからのプラス電圧及びマイナス電圧によって制御される。プラス及びマイナスの制御電圧は、大きな抵抗器（Ｒｇ）を介して各アームのトランジスタのゲートに与えられる。本発明の重要な態様の１つに、スイッチ回路の各トランジスタに対して使用されるドレイン−ソース間のＲｄｓ抵抗２４を設けることがある。これらのＲｄｓ抵抗２４は、スイッチ回路の線形性能を改善するのに使用される。
図３に示されるように、スイッチ回路の各スイッチング素子は、直列に接続されている５つのトランジスタからなる。トランジスタのこの直列接続は、「スタッキング（ｓｔａｃｋｉｎｇ）」として知られている。高電圧下で動作することができるスイッチを設計するために、複数のトランジスタが、この仕方でスタッキングされる。スタッキングされたトランジスタを使用することの背景にあるこの考えは、スイッチの単一のトランジスタを、一連の２つ以上のトランジスタで置換することである。結果として、ｍ個のトランジスタがスタックで使用されると、各トランジスタのソースとドレインの間に見られる電圧は、均一に分配され、係数ｍだけ低下することになる。
しかし、このシステムは、本発明の範囲を逸脱することなく、任意数のトランジスタを含むことができる。アームは、特定のアームのトランジスタのゲート抵抗Ｒｇに、プラス電圧を印加することによってオンにされる。直列アーム２０の場合、プラス電圧を印加すると、ノード１とノード２の間に低抵抗の経路が生じる。この経路の抵抗が小さければ小さいほど、信号がノード１からノード２まで伝わるときのＲＦ電力損失がより少ない。ノード１とノード２の間で失われる信号電力なる量は、スイッチの挿入損失として知られている。
図４に示されるように、トランジスタは、プロセスの薄い活性層で作製される。トランジスタは、ドレイン領域、ソース領域、ゲート領域、ゲート誘電体及びチャンネル領域からなる。ソース領域及びドレイン領域は、適切な高濃度ドーパントを使用して、この薄いシリコン層に生成される。チャンネル領域は、ソースとドレインの間の活性化シリコンの領域である。チャンネル領域の上に、ゲート誘電体が形成される。未使用の活性化シリコン領域に、絶縁注入物を注入することもできる。ソース領域及びドレイン領域への接触は、プロセスの金属層に接続するビア（ｖｉａｓ）を使用することによって可能になる。
図５は、本発明の好ましい一実施形態による、フィルタ６０の設置を示し、このフィルタ６０は、図３に示されたアームのうち１つの複数のトランジスタ６２のゲートにおける複数のバイアス抵抗器６１の前に置かれている。バイアス抵抗器６１は、一般に約５０〜１００ｋオームの大きな値であるが、どれくらい大きくできるかということは、スイッチのスイッチング時間の要件によって制限される。この制限の結果として、いくらかのＲＦ電力が、抵抗を介してゲートバイアスラインへ漏れることになる。このＲＦ電力は、ゲートバイアスラインから基板又はチップ上の別のバイアスラインに結合して、スイッチ挙動の非線形性をもたらす可能性がある。フィルタ６０は、このＲＦ電力／電圧を減衰させて、基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁する。図６は、ゲートばかりでなく本体接触にもフィルタが設置されていることを除けば、図５に類似のものである。追加の本体接触によってトランジスタの線形性が改善されるが、フィルタが存在しないと、この利益が失われる可能性がある。
図７は、スイッチアームの各終端における、トランジスタ６２への結合キャパシタ６４の付加を示す。図７は、ゲートからドレイン、ゲートからソース、本体からドレイン、及び本体からソースの諸端子に、バイアス抵抗器及び結合キャパシタを有するフィルタを示す。キャパシタ６４は、トランジスタのゲート及び本体に、より多くのＲＦ電圧を供給することになる。これは、入来ＲＦ電力を伴うバイアスの変化が、トランジスタ上の電圧差を低減し、且つトランジスタの応答がより線形になるのを助長するので、トランジスタにとって有利である。しかし、フィルタ６０がないと、より多くのＲＦ電力も、バイアスラインに結合され、直流及びアナログの回路のどこか他のところに非線形性が付加され、又はバイアスラインを介した基板への結合によって結合されることになる。
図８は、図７に類似であるが、フィルタが、デジタル及び低周波数のアナログの回路６５及び６６をＲＦ電力から絶縁する様子を示しており、これによって線形性が向上することになる。図８は、ＲＦ信号がデジタル論理ブロック６５並びにプラス及びマイナスの電源６６に到達するのを阻止するフィルタ６０を示す。
図９は、デジタル及び低周波数のアナログの回路６５に近接して共に配置された複数のフィルタ６０の、１つの可能な実装形態を示す。図９は、一実施形態に従って、バイアスライン７０が、チップのまわりを通って結合をもたらすことができる様子を示す。バイアスライン７０は、約１ミリメートルの長さにわたってチップのまわりを通ることができるように、比較的長く設計される。ＲＦフィルタ７０がないと、バイアスライン上にかなりのｒｆ電圧が存在して他のバイアスライン又は基板へ結合することになり、スイッチ特性の非線形性をもたらすことになる。フィルタ６０の設計により、バイアスライン７０上の電圧振幅がかなり低減する。
図１０は、フィルタ６０ａ、６０ｂ、６０ｃ及び６０ｄ（及び関連する回路）が、各スイッチに対して局所的に設置される別の実装形態を示す。図１０は、一実施形態に従って、局所的フィルタ構成によって長いバイアスラインが解消される様子を示す。図１０は、局所的フィルタが、バイアスライン上のあらゆるｒｆ電圧を低減するのに使用される様子を示すが、より重要なのは、バイアスライン自体の長さが劇的に縮小され、したがって近隣のバイアスライン又は基板へのあらゆる結合の可能性が解消することであり、これが、スイッチの優れた線形性をもたらすことになる。この局所的フィルタの構成により、ＩＣチップ上の長いバイアスラインがなくなり、バイアスラインの相互のｒｆ結合又はバイアスラインから基板へのｒｆ結合のあらゆる可能性が解消する。
図１１は、参照符号３０によって全体的に示された、ＳＯＩプロセスで電荷蓄積電荷蓄積が生じ得る領域を示す。バルク基板の自由キャリアによって、バルク基板１と埋設酸化物層２の間の境界面に弱い逆転層３０が形成される。この弱い逆転層３０は、スイッチ回路のＲＦ性能に悪影響を及ぼす。弱い逆転層３０は、ＲＦサイクルにわたって変化する寄生容量をもたらし、これによって、望ましくない高調波積が生じてスイッチ回路の挿入損失が増加する。これは、ＲＦスイッチの設計に関するプロセスとしてのＳＯＩの有用性に、深刻な影響を及ぼす。しかし、本発明の重要な態様により、トレンチ注入物層３１を使用して、この逆転層の影響を低減することができる。これは図１２に示されている。トレンチ層３１は、一般に製造プロセス中に注入され、バルク基板／埋設酸化物の境界面で自由キャリアを捕捉するための手段を有して、弱い逆転層３０を生成する電荷蓄積を止める。これによって、ＲＦスイッチの挿入損失性能が改善され、高調波積の生成も低減される。トレンチ注入物層のプロセスは、基板回路の相互作用に起因する高調波歪みを低減するために開発された。トランジスタが形成された後にトレンチが構築される。これは、能動デバイスが存在しない基板までエッチングし、その基板に注入して、基板境界面の動きやすい電子の形成を抑止することになる傷を与えることにより達成される。
図３に示されるように、一般的なＲＦスイッチの用途は、直列に接続された複数のトランジスタを利用する。これは、スイッチ回路が高電圧の条件下で動作することができるように行なわれる。一般的なスイッチ設計は、並列に接続された複数のトランジスタも利用する。図１３は、スイッチ回路の単一アームの一般的な実装形態を示す。示されるように、直列に接続された、すなわちスタッキングされたＭ個のトランジスタがある。Ｍは、特定の設計要件次第で、任意の数であり得る。Ｍ個のトランジスタのスタックにおける各直列トランジスタは、それ自体が、並列接続されたＮ個のトランジスタで構成され得る。Ｎは、特定の設計要件次第で、任意の数であり得る。しかし、弱い逆転層３０がトランジスタのＲＦ性能に悪影響を及ぼし、上記で概説されたように、ＲＦサイクルにわたって変化する寄生容量をもたらし、スイッチ回路の望ましくない高調波積が生じて挿入損失が増加する。
図１４は、トレンチ注入物層３１が利用されていることを除けば、図１５と同一の実装形態を示す。見られるように、トレンチ層３１が、１からＮまでの並列トランジスタのそれぞれ及び１からＭまでのスタッキングされたセルのそれぞれを取り囲む。このトレンチ層が、ＲＦスイッチの挿入損失性能を改善し、高調波積の生成も低減する。
図１５は、図４の、Ｍ個の直列トランジスタのうちの３つ及びＮ個の並列トランジスタのうちの２つのレイアウト図を示す。見られるように、各トランジスタは、トレンチ注入物層３１によって完全に取り囲まれている。図１６は、図１５の断面を示す。各トランジスタのドレインを次の直列トランジスタのソースに接続するのに、金属の相互接続が使用される。これらの金属相互接続のそれぞれの下、及びスタックの各トランジスタの間に、トレンチ注入物が用いられる。ＲＦスイッチレイアウトの基本的技術の熟練者なら、ここで説明された本発明から著しく逸脱することなく、多くの類似のレイアウトの実装形態が可能であることを理解するであろう。
図２に示されたように、ＲＦスイッチ自体も、デジタルブロック及びマイナス電圧発生器ブロック１２からなる完全なスイッチシステムである。図１７は、マイナス電圧発生器の基本要素のブロック図を示す。マイナス電圧発生器１２は、発振器回路４０、クロックジェネレータ回路４１及び電荷ポンプ４２を含む。既に述べられたように、ＲＦスイッチのアームは、様々な時間にオンオフする必要がある。多くの用途に関して、トランジスタアームをオフにするのにマイナス電圧が必要とされる。これは、特定の用途の高出力性及び満たさなければならない厳密な線形性要件によるものである。
図１８は、デジタル制御ブロック１１の基本要素のブロック図を示す。最も簡単な形式のデジタル論理ブロックは、デコーダ回路５０、レベルシフタ５１、及び上記で説明されたフィルタ６０と同様に機能するフィルタ５２から成る。レベルシフタ５１は、マイナス電圧発生器で生成されたマイナス電圧を入力の１つとして取り入れる。フィルタ５２は、ＲＦスイッチからの望ましくない高出力ＲＦ信号が、デジタル論理ブロック及びマイナス電圧発生器ブロックに被害を与えるのを防止する。デジタル論理ブロックの機能は、ＲＦスイッチのトランジスタアームのオンオフ状態を制御することである。ＲＦトランジスタは、高出力の条件下で動作する。特定の動作条件下では、レベルシフタは、これらの高出力ＲＦ信号に晒すことができる。フィルタ５２は、レベルシフタ出力とＲＦトランジスタのゲート抵抗の間に配置される。フィルタ５２は、あらゆるＲＦ信号がレベルシフタに到達するのを阻止することにより、回路を被害から保護するように機能する。
本発明の状況では、ＳＯＩは、本発明を実施するのに好ましい基板であるが、説明及び／又は図に関して上記で述べられたようなＲＦスイッチシステムを作製するのに適切な任意のタイプの半導体基板を使用することができるように意図されていることが理解されよう。
本明細書では、用語「備える（comprise）、備える（comprises）、備えた（comprised）、備えている（comprising）」又はそれらのあらゆる変形、及び用語「含む（include）、含む（includes）、含んでいた（included）、含んでいる（including）」又はそれらのいかなる変形も、全体として完全に互換性があると考えられ、すべてが、できるだけ広い解釈を与えられるべきであり、逆の場合も同様である。
本発明は、以上に説明された実施形態に限定されず、構造及び詳細の両方で変化し得る。

Claims (15)

  1. 無線周波数ＲＦスイッチ（１０）、デジタル制御ブロック（１１）及びマイナス電圧発生器（１２）を具備するＲＦシステムであって、前記ＲＦスイッチ（１０）が、シリコンオンインシュレータＳＯＩ上に実装された複数のトランジスタスイッチング素子を備え、各トランジスタスイッチング素子が、そのゲート領域に結合された抵抗器を有し、
    前記デジタル制御ブロック（１１）が、前記トランジスタスイッチング素子のオンオフ状態を制御するように構成され、前記デジタル制御ブロック（１１）が、デコーダ回路（５０）と、前記マイナス電圧発生器（１２）で生成されたマイナス電圧を受けるように構成されたレベルシフタ（５１）と、前記レベルシフタ（５１）の出力と前記トランジスタスイッチング素子の前記ゲート領域に結合された前記抵抗器との間に位置するフィルタ（５２）とを備え、前記ＲＦスイッチ（１０）からの望ましくない高出力ＲＦ信号が、前記レベルシフタ（５１）、前記デコーダ回路（５０）及び前記マイナス電圧発生器（１２）に到達するのを阻止するように前記フィルタ（５２）が構成され、少なくとも１つのトランジスタ（６２）が、当該ＲＦシステムの線形性能を改善するために、接続されたドレイン−ソース抵抗Ｒｄｓを備えることを特徴とする、ＲＦシステム。
  2. 前記マイナス電圧発生器（１２）が、発振器回路（４０）、クロックジェネレータ回路（４１）及び電荷ポンプ（４２）を備える、請求項１に記載のＲＦシステム。
  3. 前記デジタル制御ブロック（１１）が、当該ＲＦシステムの前記トランジスタスイッチング素子のオンオフ状態を制御する手段を備える、請求項１又は２に記載のＲＦシステム。
  4. 前記ＳＯＩが、バルク基板領域（１）及び埋設酸化物領域（２）を備える、請求項１〜３のいずれか一項に記載のＲＦシステム。
  5. 前記フィルタ（５２，６０）が、前記複数のトランジスタスイッチング素子に結合され、結合キャパシタ（６４）が、前記トランジスタスイッチング素子の線形性を改善するために前記少なくとも１つのトランジスタ（６２）に結合される、請求項４に記載のＲＦシステム。
  6. 前記バルク基板領域（１）と前記埋設酸化物領域（２）との間のトレンチ注入物層（３１）であって、前記バルク基板領域（１）と前記埋設酸化物領域（２）との間の境界面の自由キャリアを捕捉するための手段を用いて適合された前記トレンチ注入物層（３１）を備える、請求項４又は５に記載のＲＦシステム。
  7. 前記トレンチ注入物層（３１）が、前記トランジスタスイッチング素子の少なくとも１つを実質的に取り囲む、請求項６に記載のＲＦシステム。
  8. 前記フィルタ（５２，６０）が、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスラインに結合されるか、又は、前記フィルタ（５２，６０）が、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスライン及び本体バイアスラインに結合される、請求項４〜７のいずれか一項に記載のＲＦシステム。
  9. バイアス抵抗器（６１）に接続され、且つ結合キャパシタ（６４）を介して前記少なくとも１つのトランジスタ（６２）のソース又はドレインに接続されている前記フィルタ（５２，６０）に、ゲートのバイアス信号及び本体のバイアス信号が接続される、請求項４〜８のいずれか一項に記載のＲＦシステム。
  10. 複数の前記トランジスタ（６２）が、スタッキング構成で配置され、前記スタッキング構成において、第１の結合キャパシタ（６４）が最初のトランジスタに結合されており、第２の結合キャパシタ（６４）が最後のトランジスタに結合されている、請求項４〜９のいずれか一項に記載のＲＦシステム。
  11. 第１のトランジスタ（６２）のドレインを、直列に配置された次のトランジスタ（６２）のソースに接続する金属相互接続を備えるか、又は、当該ＲＦシステムにおける金属相互接続トラック若しくは金属接触層の下にトレンチ注入物層（３１）が配置される、請求項４〜１０のいずれか一項に記載のＲＦシステム。
  12. 請求項１〜１１のいずれか一項に記載のＲＦシステムを製造する方法であって、
    シリコンオンインシュレータＳＯＩ上に実装された複数のトランジスタスイッチング素子を配置するステップであって、各トランジスタスイッチング素子が、そのゲート領域に結合された抵抗器を有する、前記ステップと、
    前記ＲＦスイッチからの望ましくない高出力ＲＦ信号が、前記レベルシフタに到達するのを阻止するように、前記レベルシフタの出力と前記トランジスタスイッチング素子の前記ゲート領域に結合された前記抵抗器との間にフィルタを配置するステップと
    を含む、方法。
  13. 前記ＳＯＩが、バルク基板領域及び埋設酸化物領域を備える、請求項１２に記載の方法。
  14. 前記複数のトランジスタスイッチング素子を配置するステップの後、前記バルク基板領域と前記埋設酸化物領域との間の境界面の自由キャリアを捕捉するために、前記バルク基板領域と前記埋設酸化物領域の間にトレンチ注入物層を注入するステップを含む、請求項１３に記載の方法。
  15. 前記トレンチ注入物層が、前記トランジスタスイッチング素子の少なくとも１つを実質的に取り囲む、請求項１４に記載の方法。
JP2012533655A 2009-10-16 2010-10-18 スイッチングシステム及びスイッチング方法 Expired - Fee Related JP5751498B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09173273 2009-10-16
EP09173273.5 2009-10-16
PCT/EP2010/065653 WO2011045442A2 (en) 2009-10-16 2010-10-18 Switching system and method

Publications (3)

Publication Number Publication Date
JP2013507873A JP2013507873A (ja) 2013-03-04
JP2013507873A5 JP2013507873A5 (ja) 2015-05-21
JP5751498B2 true JP5751498B2 (ja) 2015-07-22

Family

ID=41698022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012533655A Expired - Fee Related JP5751498B2 (ja) 2009-10-16 2010-10-18 スイッチングシステム及びスイッチング方法

Country Status (5)

Country Link
US (2) US9524985B2 (ja)
EP (1) EP2489074A2 (ja)
JP (1) JP5751498B2 (ja)
IE (1) IES20100668A2 (ja)
WO (1) WO2011045442A2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
CN102394574B (zh) * 2011-10-21 2014-07-02 昆山华太电子技术有限公司 一种基于rf-ldmos的宽带功率放大器
US9008602B2 (en) 2012-05-04 2015-04-14 Qualcomm Incorporated Radio frequency switch for diversity receiver
US9276570B2 (en) 2012-07-07 2016-03-01 Skyworks Solutions, Inc. Radio-frequency switch having gate node voltage compensation network
TWI628840B (zh) * 2012-07-07 2018-07-01 西凱渥資訊處理科技公司 與基於射頻開關之絕緣體上矽相關之電路、裝置、方法及其組合
US10147724B2 (en) 2012-07-07 2018-12-04 Skyworks Solutions, Inc. Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch
US8975950B2 (en) 2012-07-07 2015-03-10 Skyworks Solutions, Inc. Switching device having a discharge circuit for improved intermodulation distortion performance
US9160328B2 (en) * 2012-07-07 2015-10-13 Skyworks Solutions, Inc. Circuits, devices, methods and applications related to silicon-on-insulator based radio-frequency switches
US9148194B2 (en) 2012-07-07 2015-09-29 Skyworks Solutions, Inc. Radio-frequency switch system having improved intermodulation distortion performance
US9628075B2 (en) 2012-07-07 2017-04-18 Skyworks Solutions, Inc. Radio-frequency switch having dynamic body coupling
US9059702B2 (en) * 2012-07-07 2015-06-16 Skyworks Solutions, Inc. Switch linearization by non-linear compensation of a field-effect transistor
US9013225B2 (en) 2013-02-04 2015-04-21 Skyworks Solutions, Inc. RF switches having increased voltage swing uniformity
US9654094B2 (en) 2014-03-12 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor switch circuit and semiconductor substrate
KR101520580B1 (ko) * 2014-03-31 2015-05-15 중앙대학교 산학협력단 전력 재분배 캐패시터를 이용한 ldmos rf 스위치 및 이를 이용한 통신 장치
US20160134281A1 (en) * 2014-05-19 2016-05-12 Skyworks Solutions, Inc. Switch isolation network
US9438223B2 (en) * 2014-05-20 2016-09-06 Qualcomm Incorporated Transistor based switch stack having filters for preserving AC equipotential nodes
US20150340322A1 (en) * 2014-05-23 2015-11-26 Rf Micro Devices, Inc. Rf switch structure having reduced off-state capacitance
US9577626B2 (en) 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9620617B2 (en) * 2014-09-04 2017-04-11 Newport Fab, Llc Structure and method for reducing substrate parasitics in semiconductor on insulator technology
US10032731B2 (en) 2014-09-08 2018-07-24 Skyworks Solutions, Inc. Voltage compensated switch stack
US9467124B2 (en) 2014-09-30 2016-10-11 Skyworks Solutions, Inc. Voltage generator with charge pump and related methods and apparatus
US10680524B2 (en) 2014-12-10 2020-06-09 Richwave Technology Corp. Fast-charging voltage generator
US9590500B2 (en) 2014-12-10 2017-03-07 Richwave Technology Corp. Voltage generator
US10382036B2 (en) 2015-01-29 2019-08-13 Qualcomm Incorporated High voltage switch
KR101693983B1 (ko) * 2015-05-06 2017-01-06 한양대학교 산학협력단 캐패시티브 디바이딩을 이용한 전압 제어 발진기
WO2016183146A1 (en) * 2015-05-12 2016-11-17 Skyworks Solutions, Inc. Silicon-on-insulator devices having contact layer
CN107924938B (zh) 2015-06-16 2019-08-09 泰戈尔技术股份有限公司 高性能射频开关
DE102015211087B4 (de) * 2015-06-17 2019-12-05 Soitec Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
US20170287855A1 (en) * 2016-03-31 2017-10-05 Skyworks Solutions, Inc. Variable handle wafer resistivity for silicon-on-insulator devices
DE102016108231A1 (de) 2016-05-03 2017-11-09 Infineon Technologies Ag Schalter
JP6856121B2 (ja) * 2017-07-06 2021-04-07 株式会社村田製作所 電圧供給回路および高周波回路モジュール
JP6996934B2 (ja) * 2017-10-20 2022-01-17 新日本無線株式会社 高周波スイッチ装置
US10693459B2 (en) * 2017-12-31 2020-06-23 Skyworks Solutions, Inc. Biasing architectures and methods for lower loss switches
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
CN109584928B (zh) * 2018-11-30 2021-07-23 中国科学院微电子研究所 一种用于静态随机存储器的写辅助电路以及写辅助方法
CN110929420B (zh) * 2019-12-04 2023-07-11 上海华虹宏力半导体制造有限公司 Cmos射频开关的仿真方法、装置及通信终端
KR20220015764A (ko) * 2020-07-31 2022-02-08 삼성전기주식회사 Rf 스위치 시스템, rf 스위치 보호 회로, 그리고 이의 보호 방법
CN115548009A (zh) * 2021-06-29 2022-12-30 联华电子股份有限公司 半导体结构及其制造方法
JP2023046584A (ja) * 2021-09-24 2023-04-05 株式会社東芝 スイッチ回路
US11863227B2 (en) 2021-10-25 2024-01-02 Analog Devices International Unlimited Company Radio frequency switches with fast switching speed
US20230246639A1 (en) * 2021-12-28 2023-08-03 Skyworks Solutions, Inc. Switching time reduction of an rf switch

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP2000243967A (ja) * 1999-02-22 2000-09-08 Sony Corp 半導体装置の製造方法
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP2004135164A (ja) * 2002-10-11 2004-04-30 Oki Electric Ind Co Ltd 送受信回路
JP2005228779A (ja) 2004-02-10 2005-08-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7910993B2 (en) * 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7459988B1 (en) * 2006-09-18 2008-12-02 Rf Micro Devices, Inc. High linearity wide dynamic range radio frequency antenna switch
JP2008034431A (ja) * 2006-07-26 2008-02-14 Denso Corp 半導体装置の特性シミュレーション方法
WO2008057524A1 (en) 2006-11-10 2008-05-15 Skyworks Solutions, Inc. Compact low loss high frequency switch with improved linearity performance
JP5057804B2 (ja) * 2007-03-12 2012-10-24 株式会社東芝 半導体装置
US7960772B2 (en) * 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US7649430B2 (en) * 2007-09-28 2010-01-19 Advantest Corporation Switching device, and testing apparatus
JP2009194891A (ja) * 2008-01-15 2009-08-27 Toshiba Corp 高周波スイッチ回路
JP2008199673A (ja) * 2008-05-07 2008-08-28 Renesas Technology Corp 半導体集積回路装置
JP2010233207A (ja) * 2009-03-05 2010-10-14 Panasonic Corp 高周波スイッチ回路及び半導体装置

Also Published As

Publication number Publication date
US9524985B2 (en) 2016-12-20
US10135438B2 (en) 2018-11-20
WO2011045442A2 (en) 2011-04-21
US20130009725A1 (en) 2013-01-10
EP2489074A2 (en) 2012-08-22
JP2013507873A (ja) 2013-03-04
WO2011045442A3 (en) 2011-06-16
IES20100668A2 (en) 2011-04-27
US20170201250A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
JP5751498B2 (ja) スイッチングシステム及びスイッチング方法
US11196414B2 (en) Circuit and method for controlling charge injection in radio frequency switches
US10790820B2 (en) Switch circuit and method of switching radio frequency signals
US8970278B2 (en) High power FET switch
KR101818556B1 (ko) 이면측 바디 연결을 가진 반도체-온-절연체
EP3069446B1 (en) Circuits and methods for improved quality factor in a stack of transistors
US7928794B2 (en) Method and apparatus for a dynamically self-bootstrapped switch
US7274222B2 (en) Control method for an analogue switch
US11184002B2 (en) Switch device for switching an analog electrical input signal
KR100866960B1 (ko) 반도체 집적 회로
JP2005203643A (ja) 高周波スイッチ
US20190288119A1 (en) Semiconductor-On-Insulator Transistor with Improved Breakdown Characteristics
US20120153396A1 (en) Semiconductor device
US7193264B2 (en) Floating gate transistors
JP2009534855A (ja) 駆動回路及び該駆動回路で使用されるドレイン拡張型トランジスタ
KR100589094B1 (ko) 반도체 장치
JP2003100893A (ja) 高周波スイッチ装置
IE20100668U1 (en) Switching system and method
US8102456B2 (en) CCD array with integrated high voltage protection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141218

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20150330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150507

R150 Certificate of patent or registration of utility model

Ref document number: 5751498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees