JP2004135164A - 送受信回路 - Google Patents
送受信回路 Download PDFInfo
- Publication number
- JP2004135164A JP2004135164A JP2002299260A JP2002299260A JP2004135164A JP 2004135164 A JP2004135164 A JP 2004135164A JP 2002299260 A JP2002299260 A JP 2002299260A JP 2002299260 A JP2002299260 A JP 2002299260A JP 2004135164 A JP2004135164 A JP 2004135164A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- circuit
- control signal
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/408—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency the transmitter oscillator frequency being identical to the receiver local oscillator frequency
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transceivers (AREA)
- Transmitters (AREA)
Abstract
【構成】本発明の送受信回路は、送信制御信号112に応答して送信信号110を出力する送信回路102と、送信制御信号112の波形を調整しスイッチ切換信号114として出力する波形調整回路109と、アンテナ端子101と送信回路102との間に接続されスイッチ切換信号114に応答して送信信号110をアンテナ端子101に伝達するスイッチ素子SW1とを有する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は送受信回路に係り、特に送受信切換時における雑音の放射を抑制をした送受信回路に関するものである。
【0002】
【従来の技術】
従来の送受信回路は、アンテナ端子と、アンテナ端子へ送信信号を出力する送信回路と、アンテナ端子からの受信信号を増幅し出力する受信回路と、送信回路から出力された送信信号をアンテナ端子に、アンテナ端子からの受信信号を受信回路にそれぞれ振り分けるアンテナスイッチと、送信回路及び受信回路における周波数変換のための発振を行う位相同期ループ回路とを有する。送信回路は、入力された信号を増幅し送信信号として出力する電力増幅器(パワーアンプ(PA)、以下、パワーアンプという)を有し、受信回路は、受信信号を増幅し次段へ出力する低雑音増幅器(ローノイズアンプ(LNA)、以下、ローノイズアンプという)を有する。アンテナスイッチは、アンテナ端子とパワーアンプとを接続するスイッチ素子と、アンテナ端子とローノイズアンプとを接続するスイッチ素子とを有する。従来の送受信回路を開示した文献としては、例えば、特開2002−76956がある。
【0003】
【特許文献1】
特開2002−76956
【0004】
【発明が解決しようとする課題】
しかしながら、従来の送受信回路においては、送受信の切り換え時にアンテナから雑音が放射されるという問題があった。この問題は、特に、受信から送信への切り換え時にみられ、送受信回路の特性を劣化させていた。この問題は、次の2つの原因によるものであった。1つ目の原因は、アンテナスイッチの切り換えによるものである。アンテナスイッチは、アンテナ端子と送信回路とを接続するスイッチ素子と、アンテナ端子と受信回路とを接続するスイッチ素子とで構成される。このスイッチ素子の高速な切り換えにより、スイッチ素子自体が雑音を発生し、その雑音がアンテナ端子を介して放射されていた。また、2つ目の原因は、送受信の切り換え時における位相同期ループ回路の負荷変動によるものであった。位相同期ループ回路は発振器を備えている。送受信の切り換え時に、この発振器の負荷が変動することにより発振周波数が変動し、送信信号に雑音が発生していた。
【0005】
【課題を解決するための手段】
この発明に係る送受信回路は、前述の課題を解決するためになされたものであり、その代表的なものは、送信制御信号の波形を調整しスイッチ切換信号としてスイッチ素子へ出力する波形調整回路を有する。スイッチ素子は、このスイッチ切換信号に応答して送信回路から出力された送信信号をアンテナ端子に伝達する。
【0006】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
(第1の実施の形態)
本発明の第1の実施の形態に係る送受信回路について説明する。図1は、本発明の第1の実施の形態に係る送受信回路の構成を示す回路図である。本発明の第1の実施の形態に係る送受信回路は、アンテナ端子101と、アンテナ端子101へ送信信号110を出力する送信回路102と、アンテナ端子101からの受信信号111を増幅し出力する受信回路103と、送信回路102から出力された送信信号110をアンテナ端子101にアンテナ端子101からの受信信号111を受信回路103にそれぞれ振り分けるアンテナスイッチ104と、送信回路102及び受信回路103で行われる周波数変換のための発振を行う位相同期ループ回路(以下、PLL回路という)108と、送信制御信号112の波形を調整しスイッチ切換信号114として出力する波形調整回路109と、PLL回路108の出力信号を送信回路102若しくは受信回路103のどちらかに振り分けて伝達するスイッチ回路SW3とで構成される。なお、信号と当該信号を伝達するための配線とは同じ符号であらわすものとする。アンテナ端子101には、アンテナANTが接続される。
【0007】
送信回路102は、電力増幅器(パワーアンプ(PA)、以下、パワーアンプという)105を有する。受信回路103は、低雑音増幅器(ローノイズアンプ(LNA)、以下、ローノイズアンプという)106とミキサー107とを有する。ミキサー107は、ローノイズアンプ106からの信号とPLL回路108からの信号をミキシングして次段へ出力する。アンテナスイッチ104は、アンテナ端子101とパワーアンプ105とを接続するスイッチ素子SW1(第1のスイッチ素子)と、アンテナ端子101とローノイズアンプ106とを接続するスイッチ素子SW2とを有する。
【0008】
スイッチ素子SW1は、Nチャネル型MOSトランジスタ(以下、NMOSトランジスタという)により構成される。スイッチ素子SW1であるNMOSトランジスタは、アンテナ端子101に接続される第1電極と、パワーアンプ105の出力端子に接続される第2電極と、抵抗素子R1及びスイッチ切換信号線114を介して波形調整回路109に接続される制御電極(ゲート)とを有する。ここで、抵抗素子R1は、スイッチ切換信号を伝達する制御信号線114に送信信号110及び受信信号111が流れ込むことを防止する為に設けられているものである。スイッチ素子SW2は、NMOSトランジスタにより構成される。スイッチ素子SW2であるNMOSトランジスタは、アンテナ端子101に接続される第1電極と、ローノイズアンプ106の入力端子に接続される第2電極と、受信制御信号113が印加される制御電極(ゲート)とを有する。ここで、抵抗素子R2は、受信制御信号を伝達する制御信号線113に送信信号110及び受信信号111が流れ込むことを防止するために設けられている。
【0009】
波形調整回路109は、抵抗素子R3と容量素子C1とで構成されるローパスフィルタである。抵抗素子R3の一端は、スイッチ切換信号を伝達するスイッチ切換信号線114に接続され、抵抗素子R3の他端は、送信制御信号を伝達する送信制御信号線112に接続される。容量素子C1は、抵抗素子R3の一端と接地ノードとの間に接続される。接地ノードには、接地電位GNDが供給される。
【0010】
次に、本発明の第1の実施の形態に係る送受信回路の動作について説明する。まず、受信時の動作について説明する。受信時、受信制御信号113はハイレベル(以下、“H”とする)であり、送信制御信号112及びスイッチ切換信号114はローレベル(以下、“L”とする)である。スイッチ素子SW2は、“H”の受信制御信号113に応答してオン状態となっている。スイッチ素子SW2がオン状態となっていることにより、アンテナ端子101とローノイズアンプ106の入力端子とが導通されている。また、スイッチ素子SW1は、“L”のスイッチ切換信号114に応答してオフ状態となっている。スイッチ素子SW1がオフ状態となっていることにより、アンテナ端子101とパワーアンプ105の入力端子との接続は遮断されている。以上の動作により、アンテナANTにより受信された信号は、アンテナ端子101、スイッチ素子SW2及び受信信号線111を介してローノイズアンプ106(受信回路部103)へ伝送される。受信回路部103は、受信信号の増幅を行い次段へ出力する。
【0011】
次に、受信から送信への切り換え時の動作について説明する。受信から送信への切り換え時、送信制御信号112及びスイッチ切換信号114は“L”から“H”へと変化する。送信制御信号112はパルス状の波形を示す。スイッチ回路SW3は、“H”の送信制御信号112に応答してPLL回路118とパワーアンプ105の入力端子とを導通させる。また、パワーアンプ105は、“H”の送信制御信号112に応答して活性状態となる。
【0012】
波形調整回路109は、パルス状の波形を示す送信制御信号112に基づいて、滑らかな波形を示すスイッチ切換信号114を生成する。送信制御信号が“H”となることにより、波形調整回路109を構成する容量素子C1に電荷が供給され容量素子C1が充電される。容量素子C1が充電されることにより、ノードn1の電位レベル、すわなち、スイッチ切換信号114のレベルが緩やかに上昇する。ここで、ノードn1の電位レベルの上昇速度、すなわち、スイッチ切換信号の波形の形状は、抵抗素子R3の抵抗値と容量素子C1の容量値とで決まる時定数により調整できる。スイッチ素子SW1は、“L”から“H”へと緩やかに変化するスイッチ切換信号114に応答して徐々にオン状態となる。スイッチ素子SW1がオン状態となることにより、アンテナ端子101とパワーアンプ105とが導通される。ここで、スイッチ素子SW1は、 “L”から“H”へと緩やかに変化するスイッチ切換信号114に応答して徐々にオン状態となるため、スイッチ素子SW1から発生する雑音を低減することができる。
【0013】
一方、受信制御信号113は、“H”から“L”へと変化する。スイッチ素子SW2は、“L”の受信制御信号113に応答してオフ状態となる。また、ローノイズアンプ106及びミキサー107は、“L”の受信制御信号113に応答して非活性状態となる。
【0014】
以上の動作により、パワーアンプ105(送信回路部102)から出力された送信信号110は、送信信号線110及びスイッチ素子SW1を介してアンテナ端子101へと伝達される。
【0015】
以上説明したように、本実施の形態に係る送受信回路は、送信制御信号112の波形を調整しスイッチ切換信号114として出力する波形調整回路109を備えることにより、アンテナスイッチ104を構成するスイッチ素子SW1のオン/オフ動作に伴う雑音の発生を低減することができ、アンテナANTから放射される雑音を低減することができる。
【0016】
(第2の実施の形態)
次に、本発明の第2の実施の形態に係る送受信回路について説明する。図2は、本発明の第2の実施の形態に係る送受信回路の構成を示す回路図である。本実施の形態に係る送受信回路は、図1に示した第1の実施の形態に係る送受信回路の波形調整回路109に代え、波形調整回路309を設けたものである。その他の構成は、図1に示した第1の実施の形態に係る送受信回路の構成と同じである。なお、同一の構成には同一の符号を付すものとする。
【0017】
波形調整回路309は、送信制御信号112の波形を調整しスイッチ切換信号114として出力する回路である。波形調整回路309は、アンテナスイッチ104を構成する抵抗素子R1を介してスイッチ素子SW1に接続される。この波形調整回路309は、送信制御信号112に応答してノードn31(第1のノード)に所定の電流(電荷)を出力する電流源回路301と、ノードn31に出力された電荷を蓄積する容量素子C31とで構成される。
【0018】
ここで、電流源回路301について図3を参照して詳細に説明する。図3は、電流源回路301の構成を示す回路図である。電流源回路301は、所定の電流Irefを出力する電流源401と、送信制御信号112に応答して動作するスイッチ素子SW41及びSW42と、第1のカレントミラー回路を構成するNMOSトランジスタN1及びN2と、第2のカレントミラー回路を構成するPチャネル型MOSトランジスタ(以下、PMOSトランジスタという)P1及びP2とで構成される。電流源401は、電源ノードとNMOSトランジスタN1との間に接続される。電源ノードには、電源電位VDDが供給される。スイッチ素子SW41は、NMOSトランジスタN2とノードn31との間に接続される。スイッチ素子SW42は、電源ノードとPMOSトランジスタP1及びP2のゲートとの間に接続される。NMOSトランジスタN1のソース(第1電極)は、接地ノードに接続される。接地ノードには、接地電位GNDが供給される。NMOSトランジスタN1のドレイン(第2電極)は電流源401に接続され、ゲート(制御電極)はドレインに接続される。NMOSトランジスタN2のソース(第1電極)は接地ノードに接続され、ドレイン(第2電極)はPMOSトランジスタP1に接続され、ゲート(制御電極)はNMOSトランジスタN1のゲートに接続される。NMOSトランジスタN1とNMOSトランジスタN2とでカレントミラー回路が構成される。NMOSトランジスタN1がカレントミラー回路の電流入力側となり、NMOSトランジスタN2がカレントミラー回路の電流出力側となる。NMOSトランジスタN1及びN2は、同一のディメンジョン比に設定されている。PMOSトランジスタP1のソース(第1電極)は電源ノードに接続され、ドレイン(第2電極)はNMOSトランジスタN2のドレインに接続され、ゲート(制御電極)はドレインに接続される。PMOSトランジスタP2のソース(第1電極)は電源ノードに接続され、ドレイン(第2電極)はノードn31に接続され、ゲート(制御電極)はPMOSトランジスタP1のゲートに接続される。PMOSトランジスタP1とPMOSトランジスタP2とでカレントミラー回路が構成される。PMOトランジスタP1がカレントミラー回路の電流入力側となり、PMOSトランジスタP2がカレントミラー回路の電流出力側となる。PMOSトランジスタP1及びP2は、同一のディメンジョン比に設定されている。容量素子C31は、ノードn31と接地ノードとの間に接続される。ノードn31は、図3に示す抵抗素子R1を介してスイッチ素子SW1に接続される。
【0019】
次に、本発明の第2の実施の形態に係る送受信回路の動作について説明する。まず、受信時の動作について説明する。受信時、受信制御信号113は“H”であり、送信制御信号112及びスイッチ切換信号114は “L”である。スイッチ素子SW2は、“H”の受信制御信号113に応答してオン状態となっている。スイッチ素子SW2がオン状態となっていることにより、アンテナ端子101とローノイズアンプ106の入力端子とは導通されている。また、スイッチ素子SW1は、“L”のスイッチ切換信号114に応答してオフ状態となっている。スイッチ素子SW1がオフ状態となっていることにより、アンテナ端子101とパワーアンプの出力端子105との接続は遮断されている。以上の動作により、アンテナANTにより受信された信号は、アンテナ端子101、スイッチ素子SW2及び受信信号線111を介してローノイズアンプ106(受信回路部103)へ伝達される。受信回路部103は、受信信号111の増幅を行い次段へ出力する。
【0020】
次に、受信から送信への切り換え時の動作について説明する。受信から送信への切り換え時、送信制御信号112及びスイッチ切換信号114は“L”から“H”へと変化する。ここで、図4参照して、送信制御信号112及びスイッチ切換信号114の状態変化について説明する。図4は、送信制御信号112及びスイッチ切換信号114の状態変化を示す波形図である。
【0021】
時刻t0において、送信制御信号112及びスイッチ切換信号114は“L”である。時刻t1において、送信制御信号112が“L”から“H”へと変化する。このとき、送信制御信号112はパルス状の波形を示す。スイッチ回路SW3は、“H”の送信切換信号112に応答してPLL回路108とパワーアンプ105の入力端子とを導通させる。パワーアンプ105は、“H”の送信制御信号112に応答して活性状態となる。
【0022】
波形調整回路309は、パルス状の波形を示す送信制御信号112に基づいて、レベルが緩やかに上昇するスイッチ切換信号114を生成する。電流源回路301は、“H”の送信制御信号112に応答してノードn31に電流(電荷)を供給する。容量素子C31はノードn31からの電荷を蓄積することにより充電される。ノードn31の電位レベルは、容量素子C31が充電されることにより緩やかに上昇する。ここで、ノードn31の電位レベルの上昇スピード、すなわちスイッチ切換信号114の波形の形状は、電流源回路301から出力される電流量と容量素子C31の容量値とによって決まる。
【0023】
電流源回路301の動作について図3を用いて詳細に説明する。スイッチ素子SW41及びSW42は、“H”の送信制御信号112に応答してオフ状態となる。このとき、電流源401から出力された所定の電流IrefがNMOSトランジスタN1に流れる。NMOSトランジスタN1及びN2は、カレントミラー回路を構成し、ディメンジョン比が同一であるため、PMOSトランジスタP1を介してNMOSトランジスタN2にも電流Irefが流れる。PMOSトランジスタP1及びPMOSトランジスタP2は、カレントミラー回路を構成し、ディメンジョン比が同一であるため、PMOSトランジスタP2に電流Irefが流れる。PMOSトランジスタP2に流れる電流Irefはノードn31を介して容量素子C31へ流れる。
【0024】
容量素子C31に電流Irefが流れることにより、電荷が容量素子C31に蓄積される。容量素子C31に電荷が蓄積されることにより容量素子C31が充電され、ノードn31の電位レベルが緩やかに上昇する。以上の動作により、スイッチ切換信号114は、“L”から“H”へと緩やかに変化する。
【0025】
ノードn31の電位レベルの上昇速度は、電流Irefの値と、容量素子C31の容量値とにより決まり、電流Irefの電値をiref、容量素子C31の容量値をc31とすると、ノードn31の電位レベルの上昇速度は次式のようになる。
【0026】
【数1】
iref/c31
従って、ノードn31の電位レベルVn31は、次式のようになる。
【0027】
【数2】
Vn31≒iref・t/c31
スイッチ素子SW1は、“L”から“H”へと緩やかに変化するスイッチ切換信号114に応答して徐々にオン状態となる。スイッチ素子SW1がオン状態となることにより、アンテナ端子101とパワーアンプ105とが導通される。ここで、スイッチ素子SW1が徐々にオン状態となることにより、スイッチ素子SW1から発生する雑音が低減される。
【0028】
一方、受信制御信号113は、“H”から“L”へと変化する。スイッチ素子SW2は、“L”の受信制御信号113に応答してオフ状態となる。また、ローノイズアンプ106及びミキサー107は、“L”の受信制御信号113に応答して非活性状態となる。
【0029】
以上の動作により、パワーアンプ105(送信回路部102)から出力された送信信号110は、送信信号線110及びスイッチ素子SW1を介してアンテナ端子101へと伝達される。
【0030】
次に、送信から受信への切り換え時の動作について説明する。送信から受信への切り換え時、送信制御信号112は“H”から“L”へと変化する(図4時刻t2)。このとき、送信制御信号112はパルス状の波形を示す。スイッチ素子SW41及びSW42は、“L”の送信制御信号112に応答してオン状態になる。PMOSトランジスタP1及びP2は、スイッチ素子SW41及びSW42がオン状態となり、ソースに印加される電位とゲートに印加される電位が同電位となるため、オフ状態となる。また、NMOSトランジスタN1には、電流源401から出力された電流Irefが流れる。NMOSトランジスタN1及びN2はカレントミラー回路を構成し、かつ、ディメンジョン比が同一に設定されているため、NMOSトランジスタN2に電流Irefが流れる。ここで、NMOSトランジスタN2のドレインと電源ノードとの間の電流経路は遮断されているため、容量素子C31に蓄積されていた電荷がノードn31及びNMOSトランジスタN2を介して接地ノードへ放電される。容量素子C31に蓄積されていた電荷が放電されることにより、ノードn31の電位レベルは緩やかに下降する。ノードn31の電位レベルの下降速度は、電流Irefの電流値と、容量素子C31の容量値とにより決まり、電流Irefの電流値をiref、容量素子C31の容量値をc31とすると、ノードn31の電位レベルの下降速度は次式のようになる。
【0031】
【数3】
−Iref/c31
従って、ノードn31の電位レベルVn31は、次式のようになる。
【0032】
【数4】
Vn31≒VDD−iref・t/c31
一方、受信制御信号113は、“L”から“H”へと変化する。スイッチ素子SW2は、“H”の受信制御信号113に応答してオン状態となる。また、ローノイズアンプ106及びミキサー107は、“H”の受信制御信号113に応答して活性状態となる。
【0033】
以上の動作により、アンテナANTにより受信された信号は、アンテナ端子101、スイッチ素子SW2及び受信信号線111を介してローノイズアンプ106(受信回路部103)へ伝達される。
【0034】
以上説明したように、本実施の形態に係る送受信回路は、送信制御信号112の波形を調整しスイッチ切換信号114として出力する波形調整回路309を備えることにより、アンテナスイッチ104を構成するスイッチ素子SW1のオン/オフ動作に伴う雑音の発生を低減することができ、アンテナANTから放射される雑音を低減することができる。
【0035】
(第3の実施の形態)
次に、本発明の第3の実施の形態に係る送受信回路について説明する。図5は、本発明の第3の実施の形態に係る送受信回路の構成を示す回路図である。本実施の形態に係る送受信回路は、所望の抵抗値を有する抵抗素子R61と、送信制御信号112に応答して動作するスイッチ素子SW61と、送信信号110が送信制御信号線112に流れ込むことを防止するために設けられた抵抗素子R62とを有する。第1の実施の形態に係る送受信回路と同一の構成には同一の符号を付すものとする。
【0036】
抵抗素子R61は、パワーアンプ105の出力端子と接地ノードとの間に接続される。接地ノードには接地電位GNDが供給される。抵抗素子R61の抵抗値は、アンテナの入力インピーダンスと同一の値に設定される。言い換えると、抵抗素子R61の抵抗値は、スイッチ素子SW1がオン状態のときにパワーアンプから見た負荷インピーダンスと同一の値に設定される。本実施の形態に係る送受信回路をBluetooth(Telefonaktiebolaget LM Ericsson,Swedenの登録商標)のRF回路に使用する場合、抵抗素子R61の抵抗値は50Ωに設定される。
【0037】
スイッチ素子SW61は、抵抗素子R61とパワーアンプ105の出力端子との間に接続される。スイッチ素子SW61は、NMOSトランジスタで構成される。スイッチ素子SW61を構成するNMOSトランジスタは、抵抗素子R62及びインバータINV61を介して送信制御信号線112に接続されるゲート(制御電極)と、抵抗素子R61に接続される第1電極と、ノードn61を介してパワーアンプ105の出力端子に接続される第2電極とを有する。スイッチ素子61を構成するNMOSトランジスタのゲートには、送信制御信号112の反転信号が印加される。
【0038】
パワーアンプ105の入力端子はスイッチ回路SW3を介してPLL回路108を構成する発振器601に接続され、出力端子はノードn61を介してスイッチ素子SW61及びスイッチ素子SW1に接続される。
【0039】
次に、本実施の形態に係る送受信回路の動作について、送信前と送信時とに分けて説明する。まず、送信前の動作について説明する。送信前、送信制御信号112は、“L”となっている。スイッチ素子SW1は、“L”の送信制御信号に応答してオフ状態となっている。スイッチ素子SW1がオフ状態となっていることにより、パワーアンプ105とアンテナ端子101との接続は遮断されている。スイッチ素子SW61は、“L”の送信制御信号112の反転信号である“H”の信号に応答してオン状態となっている。スイッチ素子SW61がオン状態となっていることにより、パワーアンプ105の出力端子には抵抗素子R61が接続されている。このようにして、送信前は、パワーアンプ105から見た負荷インピーダンスは、抵抗素子R61の抵抗値である50Ωとなっている。
【0040】
次に、送信時の動作について説明する。送信を開始する時、送信制御信号は“L”から“H”へと切り変わる。スイッチ素子SW1は、“H”の送信制御信号112に応答してオン状態となる。スイッチ素子SW1がオン状態となることにより、パワーアンプ105とアンテナ端子101とがスイッチ素子SW1を介して接続される。スイッチ素子SW61は、“H”の送信制御信号112の反転信号である“L”の信号に応答してオフ状態となる。このようにして、送信時は、パワーアンプ105から見た負荷インピーダンスは、アンテナの入力インピーダンスである50Ωとなっている。以上の動作により、送信開始前と送信開始後とで、パワーアンプ105からみた負荷インピーダンスを一定に保つことができ、パワーアンプ105の負荷変動による発振器601の負荷変動を抑制することができる。
【0041】
以上説明したように、本実施の形態に係る送受信回路は、所望の抵抗値を有する抵抗素子R61と、送信制御信号112に応答して動作するスイッチ素子SW61とを有することにより、パワーアンプ105の負荷変動による発振器601(PLL回路108)の負荷変動を抑制することができ、アンテナANTから放射される雑音を低減することができる。
【0042】
(第4の実施の形態)
次に、本発明の第4の実施の形態に係る送受信回路について説明する。図6は、本発明の第4の実施の形態に係る送受信回路の構成を示す回路図である。本実施の形態に係る送受信回路は、送信制御信号112に応答してパワーアンプ105の出力端子と受信回路103とを接続するスイッチ回路SW61(第2のスイッチ素子)を有している。スイッチ回路SW61は、NMOSトランジスタで構成される。スイッチ回路SW61を構成するNMOSトランジスタの第1の電極はパワーアンプ105の出力端子に接続され、第2の電極は受信回路部103を構成するローノイズアンプ106の入力端子に接続される。スイッチ素子SW61を構成するNMOSトランジスタの制御電極(ゲート)は、抵抗素子R61及びインバータINV61を介して送信制御信号線112に接続される。スイッチ素子SW61を構成するNMOSトランジスタのゲートには、送信制御信号112の反転信号が印加される。
【0043】
本実施の形態に係る送受信回路をBluetoothのRF回路に使用する場合、受信回路103を構成するローノイズアンプ106は、整合回路により入力インピーダンスが50Ωに設定されている。
【0044】
次に、本実施の形態に係る送受信回路の動作について、送信前と送信時とに分けて説明する。まず、送信前の動作について説明する。送信前、送信制御信号112は、“L”となっている。スイッチ素子SW1は、“L”の送信制御信号112に応答してオフ状態となっている。スイッチ素子SW1がオフ状態となっていることにより、パワーアンプ105の出力端子とアンテナ端子101との接続は遮断されている。スイッチ素子SW61は、“L”の送信制御信号112の反転信号である“H”の信号に応答してオン状態となっている。スイッチ素子SW61がオン状態となっていることにより、パワーアンプ105の出力端子はローノイズアンプ106の入力端子に接続されている。このようにして、送信前は、パワーアンプ105から見た負荷インピーダンスは、ローノイズアンプ106の入力インピーダンスである50Ωとなっている。
【0045】
次に、送信時の動作について説明する。送信を開始する時、送信制御信号は“L”から“H”へと切り変わる。スイッチ素子SW1は、“H”の送信制御信号112に応答してオン状態となる。スイッチ素子SW1がオン状態となることにより、パワーアンプ105とアンテナ端子101とがスイッチ素子SW1を介して接続される。スイッチ素子SW61は、“H”の送信制御信号の反転信号である“L”の信号に応答してオフ状態となる。このようにして、送信時において、パワーアンプ105から見た負荷インピーダンスは、アンテナの入力インピーダンスである50Ωとなる。
【0046】
以上説明したように、本実施の形態に係る送受信回路は、パワーアンプ105の出力端子とローノイズアンプ106の出力端子との間に接続され、送信制御信号112に応答して動作するスイッチ素子SW61を有することにより、パワーアンプ105の負荷変動による発振器601の負荷変動を抑制することができ、アンテナANTから放射される雑音を低減することができる。
【0047】
(第5の実施の形態)
次に、本発明の第5の実施の形態に係る送受信回路について説明する。図7は、本発明の第5の実施の形態に係る送受信回路の構成を示す回路図である。本実施の形態に係る送受信回路は、送信制御信号112を所定の時間遅延させスイッチ切換信号914として出力する遅延回路901を有する。遅延回路901は、送信制御信号線112とスイッチ切換信号線914との間に接続される。スイッチ切換信号線914は、遅延回路901から出力されるスイッチ切換信号914を伝達する信号線である。スイッチ切換信号線914は、アンテナスイッチ104を構成する抵抗素子R1を介してスイッチ素子SW1に接続される。その他の構成は、図1に示した第1の実施の形態に係る送受信回路の構成と同一7の構成には同一の符号を付すものとする。
【0048】
次に、本実施の形態に係る送受信回路の動作について図8を参照して説明する。図8は、送信制御信号112及びスイッチ切換信号914とPLL回路108の出力周波数との関係を示す波形図である。時刻t1において、PLL回路108は活性状態となり周波数設定を行う。PLL回路108の発振周波数は、所定の設定周波数へと収束していく。時刻t2において、送信制御信号112が“L”から“H”へと変化する。スイッチ回路SW3は、“H”の送信制御信号112に応答してPLL回路108とパワーアンプ105の入力端子とを接続する。パワーアンプ105は、“H”の送信制御信号112に応答して活性状態となる。この時、発振器901に活性状態となったパワーアンプ105が接続されるため、発振器901の負荷が変動し発振周波数の変動が起こる。その後、PLL回路108により、発振周波数は設定周波数へと収束する。
【0049】
時刻t3において、スイッチ切換信号914が“L”から“H”へと変化する。スイッチ切換信号914が“H”となることにより、スイッチ素子SW1がオン状態となる。スイッチ素子SW1がオン状態となることにより、パワーアンプ105から出力される送信信号110がスイッチ素子SW1を介してアンテナ端子101へと伝送される。この時、PLL回路の出力周波数は設定周波数で安定しているため、パワーアンプ105から出力される送信信号110も安定したものとなっている。
【0050】
以上説明したように、本実施の形態に係る送受信回路は、送信制御信号112を所定の時間遅延させスイッチ切換信号914としてスイッチ素子SW1に出力する遅延回路901を有することにより、PLL回路108の出力周波数が安定した後に送信信号110を出力することができ、アンテナANTから放射される雑音を低減することができる。
【0051】
【発明の効果】
以上詳細に説明したように、この発明の代表的なものによれば、送信制御信号の波形を調整しスイッチ切換信号としてスイッチ素子へ出力する波形調整回路を有し、スイッチ素子はスイッチ切換信号に応答して送信回路から出力された送信信号をアンテナ端子に伝達することにより、スイッチ素子における雑音の発生を抑制でき、送受信の切り換え時におけるアンテナ端子からの雑音の放射を抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る送受信回路の構成を示す回路図
【図2】本発明の第2の実施の形態に係る送受信回路の構成を示す回路図
【図3】電流源回路301の構成を示す回路図
【図4】送信制御信号112及びスイッチ切換信号114の状態変化を示す波形図
【図5】本発明の第3の実施の形態に係る送受信回路の構成を示す回路図
【図6】本発明の第4の実施の形態に係る送受信回路の構成を示す回路図
【図7】本発明の第5の実施の形態に係る送受信回路の構成を示す回路図
【図8】送信制御信号112及びスイッチ切換信号914とPLL回路108の出力周波数との関係を示す波形図
【符号の説明】
101 アンテナ端子
102 送信回路
103 受信回路
104 アンテナスイッチ
105 パワーアンプ
106 ローノイズアンプ
107 ミキサー
108 PLL回路
109 波形調整回路
SW1,SW2 スイッチ素子
Claims (16)
- 送信制御信号に応答して送信信号を出力する送信回路と、
前記送信制御信号の波形を調整しスイッチ切換信号として出力する波形調整回路と、
アンテナ端子と、
前記アンテナ端子と前記送信回路との間に接続され、前記スイッチ切換信号に応答して前記送信信号を前記アンテナ端子に伝達するスイッチ素子と、
前記アンテナ端子からの受信信号を周波数変換し出力する受信回路とを有することを特徴とする送受信回路。 - 前記スイッチ素子は、前記アンテナ端子に接続される第1電極と、前記送信回路に接続される第2電極と、制御電極とを有するトランジスタにより構成され、
前記波形調整回路は、前記トランジスタの前記制御電極に接続され前記送信制御信号が印加される抵抗素子と、接地電位が供給される接地ノードと、前記抵抗素子と前記接地ノードとの間に接続された容量素子とにより構成されることを特徴とする請求項1記載の送受信回路。 - 前記スイッチ素子は、前記アンテナ端子に接続される第1電極と、前記送信回路に接続される第2電極と、制御電極とを有するトランジスタにより構成され、
前記波形調整回路は、前記トランジスタの前記制御電極に接続される第1のノードと、前記送信制御信号に応答して前記第1のノードに所定の電流を出力する電流源回路と、接地電位が供給される接地ノードと、前記第1のノードと前記接地ノードとの間に接続された容量素子とにより構成されることを特徴とする請求項1記載の送受信回路。 - 前記電流源回路は、
電源電位が供給される電源ノードと、
接地電位が供給される接地ノードと、
前記送信制御信号に応答して動作するスイッチ素子と、
前記電源ノードと前記接地ノードとの間に接続され、前記電源ノードに接続される電流入力側と、前記第1のノードに接続される電流出力側とを有する第1のカレントミラー回路と、
前記電源ノードに接続され、前記第1のカレントミラー回路の電流出力側に接続される電流入力側と、前記第1のノードに接続される電流出力側とを有し、前記送信制御信号に応答して動作する第2のカレントミラー回路とを有することを特徴とする請求項3記載の送受信回路。 - 前記送信回路は、前記送信制御信号に応答して前記送信信号を出力する電力増幅器を有することを特徴とする請求項1記載の送受信回路。
- 送信制御信号に応答して送信信号を出力する送信回路と、
アンテナ端子と、
前記アンテナ端子と前記送信回路との間に接続され、前記送信制御信号に応答して前記送信信号を前記アンテナ端子に伝達する第1のスイッチ素子と、
接地電位が供給される接地ノードと、
前記接地ノードに接続され、所定の抵抗値を有する抵抗素子と、
前記送信信号に応答して前記送信回路と前記抵抗素子とを接続する第2のスイッチ素子と、
前記アンテナ端子からの受信信号を周波数変換し出力する受信回路とを有することを特徴とする送受信回路。 - 前記第1のスイッチ素子は、第1論理レベルの前記送信制御信号に応答してオン状態となり、第2論理レベルの前記送信制御信号に応答してオフ状態となり、
前記第2のスイッチ素子は、第1論理レベルの前記送信信号に応答してオフ状態となり、第2論理レベルの前記送信制御信号に応答してオン状態となることを特徴とする請求項6記載の送受信回路。 - 前記第1のスイッチ素子は、前記アンテナ端子に接続される第1電極と、前記送信回路に接続される第2電極と、前記送信制御信号が印加される制御電極とを有するトランジスタにより構成され、
前記第2のスイッチ素子は、前記抵抗素子に接続される第1電極と、前記送信回路に接続される第2電極と、前記送信信号の反転信号が印加される制御電極とを有するトランジスタにより構成されることを特徴とする請求項6記載の送受信回路。 - 前記送信回路は、前記送信制御信号に応答して前記送信信号を出力する電力増幅器を有することを特徴とする請求項6記載の送受信回路。
- 送信制御信号に応答して送信信号を出力する送信回路と、
アンテナ端子と、
前記アンテナ端子と前記送信回路との間に接続され、前記送信制御信号に応答して前記送信信号を前記アンテナ端子に伝達する第1のスイッチ素子と、
前記アンテナ端子からの受信信号を周波数変換し出力する受信回路と、
前記送信信号に応答して前記送信回路と前記受信回路とを接続する第2のスイッチ素子とを有することを特徴とする送受信回路。 - 前記第1のスイッチ素子は、第1論理レベルの前記送信制御信号に応答してオン状態となり、第2論理レベルの前記送信制御信号に応答してオフ状態となり、
前記第2のスイッチ素子は、前記第1論理レベルの前記送信制御信号に応答してオフ状態となり、前記第2論理レベルの前記送信制御信号に応答してオン状態となることを特徴とする請求項10記載の送受信回路。 - 前記第1のスイッチ素子は、前記アンテナ端子に接続される第1電極と、前記送信回路に接続される第2電極と、前記送信制御信号が印加される制御電極とを有するトランジスタで構成され、
前記第2のスイッチ素子は、前記受信回路に接続される第1電極と、前記送信回路に接続される第2電極と、前記送信制御信号の反転信号が印加される制御電極とを有するトランジスタにより構成されることを特徴とする請求項10記載の送受信回路。 - 前記送信回路は、前記送信制御信号に応答して前記送信信号を出力する電力増幅器を有することを特徴とする請求項10記載の送受信回路。
- 前記受信回路は、前記受信信号が入力される低雑音増幅器を有することを特徴とする請求項10記載の送受信回路。
- 送信制御信号に応答して送信信号を出力する送信回路と、
所定の周波数の発振を行い前記送信回路に出力する位相同期ループ回路と、
前記送信制御信号を所定の時間遅延させスイッチ切換信号として出力する遅延回路と、
アンテナ端子と、
前記アンテナ端子と前記送信回路との間に接続され、前記スイッチ切換信号に応答して前記送信信号を前記アンテナ端子に伝達するスイッチ素子と、
前記アンテナ端子からの受信信号を周波数変換し出力する受信回路とを有することを特徴とする送受信回路。 - 前記送信回路は、前記位相同期ループ回路に接続され、前記送信制御信号に応答して前記送信信号を出力する電力増幅器を有することを特徴とする請求項15記載の送受信回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002299260A JP2004135164A (ja) | 2002-10-11 | 2002-10-11 | 送受信回路 |
US10/681,326 US7203465B2 (en) | 2002-10-11 | 2003-10-09 | Receiver/transmitter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002299260A JP2004135164A (ja) | 2002-10-11 | 2002-10-11 | 送受信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004135164A true JP2004135164A (ja) | 2004-04-30 |
Family
ID=32288453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002299260A Pending JP2004135164A (ja) | 2002-10-11 | 2002-10-11 | 送受信回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7203465B2 (ja) |
JP (1) | JP2004135164A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013507873A (ja) * | 2009-10-16 | 2013-03-04 | ファーフィクス リミテッド | スイッチングシステム及びスイッチング方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004035739A1 (de) * | 2004-07-23 | 2006-03-16 | Siemens Ag | Vorrichtung und Verfahren zur Signalübertragung mit Dämpfungseinheit |
KR20080034251A (ko) * | 2006-10-16 | 2008-04-21 | 삼성전자주식회사 | 시분할 복신 무선통신 시스템에서 수신회로를 보호하기위한 장치 및 방법 |
US8611829B2 (en) * | 2011-08-09 | 2013-12-17 | Motorola Mobility Llc | Tunable filter feedback to control antenna switch diversity |
US10270427B2 (en) * | 2015-12-07 | 2019-04-23 | Qorvo International Pte. Ltd. | On-chip balun circuit and multi-port antenna switch circuit |
EP3685467B1 (en) * | 2017-09-22 | 2021-07-07 | Telefonaktiebolaget LM Ericsson (PUBL) | Antenna connection circuits |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4859955A (en) * | 1985-11-06 | 1989-08-22 | The Grass Valley Group, Inc. | Apparatus for smoothing an abrupt change in signal level |
JPH0765326B2 (ja) | 1986-03-11 | 1995-07-19 | セイレイ工業株式会社 | バツクホ−の掘削作業部の回動制御機構 |
JPH027605A (ja) | 1988-04-26 | 1990-01-11 | Mitsubishi Electric Corp | 電子ボリューム回路 |
JPH0565140A (ja) | 1991-09-02 | 1993-03-19 | Sekisui Chem Co Ltd | 箱体の封緘装置 |
JP2849966B2 (ja) | 1992-03-30 | 1999-01-27 | シャープ株式会社 | 電流スイッチ回路 |
JPH05325405A (ja) | 1992-05-28 | 1993-12-10 | Matsushita Electric Ind Co Ltd | ミューティング装置 |
JPH06303058A (ja) | 1992-10-01 | 1994-10-28 | Seiko Epson Corp | 電子ボリューム回路 |
JP3359944B2 (ja) * | 1992-10-22 | 2002-12-24 | 株式会社日立国際電気 | 無線送受信機 |
JP3393441B2 (ja) | 1995-12-22 | 2003-04-07 | ソニー株式会社 | 通信端末装置 |
JPH09200021A (ja) * | 1996-01-22 | 1997-07-31 | Mitsubishi Electric Corp | 集積回路 |
JPH09204231A (ja) | 1996-01-25 | 1997-08-05 | Harness Sogo Gijutsu Kenkyusho:Kk | 自動車用電力制御回路 |
JPH09261109A (ja) | 1996-03-18 | 1997-10-03 | Casio Comput Co Ltd | 無線受信回路 |
JPH10107677A (ja) * | 1996-08-05 | 1998-04-24 | Sony Corp | 送受信装置 |
KR100290670B1 (ko) * | 1997-05-16 | 2001-07-12 | 윤종용 | 위상동기루프를사용한주파수합성기의락-업고속화회로 |
JPH11220426A (ja) | 1998-02-02 | 1999-08-10 | Kokusai Electric Co Ltd | 周波数ホッピング送信機 |
TW374271B (en) * | 1998-04-23 | 1999-11-11 | Winbond Electronics Corp | GFSK radio frequency transceiver of ISM band |
JPH11340870A (ja) | 1998-05-22 | 1999-12-10 | Japan Radio Co Ltd | 無線機用集積回路および無線機 |
JP2000286744A (ja) | 1999-03-30 | 2000-10-13 | Alps Electric Co Ltd | 送受切替回路 |
JP3721924B2 (ja) | 2000-03-06 | 2005-11-30 | 富士電機デバイステクノロジー株式会社 | 半導体集積回路 |
JP2002076956A (ja) | 2000-08-28 | 2002-03-15 | Sony Corp | 受信装置および受信方法 |
-
2002
- 2002-10-11 JP JP2002299260A patent/JP2004135164A/ja active Pending
-
2003
- 2003-10-09 US US10/681,326 patent/US7203465B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013507873A (ja) * | 2009-10-16 | 2013-03-04 | ファーフィクス リミテッド | スイッチングシステム及びスイッチング方法 |
Also Published As
Publication number | Publication date |
---|---|
US7203465B2 (en) | 2007-04-10 |
US20040116076A1 (en) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1769577B1 (en) | A method and apparatus for reducing the start time of a vcxo | |
KR100372486B1 (ko) | 수평발진회로 | |
JP5876368B2 (ja) | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 | |
US8212596B2 (en) | PLL circuit | |
US6271730B1 (en) | Voltage-controlled oscillator including current control element | |
US20140327487A1 (en) | Oscillator Having Dual Topology | |
US20120142283A1 (en) | Wireless communication apparatus | |
US20110053537A1 (en) | Frequency modulation receiver with a low power frequency synthesizer | |
US7696834B2 (en) | Voltage controlled oscillator and method capable of reducing phase noise and jitter with startup gain | |
US7446595B2 (en) | Charge pump circuit with power management | |
KR100293769B1 (ko) | 전하 펌핑 회로 및 pll 주파수 합성기 | |
JP2004135164A (ja) | 送受信回路 | |
US20100201451A1 (en) | Method and system for frequency calibration of a voltage controlled ring oscillator | |
US7511584B2 (en) | Voltage controlled oscillator capable of operating in a wide frequency range | |
EP2974020B1 (en) | Current-mode buffer with output swing detector for high frequency clock interconnect | |
US7375601B2 (en) | Dual-band oscillator | |
JP5727968B2 (ja) | 電流制御回路およびこれを用いたpll回路 | |
JP2012090130A (ja) | 半導体装置 | |
JP4455734B2 (ja) | 発振回路 | |
US7394329B2 (en) | Analog varactor | |
KR20040105859A (ko) | 전하 펌프 기반 위상 동기 루프에서 전류를 절약하기 위한방법 및 장치 | |
KR20050028172A (ko) | 고속 전압 제어 발진기 | |
JP2004356773A (ja) | 無線送信回路 | |
WO2006087508A1 (en) | Charge pump circuits | |
US9356582B2 (en) | Low jitter tunable voltage control oscillator with self calibration circuits to reduce chip fabrication process variation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040223 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050816 |