KR102127810B1 - 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 - Google Patents

복합 전자부품, 제조방법, 그 실장 기판 및 포장체 Download PDF

Info

Publication number
KR102127810B1
KR102127810B1 KR1020170126368A KR20170126368A KR102127810B1 KR 102127810 B1 KR102127810 B1 KR 102127810B1 KR 1020170126368 A KR1020170126368 A KR 1020170126368A KR 20170126368 A KR20170126368 A KR 20170126368A KR 102127810 B1 KR102127810 B1 KR 102127810B1
Authority
KR
South Korea
Prior art keywords
electrode
esd
capacitor
electronic component
disposed
Prior art date
Application number
KR1020170126368A
Other languages
English (en)
Other versions
KR20170118637A (ko
Inventor
김진환
이치로 다나카
오대복
박재영
이창호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170126368A priority Critical patent/KR102127810B1/ko
Publication of KR20170118637A publication Critical patent/KR20170118637A/ko
Application granted granted Critical
Publication of KR102127810B1 publication Critical patent/KR102127810B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Abstract

본 발명은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 상기 세라믹 본체 상에 배치된 제1 및 제2 전극, 상기 제1 및 제2 전극 사이에 배치된 방전부 및 상기 제1 및 제2 전극과 방전부 상에 배치된 보호층을 포함하는 ESD(Electro Static Discharge) 보호소자가 결합된 복합체; 상기 복합체의 길이 방향 제1 측면에 배치되며, 상기 커패시터의 내부전극 및 제1 및 제2 전극과 연결되는 입력단자; 및 상기 복합체의 길이 방향 제2 측면에 형성되며, 상기 커패시터의 내부전극 및 제1 및 제2 전극과 연결되는 접지단자;를 포함하는 복합 전자부품에 관한 것이다.

Description

복합 전자부품, 제조방법, 그 실장 기판 및 포장체{Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof}
본 발명은 복수의 수동 소자를 구비한 복합 전자부품, 제조방법, 그 실장 기판 및 포장체에 관한 것이다.
최근 반도체 산업의 급격한 발전으로 인해 소형화 및 고성능화를 위한 초고집적화를 추구하고 있어서 IC 내부에 정전기 대책에 대한 충분한 대책 방안 마련이 어려워 IC의 전원 및 신호의 입력단에 ESD(Electro Static Discharge) 보호소자의 적용의 필요성이 증대하고 있다.
휴대 전화기, 디지털카메라, PDA와 같은 휴대형 제품, 고속 데이터선, USB 및 HDMI 등에서 데이터 전송 속도는 점점 빨라지고, 상기 ESD(Electro Static Discharge)에 대한 대책은 더욱 중요한 문제로 부각되고 있다.
또한, 자동차 및 TV 등의 여러 기능을 하는 전자 보드(Board)를 구성하는 제품에서는 보드 간 연결 케이블을 접속한 커넥터가 필수인데, 이 부분은 공정이나 작업자 및 사용자가 쉽게 접촉 가능한 부분이어서 제품의 신뢰성을 위해 노이즈 및 정전기에 대한 대책이 매우 중요하다.
이러한 ESD(Electro Static Discharge) 방지 대책 부품으로서는 MLCC(Multilayer ceramic capacitor), TVS(Transient Voltage Suppression) Diode, Varistor 또는 ESD(Electro Static Discharge) Suppressor 등이 단독 혹은 병렬로 연결되어 사용되어 왔다.
이 경우, 전자 기기의 부품 배치 면적이 증가할 수밖에 없으므로, 전자 기기의 소형화에 제한이 될 수 있다.
또, 상기 MLCC를 제외한 부품은 MLCC가 갖고 있는 고유의 노이즈 필터 특성을 비롯한 전기적인 특성을 확보하기 어려워 초고주파 통신단을 제외하고는 단독으로 적용되는 경우는 매우 드문 실정이다.
한국공개특허 KR 2010-0043518
본 명세서는 부품 실장 면적을 감소시킬 수 있는 복합 전자부품, 제조방법, 그 실장 기판 및 포장체를 제공하고자 한다.
본 발명의 일 실시형태는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 상기 세라믹 본체 상에 배치된 제1 전극과 제2 전극, 상기 제1 전극과 제2 전극 사이에 배치된 방전부 및 상기 제1 및 제2 전극과 방전부 상에 배치된 보호층을 포함하는 ESD(Electro Static Discharge) 보호소자가 결합된 복합체를 포함하는 복합 전자부품을 제공한다.
상기 ESD(Electro Static Discharge) 보호소자는 상기 세라믹 본체의 하면에 배치될 수 있다.
본 발명의 다른 실시형태는 노이즈 필터부와 상기 노이즈 필터부의 하부에 배치된 ESD(Electro Static Discharge) 보호소자가 결합된 복합체 및 상기 복합체와 접속되는 입력단자와 접지단자를 포함하며, 상기 노이즈 필터는 상기 입력단으로 입력되는 입력 신호의 노이즈 성분을 필터링하며, 상기 ESD(Electro Static Discharge) 보호소자는 상기 입력단으로 입력되는 정격 전압 이상의 과전압을 바이패스하는 복합 전자부품을 제공한다.
본 발명의 또 다른 실시형태는 상부에 복수 개의 전극 패드를 갖는 인쇄회로기판과 상기 인쇄회로기판 위에 설치된 상기 복합 전자부품 및 상기 전극 패드와 상기 복합 전자부품을 연결하는 솔더를 포함하는 복합 전자부품의 실장 기판을 제공한다.
본 발명의 또 다른 실시형태는 ESD(Electro Static Discharge) 보호소자가 상기 수납부의 저면을 향하도록 배치되며, 상기 복합 전자부품이 수납되는 수납부가 형성되는 포장시트를 포함하는 복합 전자부품의 포장체를 제공한다.
본 발명의 일 실시형태에 따르면, 부품 실장 면적을 감소시킬 수 있는 복합 전자부품을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 투명 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 본 발명의 제2 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 투명 사시도이다.
도 4는 도 3의 A-A' 단면도이다.
도 5는 도 3에 도시된 복합 전자부품의 등가회로도이다.
도 6은 본 발명의 제3 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 투명 사시도이다.
도 7은 도 6의 A-A' 단면도이다.
도 8은 본 발명의 제4 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 투명 사시도이다.
도 9는 도 8의 A-A' 단면도이다.
도 10은 커넥터에서 시스템 또는 IC로 신호가 전달되는 신호 인터페이스(Signal Interface)를 나타낸 도면이다.
도 11은 커넥터와 시스템 또는 IC 사이의 소자 배치 패턴을 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 의한 복합 전자부품의 회로도를 나타낸 도면이다.
도 13은 본 발명의 일 실시예에 의한 복합 전자부품을 커넥터와 시스템 또는 IC 사이에 적용한 소자 배치 패턴을 나타낸 도면이다.
도 14는 도 8의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 15는 도 8의 복합 전자부품을 포장체에 실장되는 모습을 도시한 개략 사시도이다.
도 16은 도 15의 포장체를 릴 형상으로 권취하여 도시한 개략 단면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
복합 전자 부품
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 제1 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 투명 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 커패시터의 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
한편, 상기 복합 전자부품의 길이, 폭 및 두께 방향은 후술하는 바와 같이, 커패시터 및 ESD(Electro Static Discharge) 보호소자의 길이, 폭 및 두께 방향과 동일한 것으로 정의하도록 한다.
또한, 본 발명의 일 실시형태에서, 복합 전자부품은 서로 대향하는 상면 및 하면과 상기 상하면을 연결하는 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면을 가질 수 있다. 상기 복합 전자부품의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
또한, 상기 복합 전자부품의 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면은 후술하는 바와 같이, 커패시터 및 ESD(Electro Static Discharge) 보호소자의 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면과 동일한 방향의 면으로 정의하도록 한다.
한편, 상기 복합 전자부품은 커패시터와 ESD(Electro Static Discharge) 보호소자가 결합된 형태로서, 커패시터 하부에 ESD(Electro Static Discharge) 보호소자가 결합되어 있는 경우 상기 복합 전자부품의 상면은 상기 커패시터의 상면으로 정의되며, 상기 복합 전자부품의 하면은 상기 ESD(Electro Static Discharge) 보호소자의 하면으로 정의될 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시형태에 따른 복합 전자부품(100)은 복수의 유전체층(111)과 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 내부전극(121, 122)이 적층된 세라믹 본체로 이루어진 커패시터(110)와 상기 세라믹 본체 상에 배치된 제1 전극과 제2 전극(141, 142), 상기 제1 전극과 제2 전극(141, 142) 사이에 배치된 방전부(140) 및 상기 제1 및 제2 전극(141, 142)과 방전부(140) 상에 배치된 보호층(150)을 포함하는 ESD(Electro Static Discharge) 보호소자(120)가 결합된 복합체(130)를 포함한다.
본 실시형태에서, 상기 복합체(130)는 상기 커패시터(110)와 ESD(Electro Static Discharge) 보호소자(120)가 결합되어 형성될 수 있으며, 상기 복합체(130)의 형성 방법은 특별히 제한되지 않는다.
예를 들면, 상기 복합체(130)의 형성은 별도로 제작된 상기 커패시터(110)와 ESD(Electro Static Discharge) 보호소자(120)를 도전성 접착제 혹은 수지 등으로 결합시킬 수도 있으며, 상기 커패시터(110)를 구성하는 세라믹 본체 상에 상기 제1 및 제2 전극(141, 142)과 방전부(140) 및 보호층(150)을 순차적으로 배치하여 형성할 수도 있으며, 특별히 제한되지 않는다.
본 발명의 제1 실시형태에 따르면, 상기 커패시터(110)를 구성하는 세라믹 본체 상에 상기 제1 및 제2 전극(141, 142)과 방전부(140) 및 보호층(150)을 순차적으로 배치하여 상기 복합체(130)를 형성한다.
이하에서는 상기 복합체(130)를 구성하는 커패시터(110)와 ESD(Electro Static Discharge) 보호소자(120)에 대하여 구체적으로 설명하도록 한다.
도 2를 참조하면, 상기 커패시터(110)를 구성하는 상기 세라믹 본체는 복수의 유전체층(111)이 적층됨으로써 형성되며, 상기 세라믹 본체의 내에는 복수의 내부 전극들(121, 122: 순차적으로 제1 및 제2 내부 전극)이 유전체층을 사이에 두고 서로 분리되어 배치될 수 있다.
상기 세라믹 본체를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
한편, 본 발명의 제1 실시형태에 따르면, 상기 내부전극은 상기 복합체(130)의 길이 방향 제1 측면으로 노출된 제1 내부전극(121)과 길이 방향 제2 측면으로 노출된 제2 내부전극(122)을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 제1 및 제2 내부전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
유전체층(111)을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 제1 및 제2 내부 전극(121, 122)을 인쇄할 수 있다.
내부전극이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성하여 세라믹 본체를 형성할 수 있다.
상기 커패시터는 신호 인터페이스(Signal Interface), IC Block 또는 통신 라인(Line)에서 저주파의 노이즈 성분을 필터링하는 역할을 수행할 수 있다.
본 발명의 제1 실시형태에 따르면, 상기 ESD(Electro Static Discharge) 보호소자(120)는 상기 커패시터(110)를 구성하는 세라믹 본체 상에 상기 제1 및 제2 전극(141, 142)과 방전부(140) 및 보호층(150)을 순차적으로 배치하여 형성될 수 있다.
일반적으로, 이러한 ESD(Electro Static Discharge) 방지 대책 부품으로서는 MLCC(Multilayer ceramic capacitor) 또는 ESD(Electro Static Discharge) 써프레서(Suppressor) 등이 단독 혹은 병렬로 연결하여 사용되어 왔다.
본 발명의 제1 실시형태에 따르면, 상기 복합 전자부품은 상기 커패시터(110)와 ESD(Electro Static Discharge) 보호소자(120)가 결합된 부품이다.
상기 ESD(Electro Static Discharge) 보호소자(120)는 ESD(Electro Static Discharge) 써프레서(Suppressor)이나, 반드시 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 상기 ESD(Electro Static Discharge) 보호소자(120)는 ESD(Electro Static Discharge) 써프레서(Suppressor)이기 때문에 하기와 같은 이유로 바리스터(Varistor)와는 구조 및 작용에 있어 차이가 있다.
본 발명의 제1 실시형태에 따르면 상기 제1 및 제2 전극(141, 142)은 동일 평면상에서 서로 대향하여 배치될 수 있다.
일반적인 EOS(Electrical Overstress) 보호소자로서 바리스터(Varistor)는 산화아연(Zinc Oxide)을 원료물질로 하며, 팔라듐(Pd) 또는 은(Ag) 전극이 상기 산화아연(Zinc Oxide)을 사이에 두고 적층 방향으로 대향하며 적층된 형태이다.
그러나, 본 발명의 제1 실시형태에 따르면 상기 제1 및 제2 전극(141, 142)은 동일 평면상에서 서로 대향하는 형태로 배치될 수 있다.
다만, 반드시 이에 제한되는 것은 아니며, 상기 제1 및 제2 전극(141, 142)은 상기 복합체(130)의 두께 방향으로 일부가 서로 대향하여 배치될 수도 있다.
상기 제1 및 제2 전극(141, 142)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
본 발명의 제1 실시형태에 따르면, 상기 세라믹 본체 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 상기 제1 및 제2 전극(141, 142)을 인쇄할 수 있다.
상기 방전부(140)는 전도성 고분자를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 전도성 고분자는 커넥터에서 시스템 또는 IC로 신호가 전달되는 신호 인터페이스(Signal Interface)나 전원단의 IC Block 또는 통신 라인(Line)에서 입력되는 신호 전압이 정격 전압(회로 전압) 수준인 경우에는 부도체의 특성을 가지나, 순간적으로 ESD 등의 과전압이 발생할 경우 도체의 특성을 가진다.
상기 ESD 등의 과전압 발생시 도체의 특성을 갖는 상기 방전부(140)으로 인해 상기 제1 및 제2 전극(141, 142)은 서로 쇼트될 수 있다.
이로 인하여, 상기 ESD 등의 과전압은 상기 ESD(Electro Static Discharge) 보호소자(120)를 통해 접지로 바이패스되며, 이로써 상기 신호 인터페이스(Signal Interface)나 IC Block 또는 통신 라인(Line)을 보호할 수 있다.
상기 전도성 고분자는 특별히 제한되는 것은 아니나, 예를 들어 실리콘(Silicone)계 수지일 수 있다.
본 발명의 제1 실시형태에 따르면, 상기 방전부(140)가 실리콘(Silicone)계 수지인 전도성 고분자를 포함하기 때문에 상기 ESD(Electro Static Discharge) 보호소자(120)는 상기 커패시터(110)의 외부면에 결합하여야 하며, 상기 커패시터(110)의 내부에 배치될 수 없다.
그 이유는 상기 실리콘(Silicone)계 수지는 비점(Boiling point)이 상기 커패시터 제작시 요구되는 세라믹 본체의 소성 온도보다 훨씬 낮기 때문에 상기 커패시터의 내부에 배치될 경우 증발되어 제거될 수 있기 때문이다.
또한, 본 발명의 제1 실시형태에 따르면 상기 ESD(Electro Static Discharge) 보호소자(120)가 상기 제1 및 제2 전극(141, 142)과 그 사이에 배치된 방전부(140)에 의해 ESD 등의 과전압을 바이패스할 수 있으나 바리스터(Varistor)는 정격 전압에 대하여는 절연체로 작용하다가 과전압 발생시 가변저항체로서 작용하여 과전압을 바이패스한다.
본 발명의 제1 실시형태에 따르면, 상기 보호층(150)은 에폭시계 수지를 포함할 수 있다.
상기 보호층(150)은 상기 ESD(Electro Static Discharge) 보호소자(120)에 있어서, 상기 제1 및 제2 전극(141, 142)과 그 사이에 배치된 방전부(140)를 외부의 환경으로부터 보호하는 작용을 하는 구성으로서, 그 재료는 특별히 제한되는 것은 아니다.
상기 보호층(150)은 에폭시계 수지를 포함함으로써, 상기 제1 및 제2 전극(141, 142)과 그 사이에 배치된 방전부(140)를 외부의 환경으로부터 보호할 수 있다.
또한, 상기 보호층(150)은 상기 ESD(Electro Static Discharge) 보호소자(120)가 상기 커패시터(110)의 외부면에 결합하기 때문에 외부 환경으로부터 상기 소자를 보호하기 위하여 필수적인 구성일 수 있다.
본 발명의 제1 실시형태에 따른 복합 전자부품은 상기 복합체(130)의 길이 방향 제1 측면에 배치되며, 상기 커패시터(110)의 제1 내부전극(121) 및 상기 ESD(Electro Static Discharge) 보호소자(120)의 제1 전극(141)과 연결되는 입력단자(131)와 상기 복합체(130)의 길이 방향 제2 측면에 형성되며, 상기 커패시터(110)의 제2 내부전극(122) 및 상기 제2 전극(142)과 연결되는 접지단자(132)를 포함한다.
상기 입력 단자(131)와 상기 접지 단자(132)가 상기 커패시터(110)의 내부전극(121, 122)과 연결되어, 상기 복합 전자 부품은 입력 신호의 노이즈 성분을 필터링하는 역할을 수행할 수 있다.
또한, 상기 입력 단자(131)와 상기 접지 단자(132)가 ESD(Electro Static Discharge) 보호소자(120)의 상기 제1 및 제2 전극(141, 142)과 연결되어, 상기 복합 전자 부품은 정격 전압 이상의 과전압을 바이패스할 수 있다.
상기 입력 단자(131)와 접지 단자(132)는 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있다.
상기 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 이에 제한되는 것은 아니나, 예를 들어 상기 절연성 물질은 글라스일 수 있다.
상기 입력 단자(131) 및 접지 단자(132)를 형성하는 방법은 특별히 제한되지 않으며, 상기 복합체를 디핑(dipping)하여 형성할 수도 있으며, 도금 등의 다른 방법을 사용할 수도 있음은 물론이다.
또한, 도면에 도시하지는 않았으나, 상기 입력 단자(131)와 접지 단자(132)의 외측에는 도금에 의한 니켈/주석(Ni/Sn) 도금층이 더 배치될 수 있다.
도 3은 본 발명의 제2 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 투명 사시도이다.
도 4는 도 3의 A-A' 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제2 실시 형태에 따른 복합 전자부품은 상기 본 발명의 제1 실시 형태에 따른 복합 전자부품의 특징에 더하여 상기 ESD(Electro Static Discharge) 보호소자(120)가 상기 커패시터(110)의 세라믹 본체의 하면에 배치된 형태이다.
상기 ESD(Electro Static Discharge) 보호소자(120)는 ESD(Electro Static Discharge) 써프레서(Suppressor)이나, 반드시 이에 제한되는 것은 아니다.
이로 인하여, 상기 커패시터(110)의 역압전성에 의한 커패시터의 진동이 기판으로 전달되는 것을 감소시켜 어쿠스틱 노이즈(acoustic noise)를 감소시킬 수 있다.
기판상에 상기 복합 전자부품(100)을 실장시 어쿠스틱 노이즈(acoustic noise)를 감소시키는 구조에 대한 보다 자세한 사항은 후술하도록 한다.
상기 본 발명의 제2 실시형태에 따른 복합 전자 부품(100)에 있어서, 상술한 본 발명의 제1 실시형태에 따른 복합 전자 부품의 특징과 동일한 부분은 중복 설명을 피하기 위하여 여기서는 자세한 설명을 생략하도록 한다.
도 5는 도 3에 도시된 복합 전자부품의 등가회로도이다.
도 5를 참조하면, 본 발명의 일 실시형태에 따른 복합 전자 부품은 종래와 달리 상기 커패시터(110)와 ESD(Electro Static Discharge) 보호소자(120)가 결합되어 있어, 커패시터(110)와 ESD(Electro Static Discharge) 보호소자(120)의 거리를 최단으로 설계할 수 있으며, 이로 인하여 노이즈 저감에 효과가 있다.
또한, 상기 커패시터(110)와 ESD(Electro Static Discharge) 보호소자(120)가 결합되어 있어, 신호 인터페이스(Signal Interface)나 IC Block 또는 통신 라인(Line)에서의 실장 면적을 최소화하여 실장 공간 확보에 우수한 효과가 있다.
또한, 실장시의 비용을 감소할 수 있는 효과도 있다.
도 6은 본 발명의 제3 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 투명 사시도이다.
도 7은 도 6의 A-A' 단면도이다.
도 6 및 도 7을 참조하면, 본 발명의 제3 실시형태에 따른 복합 전자 부품(200)은 복수의 유전체층(211)과 상기 유전체층(211)을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극(221, 222)이 적층된 세라믹 본체로 이루어진 커패시터(210)와 기판(270), 상기 기판(270) 상에 배치되며, 서로 절연된 제1 전극과 제2 전극(241, 242), 상기 제1 전극과 제2 전극(241, 242) 사이에 배치된 방전부(240) 및 상기 제1 전극, 제2 전극(241, 242)과 방전부(240) 상에 배치된 보호층(250)을 포함하는 ESD(Electro Static Discharge) 보호소자(220)가 결합된 복합체(230)를 포함한다.
또한, 본 발명의 제3 실시형태에 따른 복합 전자 부품(200)은 상기 세라믹 본체의 길이 방향 제1 측면에 배치되며, 상기 커패시터(210)의 제1 내부전극(221)과 연결되는 제1 외부전극(231a)과 상기 세라믹 본체의 길이 방향 제2 측면에 배치되며, 상기 커패시터(210)의 제2 내부전극(222)과 연결되는 제2 외부전극(232a) 및 상기 ESD(Electro Static Discharge) 보호소자(220)의 길이 방향 제1 측면에 배치되며, 상기 제1 전극(241)과 연결되는 제3 외부전극(231b)과 상기 ESD(Electro Static Discharge) 보호소자(220)의 길이 방향 제2 측면에 배치되며, 상기 제2 전극(242)과 연결되는 제4 외부전극(232b)을 포함한다.
또한, 상기 복합체(230)는 상기 제1 외부전극(231a)과 제3 외부전극(231b)이 결합하여 구성되는 입력단자(231) 및 상기 제2 외부전극(232a)과 제4 외부전극(232b)이 결합하여 구성되는 접지단자(232)를 포함한다.
상기 ESD(Electro Static Discharge) 보호소자(220)는 ESD(Electro Static Discharge) 써프레서(Suppressor)이나, 반드시 이에 제한되는 것은 아니다.
상기 제1 외부전극(231a)은 상기 세라믹 본체의 길이 방향 제1 측면에 형성되나, 상기 세라믹 본체의 폭 방향 제3, 제4 측면, 상면 및 하면으로 연장 형성될 수도 있다.
상기 제2 외부전극(232a)은 상기 세라믹 본체의 길이 방향 제2 측면에 형성되나, 상기 세라믹 본체의 폭 방향 제3, 제4 측면, 상면 및 하면으로 연장 형성될 수도 있다.
상기 제3 외부전극(231b)은 상기 ESD(Electro Static Discharge) 보호소자(220)의 길이 방향 제1 측면에 형성되나, 상기 ESD(Electro Static Discharge) 보호소자(220)의 폭 방향 제3, 제4 측면, 상면 및 하면으로 연장 형성될 수도 있다.
상기 제4 외부전극(232b)은 상기 ESD(Electro Static Discharge) 보호소자(220)의 길이 방향 제2 측면에 형성되나, 상기 ESD(Electro Static Discharge) 보호소자(220)의 폭 방향 제3, 제4 측면, 상면 및 하면으로 연장 형성될 수도 있다.
상기 커패시터(210)와 ESD(Electro Static Discharge) 보호소자(220)는 도전성 접착제(260)로 결합된다.
본 발명의 제3 실시형태에 따른 복합 전자부품(200)은 별도로 제작된 커패시터(210)와 ESD(Electro Static Discharge) 보호소자(220)를 상하로 결합하므로, 도전성 접착제(260)를 양 부품의 결합면에 도포하여 결합시킨다.
상기 도전성 접착제(260)는 특별히 제한되지 않으며, 예를 들어 은(Ag)을 포함하는 고분자 페이스트일 수 있다.
본 발명의 제3 실시형태에 따르면, 별도로 제작된 커패시터(210)와 ESD(Electro Static Discharge) 보호소자(220)를 상하로 결합시 상기 제1 전극, 제2 전극(241, 242)과 방전부(240)는 상기 커패시터(210)와 가장 이격되어 배치될 수 있다.
즉, 상기 커패시터(210)와 결합한 상기 ESD(Electro Static Discharge) 보호소자(220)는 상기 커패시터(210) 상에 상기 보호층(250)이 배치되고, 그 상부에 상기 제1 전극, 제2 전극(241, 242)과 방전부(240)가 배치될 수 있다.
이로 인하여, 상기 복합 전자부품이 기판에 실장된 상태에서 ESD 등의 과전압 발생시 상기 제1 전극, 제2 전극(241, 242)과 방전부(240)를 통해 상기 ESD 등의 과전압을 바이패스시킴과 동시에 상기 커패시터(210)를 상기 과전압으로부터 보호할 수 있는 효과가 보다 우수할 수 있다.
다만, 이에 한정되는 것은 아니며, 예를 들어 상기 제1 전극, 제2 전극(241, 242)과 방전부(240)가 상기 커패시터(210)에 인접한 형태로 배치될 수 있음은 물론이다.
본 발명의 제3 실시형태에 따른 복합 전자부품(200)은 종래 일체형 구조와는 달리 커패시터(210)와 ESD(Electro Static Discharge) 보호소자(220)를 별도로 제작하여 결합하기 때문에 제조 공정이 단순하고 재료 선정의 제약이 없다는 장점이 있다.
특히, 상기 커패시터(210)와 ESD(Electro Static Discharge) 보호소자(220)를 도전성 접착제(260)로 결합하기 때문에 순간적으로 ESD 등의 과전압 발생시 ESD(Electro Static Discharge) 보호소자(220)를 통해 바이패스하면서 상기 커패시터(210)에 미치는 영향을 최소화하여 상기 커패시터(210)를 보호할 수 있다.
즉, 상기 별개의 커패시터(210)와 ESD(Electro Static Discharge) 보호소자(220)가 상기 도전성 접착제(260)로 접착되면서 일정 부분 이격된 형상이므로, ESD 등의 과전압으로부터 상기 커패시터(210)를 보호할 수 있다.
또한, 상기 입력 단자(231)와 접지 단자(232)의 외측에는 도금에 의한 도금층(233)이 배치될 수 있으며, 상기 도금층(233)은 특별히 제한되는 것은 아니나, 예를 들어 니켈/주석(Ni/Sn) 도금층일 수 있다.
상기 도금층(233)은 상기 제1 외부전극(231a)과 제3 외부전극(231b)이 결합하여 구성되는 입력단자(231)와 상기 제2 외부전극(232a)과 제4 외부전극(232b)이 결합하여 구성되는 접지단자(232)를 보호함과 동시에, 각 부품의 외부전극이 결합하여 입력 및 접지단자의 기능을 수행할 수 있도록 보완할 수 있다.
상기 기판(270)은 상부에 상기 제1 전극과 제2 전극(241, 242)을 형성할 수 있는 것이라면 특별히 제한되지 않으며, 예를 들어 알루미나(Alumina) 기판일 수 있다.
상기 본 발명의 제3 실시형태에 따른 복합 전자 부품(200)에 있어서, 상술한 본 발명의 제1 실시형태에 따른 복합 전자 부품의 특징과 동일한 부분은 중복 설명을 피하기 위하여 여기서는 자세한 설명을 생략하도록 한다.
도 8은 본 발명의 제4 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 투명 사시도이다.
도 9는 도 8의 A-A' 단면도이다.
도 8 및 도 9를 참조하면, 본 발명의 제4 실시 형태에 따른 복합 전자부품(200)은 상기 본 발명의 제3 실시 형태에 따른 복합 전자부품의 특징에 더하여 상기 ESD(Electro Static Discharge) 보호소자(220)가 상기 커패시터(210)의 세라믹 본체의 하면에 배치된 형태이다.
상기 ESD(Electro Static Discharge) 보호소자(220)는 ESD(Electro Static Discharge) 써프레서(Suppressor)이나, 반드시 이에 제한되는 것은 아니다.
본 발명의 제4 실시형태에 따르면, 별도로 제작된 ESD(Electro Static Discharge) 보호소자(220)를 상기 커패시터(210)의 세라믹 본체의 하면에 결합할 경우 상기 제1 전극, 제2 전극(241, 242)과 방전부(240)는 상기 커패시터(210)와 가장 이격되어 배치될 수 있다.
즉, 상기 커패시터(210)와 결합한 상기 ESD(Electro Static Discharge) 보호소자(220)는 상기 커패시터(210)에 인접하게 상기 보호층(250)이 배치되고, 그 상부에 상기 제1 전극, 제2 전극(241, 242)과 방전부(240)이 배치되는 구조일 수 있다.
이로 인하여, 상기 복합 전자부품이 기판에 실장된 상태에서 ESD 등의 과전압이 발생할 경우 상기 제1 전극, 제2 전극(241, 242)과 방전부(240)를 통해 상기 ESD 등의 과전압을 바이패스시킴과 동시에 상기 커패시터(210)를 상기 과전압으로부터 보호할 수 있는 효과가 보다 우수할 수 있다.
다만, 이에 한정되는 것은 아니며, 예를 들어 상기 제1 전극, 제2 전극(241, 242)과 방전부(240)가 상기 커패시터(210)에 인접한 형태로 배치될 수 있음은 물론이다.
상기 ESD(Electro Static Discharge) 보호소자(220)가 상기 커패시터(210)의 세라믹 본체의 하면에 배치됨으로써, 상기 커패시터(210)의 역압전성에 의한 커패시터의 진동이 기판으로 전달되는 것을 감소시켜 어쿠스틱 노이즈(acoustic noise)를 감소시킬 수 있다.
기판상에 상기 복합 전자부품(200)을 실장시 어쿠스틱 노이즈(acoustic noise)를 감소시키는 구조에 대한 보다 자세한 사항은 후술하도록 한다.
한편, 본 발명의 다른 실시형태에 따른 복합 전자부품은 노이즈 필터부와 상기 노이즈 필터부의 하부에 배치된 ESD(Electro Static Discharge) 보호소자가 결합된 복합체; 및 상기 복합체와 접속되는 입력단자 및 접지단자;를 포함하며, 상기 노이즈 필터는 상기 입력단으로 입력되는 입력 신호의 노이즈 성분을 필터링하며, 상기 ESD(Electro Static Discharge) 보호소자는 상기 입력단으로 입력되는 정격 전압 이상의 과전압을 바이패스한다.
상기 본 발명의 다른 실시형태에 따른 복합 전자부품에 대하여 하기와 같이 도면을 참조하여 보다 자세히 설명하도록 한다.
도 10은 커넥터에서 시스템 또는 IC로 신호가 전달되는 신호 인터페이스(Signal Interface)를 나타낸 도면이다.
도 10을 참조하면, 상기 커넥터에서 시스템 또는 IC로 신호가 전달되는 신호 인터페이스(Signal Interface)는 출력단(Vdd), 신호부(Signals) 등의 커넥터(300), 신호 안정화부(400), 시스템 또는 IC(500)를 포함할 수 있다.
상기 커넥터(300)는 상기 신호 안정화부(400)에 신호를 공급할 수 있다. 상기 신호는 정격 전압 및 전류를 가지고 시스템 또는 IC(500)로 전달된다.
상기 커넥터(300)는 출력단(Vdd), 신호 입출력 단자(Signal+, Signal-) 또는 접지 단자(Ground terminal)일 수 있으나, 이에 제한되는 것은 아니다.
상기 신호 안정화부(400)는 상기 커넥터(300)로부터 입력된 신호 중 노이즈 성분을 필터링하는 노이즈 필터부와 정격 전압 이상의 과전압을 바이패스하는 ESD(Electro Static Discharge) 보호 소자로 구성될 수 있다.
구체적으로, 상기 신호 안정화부(400)는 입력된 신호 중 노이즈 성분을 필터링하며, 정격 전압 이상의 과전압 일부를 바이패스하는 커패시터(C1, C2, C3)와 ESD(Electro Static Discharge) 보호 소자(E1, E2, E3)를 포함할 수 있다.
도 10을 참조하면, 입력된 신호 중 노이즈 성분을 필터링하며, 정격 전압 이상의 과전압 일부를 바이패스하는 커패시터(C1, C2, C3)와 ESD(Electro Static Discharge) 보호 소자(E1, E2, E3)를 각각 3개씩 도시하였으나, 반드시 이에 제한되는 것은 아니며 필요에 따라 그 개수는 조절될 수 있다.
또, 상기 커패시터(C1, C2, C3)는 노이즈 성분을 필터링하며, 정격 전압 이상의 과전압 일부를 바이패스하는 작용을 하는 부품으로서, 100 pF 내지 1 nF의 용량을 갖는 저용량 커패시터인 것이 바람직하다.
상기 커패시터(C1, C2, C3)는 정격 전압 이상의 과전압의 일부를 바이패스하고 나머지 대부분의 과전압은 상기 ESD(Electro Static Discharge) 보호 소자(E1, E2, E3)를 통해 바이패스될 수 있다.
상기 커넥터(300)로부터 입력된 신호는 상기 신호 안정화부(400)를 거침으로써, 노이즈 성분이 필터링되고 순간적으로 발생할 수 있는 과전압 등이 바이패스됨으로써, 시스템 또는 IC(500)로 전달된다.
도 11은 커넥터와 시스템 또는 IC 사이의 소자 배치 패턴을 나타낸 도면이다.
도 11을 참조하면, 출력단(Vdd), 신호부(Signals) 등의 커넥터(300), 신호 안정화부(400), 시스템 또는 IC(500)의 배치 패턴을 확인할 수 있다.
일반적으로, 출력단(Vdd), 신호부(Signals) 등의 커넥터(300)와 시스템 또는 IC(500) 사이에는 수 개에서 수십 개의 커패시터 혹은 ESD(Electro Static Discharge) 보호 소자를 구비할 수 있다.
도 11을 참조하면, 출력단(Vdd), 신호부(Signals) 등의 커넥터(300)는 소정의 단자(N1, N2)를 구비할 수 있다. 상기 출력단(Vdd), 신호부(Signals) 등의 커넥터(300)는 제1 단자(N1) 및 제2 단자(N2)를 통하여 전원 또는 신호를 공급할 수 있다.
여기서, 커패시터(C1)는 제1 단자(N1) 및 제2 단자(N2)를 통하여 전원 또는 신호를 공급받고, 이를 안정화시켜 시스템 또는 IC(500)로 전달할 수 있다.
또한 커패시터(C1) 및 정전기 보호 소자(E1)는 제3 단자(N3)를 통하여 ESD 등 과전압을 접지로 바이패스할 수 있다.
신호 인터페이스(Signal Interface)나 IC Block 또는 통신 라인(Line)의 패턴 설계에 있어서 중요하게 고려되어야 할 점은, 커패시터와 ESD(Electro Static Discharge) 보호 소자 및 IC 등을 최대한 가깝게 배치해야 한다는 것이다.
왜냐하면, 상기와 같은 요건이 충족되어야 부품 배치 면적을 감소시킬 수 있으며 노이즈 발생을 억제시킬 수 있기 때문이다.
커패시터와 ESD(Electro Static Discharge) 보호 소자가 비최적화된 상태로 배치되는 경우, 각 소자간 간격, 전원선이 길어지게 되고 이에 따라 노이즈가 발생할 수 있다. 상기 노이즈는 전원 공급 시스템 또는 IC에 나쁜 영향을 끼칠 수 있다.
도 12는 본 발명의 일 실시예에 의한 복합 전자부품의 회로도를 나타낸 도면이다.
도 12를 참조하면, 상기 복합 전자부품(400)은 입력 단자부(A, 입력 단자), 신호 안정화부 및 접지 단자부(B, 접지 단자)를 포함할 수 있다.
상기 신호 안정화부는 커패시터(C1)와 ESD(Electro Static Discharge) 보호 소자(E1)를 포함할 수 있다.
상기 복합 전자부품(400)은 앞에서 설명한 신호 안정화부의 기능을 수행할 수 있는 소자이다.
상기 입력 단자부(A)는 상기 출력단(Vdd) 등의 커넥터(300)로부터 신호를 공급받을 수 있다.
상기 신호 안정화부는 상기 입력 단자부(A)에서 공급받은 신호의 노이즈를 제거하고 과전압 등을 바이패스시킬 수 있다.
상기 접지 단자부(B)는 상기 신호 안정화부를 그라운드와 연결할 수 있다.
이와 같이, 상기 복합 전자부품(400)은 출력단(Vdd), 신호부(Signals) 등의 커넥터(300)와 시스템 또는 IC(500) 사이에 구비되는 커패시터와 ESD(Electro Static Discharge) 보호 소자를 하나의 부품으로 구현한 것이다. 따라서 상기 복합 전자부품(400)으로 인하여 소자의 집적도가 향상된다.
도 13은 본 발명의 일 실시예에 의한 복합 전자부품을 커넥터와 시스템 또는 IC 사이에 적용한 소자 배치 패턴을 나타낸 도면이다.
도 13을 참조하면, 도 11에 도시된 커패시터(C1, C2)와 ESD(Electro Static Discharge) 보호 소자(E1, E2)가 본 발명의 일 실시예에 의한 복합 전자부품으로 대체된 것을 확인할 수 있다.
앞에서 설명한 바와 같이, 상기 복합 전자부품은 노이즈 필터링 및 ESD 등의 과전압의 바이패스 등 신호 안정화부의 기능을 수행할 수 있다.
또, 커패시터(C1, C2)와 ESD(Electro Static Discharge) 보호 소자(E1, E2)를 본 발명의 일 실시예에 의한 복합 전자부품으로 대체함으로써, 배선의 길이가 최소화될 수 있다. 또, 배치되는 소자의 개수가 감소됨으로써, 최적화된 소자 배치가 가능하다.
한편, 전자 기기 제조 업체에서는, 소비자 요구를 만족시키기 위하여, 전자 기기에 구비되는 PCB 사이즈를 줄이기 위하여 노력하고 있다. 따라서 PCB에 실장되는 IC의 집적도를 높이는 것이 요구되고 있다. 본 발명의 일 실시예에 의한 복합 전자부품과 같이 복수 개의 소자를 하나의 복합 부품으로 구성함으로써 이러한 요구를 만족시켜줄 수 있다.
또, 본 발명의 일 실시예에 의할 때, 두 개의 부품(커패시터와 ESD(Electro Static Discharge) 보호 소자)을 하나의 복합 전자부품으로 구현함으로써, PCB 실장 면적을 감소시킬 수 있다. 본 실시예에 의하면, 기존의 배치 패턴 대비 약 50% 이상의 실장 면적 감소 효과가 있다.
또한, 본 발명의 일 실시형태에 따른 복합 전자부품은 고속 데이터선, USB 3.0 이상 및 HDMI 등에 사용될 수 있으며, 자동차 및 TV 등의 여러 기능을 하는 전자 보드(Board)를 구성하는 제품에서 보드 간 연결 케이블이나 외부 포트(Port)에 사용될 수 있다.
상기 어플리케이션(Application)은 데이터 전송 속도가 고속이며, 반응 속도가 매우 높은 지점이며, 주파수도 고주파 대역이기 때문에 ESD(Electro Static Discharge) 보호 소자 역시 상기 어플리케이션(Application)에 적합한 부품이어야 한다.
즉, 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서 상기 ESD(Electro Static Discharge) 보호소자는 데이터 전송 속도가 고속이며, 반응 속도가 매우 높고, 주파수도 고주파 대역인 상기 고속 데이터선, USB 3.0 이상, HDMI 및 외부 포트에서 사용 가능한 ESD(Electro Static Discharge) 써프레서(Suppressor)일 수 있다.
복합 전자 부품의 제조방법
본 발명의 다른 실시형태에 따른 복합 전자부품의 제조방법은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터를 마련하는 단계와 상기 세라믹 본체 상에 서로 절연되도록 제1 전극과 제2 전극을 형성하는 단계, 상기 제1 전극과 제2 전극 사이에 전도성 고분자를 포함하는 페이스트를 도포하여 방전부를 마련하는 단계, 상기 제1 전극, 제2 전극과 방전부 상에 절연 수지를 도포하여 ESD(Electro Static Discharge) 보호소자를 마련하는 단계 및 상기 세라믹 본체로 이루어진 커패시터와 상기 세라믹 본체 상에 형성된 ESD(Electro Static Discharge) 보호소자가 결합된 복합체의 길이 방향 양 측면에 입력 단자 및 접지 단자를 형성하는 단계를 포함한다.
이하에서는 본 발명의 다른 실시형태에 따른 복합 전자부품의 제조방법에 대하여 설명하나, 이에 제한되는 것은 아니다.
상기 복합 전자부품의 제조방법은 우선 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터를 마련한다.
상기 세라믹 본체로 이루어진 커패시터를 마련하는 방법은 특별히 제한되지 않으며, 일반적인 커패시터 제조방법과 동일한 방법이 적용될 수 있다.
즉, 평균 입경이 0.5μm 이하인 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 제조된 복수 개의 세라믹 그린 시트를 마련한다.
다음으로, 입자 평균 크기가 0.5μm 이하인 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련한다.
상기 내부전극용 도전성 페이스트는 니켈 분말과 별개로 티탄산바륨(BaTiO3) 분말을 더 첨가하여 제작될 수 있다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 100 내지 300층 적층하여 적층체를 제작한다.
이후 상기 적층체를 압착 및 절단하여 원하는 사이즈의 칩을 만들어 세라믹 본체를 마련한다.
다음으로, 상기 세라믹 본체 상에 서로 절연되도록 제1 전극과 제2 전극을 형성한다.
상기 제1 및 제2 전극을 형성하는 단계는 특별히 제한되는 것은 아니나, 예를 들어 구리(Cu) 등의 금속을 포함하는 페이스트를 이용하여 인쇄법으로 수행될 수 있다.
상기 제1 및 제2 전극의 형상은 특별히 제한되지 않으며, 상기 세라믹 본체 내의 내부전극의 형상과 동일할 수 있다.
상기 제1 및 제2 전극은 동일 평면 상에 형성되며, 상기 제1 전극은 ESD(Electro Static Discharge) 보호소자의 길이 방향 제1 측면으로 노출되고, 상기 제2 전극은 길이 방향 제2 측면으로 노출되되, 내부에서는 서로 이격되어 형성됨으로써 서로 절연된다.
다음으로, 상기 제1 전극과 제2 전극 사이에 전도성 고분자를 포함하는 페이스트를 도포하여 방전부를 마련한다.
상기 제1 전극과 제2 전극 사이에 전도성 고분자를 포함하는 페이스트를 도포하는 단계는 특별히 제한되는 것은 아니나, 예를 들어 인쇄법으로 수행될 수 있다.
다음으로, 상기 제1 전극, 제2 전극과 방전부 상에 절연 수지를 도포하여 ESD(Electro Static Discharge) 보호소자를 마련한다.
상기 절연 수지는 상기 제1 전극, 제2 전극과 방전부를 외부로부터 보호하는 재질이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지일 수 있다.
다음으로, 상기 세라믹 본체로 이루어진 커패시터와 상기 세라믹 본체 상에 형성된 ESD(Electro Static Discharge) 보호소자가 결합된 복합체의 길이 방향 양 측면에 입력 단자 및 접지 단자를 형성한다.
상기 입력 단자는 상기 복합체의 길이 방향 제1 측면에 형성될 수 있고, 상기 접지 단자는 상기 복합체의 길이 방향 제2 측면에 형성될 수 있다.
상기 입력 단자 및 접지 단자를 형성하는 단계는 구리(Cu) 등의 금속을 포함하는 도전성 페이스트와 글라스 등의 절연 물질을 포함하는 도전성 페이스트를 상기 복합체의 길이 방향 양 측면에 도포하여 수행될 수 있다.
상기 입력 단자 및 접지 단자를 형성하는 단계는 딥핑(Dipping) 또는 인쇄법으로 수행될 수 있으나, 반드시 이에 제한되는 것은 아니다.
다음으로, 상기 입력 단자 및 접지 단자의 상부에 도금 등의 방법에 의해 도금층을 형성함으로써 복합 전자부품을 제작한다.
상기 도금층은 특별히 제한되는 것은 아니며, 예를 들어 니켈/주석(Ni/Sn) 도금층일 수 있다.
복합 전자부품의 실장 기판
도 14는 도 8의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 14를 참조하면, 본 실시 형태에 따른 복합 전자부품(200)의 실장 기판(600)은 복합 전자부품(200)이 실장되는 인쇄회로기판(610)과, 인쇄회로기판(610)의 상면에 형성된 2개의 전극 패드(621, 622)를 포함한다.
상기 전극 패드(621, 622)는 상기 복합 전자부품의 입력단자(231) 및 접지 단자(132)와 각각 연결되는 제1 및 제2 전극 패드(621, 622)로 이루어질 수 있다.
이때, 복합 전자부품(200)의 상기 입력단자(231) 및 접지 단자(132)는 각각 제1 및 제2 전극 패드(621, 622) 위에 접촉되게 위치한 상태에서 솔더(630)에 의해 인쇄회로기판(610)과 전기적으로 연결될 수 있다.
위와 같이 복합 전자부품(200)이 인쇄회로기판(610)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.
이때, 제1 및 제2 전극 패드(621, 622)의 크기는 복합 전자부품(200)의 상기 입력단자(231) 및 접지 단자(132)와 제1 및 제2 전극 패드(621, 622)를 연결하는 솔더(630)의 양을 결정하는 지표가 될 수 있으며, 이러한 솔더(630)의 양에 따라 어쿠스틱 노이즈의 크기가 조절될 수 있다.
한편, 복합 전자부품(200)이 인쇄회로기판(610)에 실장된 상태에서 복합 전자부품(200)의 길이 방향 양 측면에 형성된 상기 입력단자(231) 및 접지 단자(132)에 극성이 다른 전압이 인가되면, 유전체층(211)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체는 두께 방향으로 팽창과 수축을 하게 되고, 입력단자(131) 및 접지단자(132)의 양 측면부는 포아송 효과(Poisson effect)에 의해 세라믹 본체의 두께 방향의 팽창과 수축과는 반대로 수축과 팽창을 하게 된다.
여기서, 본 발명의 일 실시형태에 따른 복합 전자부품은 커패시터의 세라믹 본체 하면에 ESD(Electro Static Discharge) 보호소자를 배치함으로써, 상기 복합 전자부품을 기판에 실장시 커패시터의 역압전성에 의한 커패시터의 진동이 기판에 전달되는 것을 감소시켜 어쿠스틱 노이즈(acoustic noise)를 감소시킬 수 있다.
또한, 본 발명의 일 실시형태에 따른 복합 전자부품은 커패시터의 세라믹 본체 하면에 ESD(Electro Static Discharge) 보호소자를 배치함으로써, 상기 복합 전자부품에 크랙 등이 발생하더라도 상기 커패시터가 상기 기판으로부터 멀리 배치되므로 상기 커패시터를 보호할 수 있다.
또한, 본 발명의 일 실시형태에 따른 복합 전자부품은 커패시터의 세라믹 본체 하면에 ESD(Electro Static Discharge) 보호소자를 배치함으로써, 상기 ESD(Electro Static Discharge) 보호소자와 상기 기판 사이의 거리가 가깝게 되므로, 기생 패턴 저항이나 기생 인덕턴스가 감소하여 부효과(Side Effect)를 줄일 수 있다.
즉, 기생 패턴 저항이나 기생 인덕턴스가 감소함으로써 주파수 특성이 좋아질 수 있으며, 이에 더하여 신호 왜곡이 없어 노이즈 성분을 필터링하며, 정격 전압 이상의 과전압 일부를 바이패스하는 복합 전자부품의 특성이 개선될 수 있다.
복합 전자부품의 포장체
도 15는 도 8의 복합 전자부품을 포장체에 실장되는 모습을 도시한 개략 사시도이다.
도 16은 도 15의 포장체를 릴 형상으로 권취하여 도시한 개략 단면도이다.
도 15를 참조하면, 본 실시예의 복합 전자부품의 포장체(700)는 복합 전자부품(200)이 수납되는 수납부(724)가 형성되는 포장시트(720)를 포함할 수 있다.
상기 포장시트(720)의 수납부(724)는 복합 전자부품(200)과 대응되는 형상을 가지며, 상기 수납부(724)의 저면(725)을 기준으로 내부 전극은 수평하게 배치될 수 있다.
특히, 상기 수납부(724) 내에 수납되는 상기 복합 전자부품(200) 각각은 상기 ESD(Electro Static Discharge) 보호소자(220)가 상기 수납부(724)의 저면을 향하도록 배치될 수 있다.
상기 복합 전자부품(200)은 전자 부품 정렬 장치를 통해 내부 전극이 수평하게 정렬된 상태를 유지하며, 이송장치를 통해 포장시트(720)로 이동하게 된다.
따라서, 상기 수납부(724) 내에 수납되는 상기 복합 전자부품(200) 각각은 상기 ESD(Electro Static Discharge) 보호소자(220)가 상기 수납부(724)의 저면을 향하도록 배치될 수 있다.
이와 같은 방법으로, 포장시트(720) 내의 다수의 복합 전자부품(200)이 상기 포장시트(720) 내에서 동일한 방향성을 가지도록 배치될 수 있다.
상기 복합 전자부품의 포장체(700)는 상기 수납부(225)의 저면을 기준으로 상기 내부 전극이 수평하게 배치되며, 상기 ESD(Electro Static Discharge) 보호소자(220)가 상기 수납부(724)의 저면을 향하도록 배치된 복합 전자부품(200)이 수납된 상기 포장시트(720)를 덮는 포장막(740)을 더 포함할 수 있다.
도 16은 릴 타입으로 감겨진 형상의 복합 전자부품의 포장체(700)로, 연속적으로 감겨져서 형성될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200, 400 ; 복합 전자 부품
110, 210 ; 커패시터
120, 220 ; ESD(Electro Static Discharge) 보호소자
130, 230 ; 복합체 111, 211 ; 유전체층
121, 122, 221, 222 ; 제1 및 제2 내부전극
131, 231 ; 입력단자 132, 232 ; 접지단자
231a, 232a ; 제1 및 제2 외부전극
231b, 232b ; 제3 및 제4 외부전극
233 ; 도금층
140, 240 ; 방전부
141, 142, 241, 242 ; 제1 및 제2 전극
150, 250 ; 보호층 260 ; 도전성 접착제
270 ; 기판
600 ; 실장 기판 610 ; 인쇄회로기판
621, 622 ; 제1 및 제2 전극패드
630 ; 솔더
300 : 출력단(Vdd) 등의 커넥터
500 : 시스템 또는 IC

Claims (5)

  1. 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 및 제2 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 기판, 상기 기판과 상기 세라믹 본체 사이에 배치되며, 서로 절연된 제1 전극과 제2 전극, 상기 기판과 상기 세라믹 본체 사이에 해당하는 영역에서 상기 제1 전극과 제2 전극 사이에 배치된 방전부 및 상기 방전부 및 상기 세라믹 본체 사이에 배치된 보호층을 포함하는 ESD(Electro Static Discharge) 보호소자가 결합된 복합체;
    상기 세라믹 본체의 길이 방향 제1 측면에 배치되며, 상기 커패시터의 제1 내부전극과 연결되는 제1 외부전극과 상기 세라믹 본체의 길이 방향 제2 측면에 배치되며, 상기 커패시터의 제2 내부전극과 연결되는 제2 외부전극; 및
    상기 ESD(Electro Static Discharge) 보호소자의 길이 방향 제1 측면에 배치되며, 상기 제1 전극과 연결되는 제3 외부전극과 상기 ESD(Electro Static Discharge) 보호소자의 길이 방향 제2 측면에 배치되며, 상기 제2 전극과 연결되는 제4 외부전극;을 포함하며,
    상기 복합체는 상기 제1 외부전극과 제3 외부전극이 결합하여 구성되는 입력단자 및 상기 제2 외부전극과 제4 외부전극이 결합하여 구성되는 접지단자를 포함하며, 상기 커패시터와 ESD(Electro Static Discharge) 보호소자는 도전성 접착제로 결합되고, 상기 입력단자와 접지단자 외측에는 도금층이 배치되며, 상기 보호층은 에폭시계 수지를 포함하고, 상기 입력단자 및 접지단자는 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금을 포함하며, 상기 보호층은 상기 제1 전극과 제2 전극의 상면 전체를 덮도록 배치되며,
    상기 ESD 보호소자에서 상기 보호층은 상기 기판, 상기 제1 전극, 상기 제2 전극 및 상기 방전부보다 상기 세라믹 본체 상면으로부터 가까운 위치에 배치된 복합 전자부품.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 및 제2 전극은 동일 평면상에서 서로 대향하는 복합 전자부품.
  4. 제1항에 있어서,
    상기 방전부는 전도성 고분자를 포함하는 복합 전자부품.
  5. 제1항에 있어서,
    상기 커패시터와 ESD(Electro Static Discharge) 보호소자는 두께 방향으로 소정 거리 이격된 복합 전자부품.
KR1020170126368A 2017-09-28 2017-09-28 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 KR102127810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170126368A KR102127810B1 (ko) 2017-09-28 2017-09-28 복합 전자부품, 제조방법, 그 실장 기판 및 포장체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170126368A KR102127810B1 (ko) 2017-09-28 2017-09-28 복합 전자부품, 제조방법, 그 실장 기판 및 포장체

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140063094A Division KR20150135909A (ko) 2014-05-26 2014-05-26 복합 전자부품, 제조방법, 그 실장 기판 및 포장체

Publications (2)

Publication Number Publication Date
KR20170118637A KR20170118637A (ko) 2017-10-25
KR102127810B1 true KR102127810B1 (ko) 2020-06-29

Family

ID=60300067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126368A KR102127810B1 (ko) 2017-09-28 2017-09-28 복합 전자부품, 제조방법, 그 실장 기판 및 포장체

Country Status (1)

Country Link
KR (1) KR102127810B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268390B1 (ko) * 2019-12-09 2021-06-23 삼성전기주식회사 전자 부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117735A (ja) * 2007-11-09 2009-05-28 Panasonic Corp 静電気対策部品およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56125826A (en) * 1980-03-07 1981-10-02 Tdk Electronics Co Ltd Method of producing rc composite part with discharging gap
JPS619804U (ja) * 1984-06-22 1986-01-21 株式会社村田製作所 ノイズ吸収用バリスタ
KR101012965B1 (ko) 2008-10-20 2011-02-08 주식회사 아모텍 복합소자
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117735A (ja) * 2007-11-09 2009-05-28 Panasonic Corp 静電気対策部品およびその製造方法

Also Published As

Publication number Publication date
KR20170118637A (ko) 2017-10-25

Similar Documents

Publication Publication Date Title
US10770226B2 (en) Composite electronic component, method of manufacturing the same, board for mounting thereof, and packaging unit thereof
KR102127809B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR101548774B1 (ko) 적층 세라믹 커패시터
KR101558023B1 (ko) 적층 세라믹 커패시터
US10135416B2 (en) Composite electronic component and board having the same
US10504655B2 (en) Composite electronic component and board having the same
KR20140136741A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
US10403441B2 (en) Composite electronic component
US10122339B2 (en) Composite electronic component and board having the same
KR102127810B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
CN109300690B (zh) 复合电子组件及具有复合电子组件的板
US11177070B2 (en) Electric shock protection device, method for manufacturing same, and portable electronic device having same
KR20160076638A (ko) 복합 전자부품 및 그 실장 기판
KR20180035440A (ko) 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치
KR101963294B1 (ko) 복합 전자부품 및 그 실장 기판
KR101872596B1 (ko) 복합 전자부품
KR20170060926A (ko) 복합 전자 부품 및 그 실장 기판
KR102437805B1 (ko) 복합 전자 부품
KR101719884B1 (ko) 복합 전자부품 및 그 실장 기판
KR20180035441A (ko) 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant