JP4252950B2 - 積層型フィルタ - Google Patents

積層型フィルタ Download PDF

Info

Publication number
JP4252950B2
JP4252950B2 JP2004314486A JP2004314486A JP4252950B2 JP 4252950 B2 JP4252950 B2 JP 4252950B2 JP 2004314486 A JP2004314486 A JP 2004314486A JP 2004314486 A JP2004314486 A JP 2004314486A JP 4252950 B2 JP4252950 B2 JP 4252950B2
Authority
JP
Japan
Prior art keywords
inductor
varistor
multilayer filter
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004314486A
Other languages
English (en)
Other versions
JP2006129066A (ja
Inventor
克成 森合
大 松岡
高弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004314486A priority Critical patent/JP4252950B2/ja
Publication of JP2006129066A publication Critical patent/JP2006129066A/ja
Application granted granted Critical
Publication of JP4252950B2 publication Critical patent/JP4252950B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Description

本発明は、積層型フィルタ、より詳しくは、バリスタ部とインダクタ部とが積層されてなる積層型フィルタに関する。
近年、電子機器は、高速動作のための伝送信号の高周波数化や、省電力化のための低電圧化等が進められている。このような状況下、電子機器においては、優れた信頼性を確保する観点から、ノイズやサージ等を除去する技術がますます重要になってきている。そこで、ノイズ及びサージの両方を一つのチップで除去し得る素子として、バリスタ部及びインダクタ部が積層されてなる積層型フィルタが注目を集めている。
このような積層型フィルタとしては、半導体磁器と磁性材料磁器とを接合し、これを一体焼結して得られた複合機能素子が知られている(例えば、特許文献1参照)。
特開平7−220906号公報
しかしながら、上述した従来の積層型フィルタでは、バリスタ部とインダクタ部とで素体を構成している材料が異なっているため、焼結時における両者の体積変化の程度が大きく異なり、このため、一体焼結の際に両者の境に応力が発生し易い傾向にあった。そして、これに起因して、バリスタ部とインダクタ部とが剥離し易いという問題があった。
そこで、本発明はこのような事情に鑑みてなされたものであり、バリスタ部とインダクタ部との剥離が生じ難い積層型フィルタを提供することを目的とする。
本発明者らは、まず、積層型フィルタにおいて、バリスタ部とインダクタ部との剥離を低減するために、インダクタ部を、バリスタ部を構成している素体と同じ材料により形成することを試みた。その結果、一体焼結を行った場合であっても、バリスタ部とインダクタ部との剥離が極めて生じ難くなることが判明した。
ところが、通常バリスタ部の素体を構成している材料は、極めて低抵抗であるという特性を有していることからインダクタの材料としては適しておらず、このような積層型フィルタは、高周波用途への適用が困難なものであった。
そこで、本発明者らは、このような知見に基づいて更に研究を進めた結果、インダクタ部をバリスタ部の構成材料と同じ素体から構成するとともに、かかる素体中に、バリスタ部とは異なる元素を添加物として添加することや、添加物の添加量が異なるようにすることによって、インダクタ部の素体の高抵抗化が図れることを見出し、本発明を完成させるに至った。
すなわち、本発明の積層型フィルタは、導体層及びバリスタ層を備えるバリスタ部と、導体層及びインダクタ層を備えるインダクタ部とが積層されたものであって、バリスタ層は、主成分であるZnOと添加物とからなり、添加物として、Pr、Bi及びCoからなる群より選ばれる少なくとも一種の金属元素を含有しており、インダクタ層は、ZnOを主成分とし、添加物として、ZnOに対して0.02mol%以上2mol%以下のK、Na、Cs及びRbからなる群より選ばれる少なくとも一種の金属元素を含有しており、且つ、Pr、Bi及びCoを実質的に含有していないことを特徴とする。
このように、本発明に係る積層型フィルタは、バリスタ層及びインダクタ層の素体が同じ材料を主成分としている。よって、これらを一体焼結した場合であっても、焼結時の素体の体積変化率の相違に基づく両層の間に応力等が発生し難い。これにより、バリスタ部とインダクタ部との剥離が大幅に低減されるようになる。
また、インダクタ層を構成している材料、すなわち、主成分としてZnOを含み、添加物としてK、Na、Cs及びRbのうちの少なくとも一種の金属元素を含む材料は、ZnO単体や、これにPr、Bi又はCoを添加したものと比較して、高抵抗率であるのに加え、低誘電率であるという特性を有している。したがって、かかる材料を含むインダクタ層は、優れたインダクタ特性を有するものとなる。
本発明の積層型フィルタは、表面から内部に拡散されたLiを更に含むものであるとより好ましい。これにより、積層型フィルタを構成するバリスタ及びインダクタの各部は、それぞれバリスタ特性及びインダクタ特性に優れるものとなる。その結果、積層型フィルタは、ノイズやサージを吸収する特性に更に優れるようになる。
本発明によれば、バリスタ部とインダクタ部との剥離が生じ難く、また、これらのバリスタ特性及びインダクタ特性が極めて良好な積層型フィルタを提供することが可能となる。
以下、本発明の好適な実施形態について図面を参照して詳細に説明する。なお、全図を通じ、同一の要素には同一の符号を付すものとし、重複する説明は省略する。また、説明における上下左右等の位置関係は、いずれも図面の位置関係に基づくものとする。
まず、図1〜3を参照して、積層型フィルタ10の構造について説明する。
図1は、実施形態の積層型フィルタを示す斜視図である。
積層型フィルタ10は、素体3の長手方向の両端部に形成された一対の入出力電極5,7と、同じく素体3の側面に形成された一対のグランド電極9,11とを備えている。なお、素体3の底面は、積層型フィルタ10が外部基板(図示せず)に実装されたときに、当該外部基板に対向する面である。
図2は、積層型フィルタの素体部分を示す分解斜視図である。
図示されるように、積層型フィルタ10における素体3は、一対の保護層41,42の間に、インダクタ部20とバリスタ部30とからなる積層構造が挟まれた構造を有している。
インダクタ部20は、導体パターン21a,22a,23a,24a(導体層)がそれぞれ設けられたインダクタ層21,22,23,24が積層されたものである。各層の導体パターン21a,22a,23a,24aは、らせん状のコイルパターンの一部を構成するものであり、これらが貫通電極21b、22b、23bによって順次接続されることにより、コイルパターンが構成されている。このように、インダクタ部20は、コイルL(図3参照)を含む構造を有している。
導体パターン21aは、その端部がインダクタ層21の端部に引き出されており、これが、コイルパターンにおける一方の端部となる。コイルパターンの当該端部(導体パターン21a)は、素体3の縁部に引き出され、一方の入出力電極7に電気的に接続されることになる。
また、導体パターン24aは、その端部がインダクタ層24の端部に引き出されており、これが、コイルパターンのもう一方の端部となる。コイルパターンの当該端部(導体パターン24a)は、素体3における上記一方の端部と対向している側の縁部に引き出され、他方の入出力電極5に電気的に接続されることになる。
導体パターン21a〜24aは、インダクタのコイルパターンの構成材料として用いられる金属材料等から構成されるものである。また、インダクタ部20を構成する各インダクタ層21,22,23,24は、ZnOを主成分とするセラミック材料から構成されており、かかるセラミック材料は、添加物としてK、Na、Cs及びRbからなる群より選ばれる少なくとも一種の金属元素を含有している。各インダクタ層21〜24中におけるこれらの金属元素は、金属単体や酸化物等の種々の形態で存在することができる。
ここで、インダクタ層21〜24に含まれる添加物である金属元素の含有量は、当該インダクタ層中のZnOの総モル量に対して、0.02mol%以上2mol%以下であり、0.2mol%以上1mol%以下であると好ましい。この含有量が0.02mol%未満である場合及び2mol%を超える場合のいずれにおいても、インダクタ層の抵抗率が不都合なほどに低下する傾向にある。これらの金属元素の含有量は、例えば、誘導結合高周波プラズマ発光分析装置(IPC)を用いて測定することができる。
上記構成を有するインダクタ層は、後述するバリスタ層31,32に含まれる添加物であるPr、Bi及びCoからなる群より選ばれる少なくとも一種の元素を実質的に含有していないものである。ここで、「実質的に含有していない」状態とは、これらの元素を、インダクタ層21〜24を調製する際に原料として意図的に含有させなかった場合の状態をいうものとする。例えば、バリスタ部30からインダクタ部20への拡散等によって意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。なお、インダクタ層21〜24は、上述した条件を満たす限り、更なる特性の向上等を目的として、その他の金属元素等を更に含んでいてもよい。
バリスタ部30は、内部電極31a,32a(導体層)がそれぞれ設けられたバリスタ層31,32が積層されてなるものである。内部電極31a,32aは、それぞれコンデンサ層31,32上に略矩形状に形成されており、これらは、積層方向において略全面が重なり合うように配置されている。ここで、内部電極31aは、その一部が、素体3の側面を構成するバリスタ層31の縁部に引き出されており、これにより入出力電極5と電気的に接続されることとなる。
また、内部電極32aは、内部電極31aが引き出された縁部と直交している縁部の両側に引き出されており、この引き出し部においてグランド電極9,11とそれぞれ電気的に接続する。このように、バリスタ部30においては、内部電極31a,32aと、これらの間に配置されたバリスタ層31とからバリスタV(図3参照)が構成されている。
内部電極31a,32aは、バリスタの内部電極に通常用いられるPdやAg−Pd合金等からなるものが適用できる。また、バリスタ層31,32は、ZnOを主成分とするセラミック材料から構成されており、かかるセラミック材料中には、添加物としてPr、Bi及びCoからなる群より選ばれる少なくとも一種の金属元素を含有している。これらの金属元素は、バリスタ層31,32において、金属単体や酸化物等の形態で存在することができる。なお、バリスタ層31,32は、更なる特性の向上を目的として、上述したもの以外の金属元素等を更に含有していてもよい。
上述したインダクタ部20におけるインダクタ層21〜24及びバリスタ部30におけるバリスタ層31,32は、その内部にLiを更に含有するものである。ただし、このLiは、原料として各層に添加されたものではなく、後述するような製造方法において、インダクタ部20及びバリスタ部30を備える積層体を形成した後に、この積層体の表面にLiを含む原料を付着させ、これが拡散することによって添加されたものである。なお、積層型フィルタ10は、必ずしもLiが拡散されたものでなくてもよい。
保護層41,42は、それぞれセラミック材料からなる層であり、インダクタ部20及びバリスタ部30からなる積層構造を、その積層方向の両側から挟みこむことで、各部20,30を保護するものである。この保護層41,42の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する観点からは、ZnOを主成分として含む材料が好ましい。
図3は、実施形態の積層型フィルタの等価回路を説明するための図である。上述した構成を有する積層型フィルタ10は、図3に示されるような等価回路を構成することになる。すなわち、積層型フィルタ10は、インダクタL及びバリスタVとでL型の回路を構成している。
次に、図4を参照して本実施形態の積層型フィルタを製造する方法について説明する。
図4は、実施形態の積層型フィルタを製造する工程を説明するためのフロー図である。
積層型フィルタ10の製造においては、まず、インダクタ層21〜24、及び、バリスタ層31,32の原料となるセラミック材料を含むペーストを製造する(ステップS11)。具体的には、まず、インダクタ層形成用のペーストは、主成分であるZnOに対し、添加物であるK、Na、Cs及びRbのうちの少なくとも一種の金属元素を加え、更にこれらにバインダー等を添加して混合することによって調製可能である。ここで、上記金属元素は、例えば、酸化物、シュウ酸塩、炭酸塩等の化合物の形態で添加することができる。また、これらの添加量は、後述するような焼成を行った後の素体3において、金属元素が上述したような所望の含有量となるように調整する。
また、バリスタ層形成用のペーストは、主成分であるZnOに対し、添加物であるPr、Bi及びCoのうちの少なくとも一種の金属元素を、焼成後に所望の含有量となるように加え、これらのバインダー等を添加して混合することにより調製することができる。この場合の金属元素は、例えば、酸化物として添加することができる。
これらのペーストを、プラスチックフィルム等の上にドクターブレード法等により塗布した後に乾燥させ、セラミック材料からなるグリーンシートを形成する。これにより、インダクタ層21〜24形成用のグリーンシート(以下、「インダクタシート」という)、及び、バリスタ層31,32形成用のグリーンシート(以下、「バリスタシート」という)を、それぞれ所要の枚数ずつ得る。なお、プラスチックフィルム等は、塗布後すぐに各シートから剥離してもよく、後述する積層の直前に剥離してもよい。また、かかる工程においては、これらのシートとともに、上記と同様の方法でZnOを含む保護層41,42形成用のグリーンシートを形成する。
次に、インダクタシート又はバリスタシートの上に、導体パターン21a〜24a(インダクタ部20)又は内部電極31a,32a(バリスタ部30)を形成するための導体ペーストを、それぞれのシートに対して所望のパターンとなるようにスクリーン印刷する(ステップS12)。これにより、所望のパターンを有する導体ペースト層が設けられた各シートを得る。例えば、導体パターン形成用の導体ペーストとしては、PdやAg−Pd合金を主成分として含む導体ペーストが挙げられ、内部電極形成用のペーストとしては、PdやAg−Pd合金を主成分として含む導体ペーストが挙げられる。
続いて、保護層形成用のグリーンシートの上に、内部電極31a及び32aにそれぞれ対応する導体ペースト層が設けられたバリスタシートを順次積層する(ステップS13)。続いて、この上に、導体パターン24a、23a、22a及び21aにそれぞれ対応する導体ペースト層が設けられたインダクタシートを順次積層する(ステップS14)。さらに、これらの積層構造の上に、保護層形成用のグリーンシートを更に重ね、これらを圧着することにより、素体3の前駆体である積層体を得る。
その後、得られた積層体を、所望のサイズとなるようにチップ単位に切断した後、このチップを、所定温度(例えば、1000〜1400℃)で焼成して、素体3を得る(ステップS15)。続いて、得られた素体3の表面からその内部にLiを拡散させる。ここでは、まず、得られた素体3の表面にLi化合物を付着させる。Li化合物の付着には、密閉回転ポットを用いることができる。Li化合物としては、特に限定されないが、熱処理することにより、Liが素体3の表面から導体パターン21a〜24aや内部電極31a,32aの近傍にまで拡散できる化合物であり、例えば、Liの酸化物、水酸化物、塩化物、硝酸塩、ホウ酸塩、炭酸塩及びシュウ酸塩等が挙げられる。なお、積層型フィルタ10の製造において、このLi拡散の工程は必ずしも必須ではない。
そして、このLi拡散された素体3の側面に、銀を主成分とするペーストを転写した後に焼き付けた後、更にめっきを施すことによって、入出力電極5,7及びグランド電極9,11をそれぞれ形成し、積層型フィルタ10を得る(ステップS16)。めっきは、電気めっきにより行うことができ、例えば、CuとNiとSn、NiとSn、NiとAu、NiとPdとAu、NiとPdとAg、又は、NiとAg等を用いることができる。
上記構成を有する積層型フィルタ10においては、上述の如く、インダクタ部20及びバリスタ部30をそれぞれ構成するインダクタ層21〜24及びバリスタ層31,32が、ともにZnOを主成分とするセラミック材料から形成されている。このため、インダクタ部20とバリスタ部30とでは、焼成時に生じる体積変化の差が極めて小さい。したがって、これらを同時に焼成したとしても、両者の間にひずみや応力等が発生し難い。その結果、得られた積層型フィルタ10は、インダクタ部とバリスタ部とが異なる材料により形成された従来の積層型フィルタと比較して、両者の剥離が極めて生じ難いものとなる。
また、バリスタ層31,32は、上述の如く、ZnOを主成分とし、添加物としてK、Na、Cs及びRbからなる群より選ばれる少なくとも一種の金属元素を所定の含有量含むものである。このような材料は、インダクタの構成材料として十分な程度に高い抵抗率を有している。具体的には、インダクタ材料として好適な1MΩを超える抵抗率を有するものとなり易い。このため、インダクタ部20は、単独では抵抗率の点で特性が不十分であったZnOを主成分として含んでいるにもかかわらず、優れたインダクタ特性を発揮し得るものとなる。
以上、本発明の積層型フィルタ及びその製造方法の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
例えば、上記実施形態では、インダクタ部20として、コイルLを含むものを例示したが、これに限定されず、例えば、ストレートライン型の導体パターンが形成されたインダクタ層からなるものであってもよい。具体的には、両端部を結ぶ直線状の導体パターンが設けられたインダクタ層を準備し、この単独層または複数層からなるものをインダクタ部としてもよい。この場合、直線状の導体パターンは、積層型フィルタにおける一対の入出力電極を接続する方向に設ける。このような構成を有するインダクタ部であっても、十分に優れたインダクタ特性を有するものとなる。
さらに、本発明の積層型フィルタは、図3に示すような等価回路やこれと同等の機能を有するものを構成できれば、その積層構造や電極等の形成位置を任意に変化させることができる。すなわち、上述した実施形態ではバリスタ部30の上にインダクタ部20が設けられた構造を例示したが、例えば、一対のバリスタ部の間にインダクタ部が挟まれた構造としてもよい。また、バリスタ部30における内部電極31aは、入出力電極5と接続する方向に引き出したが、これとは逆に入出力電極7と接続する方向に引き出してもよい。これらの構造を有する場合であっても、同様の機能を有する積層型フィルタが得られる。
また、上記実施形態では、4層からなるインダクタ部20及び2層からなるバリスタ部を例示したが、各部の積層数は必ずしもこれに限定されない。すなわち、例えば、導体パターンを備えるインダクタ層を繰り返し積層することで、コイルパターンにおけるターン数を更に増加させてもよい。また、内部電極が設けられたバリスタ層を更に繰り返して積層してもよい。これらの積層数は、所望とする積層型フィルタの特性にあわせて適宜調整することができる。
ところで、積層型フィルタのインダクタ部において導体パターンを積層していると、インダクタ層を構成する材料が高誘電率を有する場合、積層方向に隣り合う導体パターンが結合して、当該導体パターン間に寄生容量が生じることになる。したがって、インダクタ部において導体パターンを積層した構成のものでは、特に、高周波用途への適用が困難な傾向にある。このような観点から、インダクタ層は、その誘電率が低い方が好ましく、具体的には、比誘電率が50以下であると好ましい。
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
[実施例1]
(積層型フィルタの作製)
まず、上述した実施形態において図4を参照して説明した方法に従い、積層型フィルタの各サンプルを製造した。すなわち、まず、ZnOにPr11、Co、Al、KCO、Cr、CaCO及びSiOを添加したバリスタ層形成用ペーストを準備するとともに、ZnOにKCOを添加したインダクタ層形成用のペーストを準備した。ここで、インダクタ層形成用のペースト中へのKCOの添加量は、焼成後のインダクタ層におけるKの含有量が表1に示す量となるように調整した。なお、表1中、Kの含有量は、ZnOに対するモル%で示されている。
続いて、これらのペーストを用いて、バリスタシート及びインダクタシートを製造した。また、これとともに、ZnOのみを含む保護層形成用のグリーンシートを得た。その後、各シート上に、それぞれ図2に示すようなパターンとなるように、スクリーン印刷法により内部電極(バリスタ部)又は導体パターン(インダクタ部)形成用の導体ペーストを塗布した。なお、内部電極形成用のペーストとしては、Pdを主成分として含むものを用い、導体パターン形成用のペーストとしては、同様にPdを主成分として含むものを用いた。
次に、導体ペーストが塗布された各シート(バリスタシート及びインダクタシート)を、図2に示す順序で積層し、さらにこれらを一対の保護層形成用のグリーンシートで上下方向から挟んだ後、圧着して素体の前駆体である積層体を得た。こうして得られた積層体を焼成することにより素体を形成させた。そして、この素体に、Agペーストを焼き付けることにより入出力電極及びグランド電極を形成して、図1及び2に示す構造を有する積層型フィルタのサンプルを得た。実施例1においては、KCOの添加量を、ZnOに対するKの含有量が、0、0.01、0.02、0.1、0.2、1、2及び2.5mol%となるように変化させ、これに対応する積層型フィルタを、それぞれサンプル1、2、3、4、5、6、7及び8とした。
なお、この実施例においては、後述するようなインダクタ部の特性評価を行うために、各サンプルの積層型フィルタにおけるインダクタ部中に、積層方向において平行に配置された一対の内部電極を設けた。図5は、インダクタ部に内部電極が設けられた状態の素体の断面構造を模式的に示す図である。図示されるように、各内部電極50は、それぞれの一方の端部が素体の対向する異なる端面にそれぞれ露出するように設けられており、これらの他方の端部は、積層方向からみて互いに重なり合うように設けられている。また、これらの内部電極は、いずれもコイルを構成する導体パターンとは接しないように設けられている。
(インダクタ部とバリスタ部との間の剥離の評価)
上述した方法により得られたサンプル1〜8の積層型フィルタを観察したところ、いずれも、インダクタ部とバリスタ部との間における剥離は認められなかった。
(インダクタ部の比誘電率及び抵抗率の測定)
サンプル1〜8の積層型フィルタを用い、各サンプルにおけるインダクタ部の比誘電率(ε´)及び抵抗率(10Ωcm)を測定した。各サンプルについて得られた結果を表1に示した。なお、比誘電率及び低効率の測定は以下に示すようにして行った。
すなわち、比誘電率(ε´)は、インピーダンスアナライザ(4284A、ヒューレットパッカード社製)を用いて、各サンプルの、1MHz、入力信号レベル(測定電圧)1Vrmsの条件における静電容量(C)を測定し、得られた結果を、ε´=Cd/εSの式に代入することにより算出した。また、低効率(ρ)は、各サンプルに1Vの直流電圧を印加した際に流れる電流値から抵抗(R)を求め、得られた結果を、ρ=RS/dの式に代入することにより算出した。なお、各式中、εは真空の誘電率、dは図5に示した内部電極50間の距離、Sは内部電極50の重なり面積をそれぞれ示す
Figure 0004252950
[実施例2]
(積層型フィルタの作製)
インダクタ層形成用ペーストに添加する材料として、KCOに代えてNaCOを用いたこと以外は、実施例1と同様にして積層型フィルタを得た。なお、実施例2においては、Naの含有量がそれぞれ表2に示すとおりとなるようにした。Naの含有量が、0、0.01、0.02、0.1、0.2、1、2及び2.5mol%であるものを、それぞれサンプル9、10、11、12、13、14、15及び16とした。
(インダクタ部とバリスタ部との間の剥離の評価)
サンプル9〜16の積層型フィルタを観察したところ、いずれも、インダクタ部とバリスタ部との間における剥離は認められなかった。
(インダクタ部の比誘電率及び抵抗率の測定)
サンプル9〜16の積層型フィルタを用い、実施例1と同様にしてインダクタ部の比誘電率及び抵抗率の測定を行った。得られた結果を表2に示す。
Figure 0004252950
[実施例3]
(積層型フィルタの作製)
インダクタ層形成用ペーストに添加する材料として、KCOに代えてRbCOを用いたこと以外は、実施例1と同様にして積層型フィルタを得た。なお、実施例3においては、Rbの含有量が表3に示すとおりとなるようにした。Rbの含有量が、0、0.01、0.02、0.1、0.2、1、2及び2.5mol%であるものを、それぞれサンプル17、18、19、20、21、22、23及び24とした。
(インダクタ部とバリスタ部との間の剥離の評価)
サンプル17〜24の積層型フィルタを観察したところ、いずれも、インダクタ部とバリスタ部との間における剥離は認められなかった。
(インダクタ部の比誘電率及び抵抗率の測定)
サンプル17〜24の積層型フィルタを用い、実施例1と同様にしてインダクタ部の比誘電率及び抵抗率の測定を行った。得られた結果を表3に示す。
Figure 0004252950
[実施例4]
(積層型フィルタの作製)
インダクタ層形成用ペーストに添加する材料として、KCOに代えてCsCOを用いたこと以外は、実施例1と同様にして積層型フィルタを得た。なお、実施例4においては、Csの含有量が表4に示すとおりとなるようにした。Csの含有量が、0、0.01、0.02、0.1、0.2、1、2及び2.5mol%であるものを、それぞれサンプル25、26、27、28、29、30、31及び32とした。
(インダクタ部とバリスタ部との間の剥離の評価)
サンプル25〜32の積層型フィルタを観察したところ、いずれも、インダクタ部とバリスタ部との間における剥離は認められなかった。
(インダクタ部の比誘電率及び抵抗率の測定)
サンプル25〜32の積層型フィルタを用い、実施例1と同様にしてインダクタ部の比誘電率及び抵抗率の測定を行った。得られた結果を表4に示す。
Figure 0004252950
実施例1〜4に示されるように、ZnOを主成分とし、添加物としてK、Na、Cs又はRbを含むインダクタ層を有する積層型フィルタにおいては、ZnOを主成分として含むバリスタ部と、インダクタ部との剥離が極めて生じ難いことが確認された。また、いずれの積層型フィルタにおけるインダクタ部も、比誘電率が100を下回り、また、抵抗率が1MΩを超えることから、インダクタとして十分に実用可能であることが確認された。
実施形態の積層型フィルタを示す斜視図である。 積層型フィルタの素体部分を示す分解斜視図である。 実施形態の積層型フィルタの等価回路を説明するための図である。 実施形態の積層型フィルタを製造する工程を説明するためのフロー図である。 図5は、インダクタ部に内部電極が設けられた状態の素体の断面構造を模式的に示す図である。
符号の説明
3…素体、5,7…入出力電極、10…積層型フィルタ、9,11…グランド電極、20…インダクタ部、21,22,23,24…インダクタ層、21a,22a,23a,24a…導体パターン、21b,22b,23b…貫通電極、30…バリスタ部、31,32…バリスタ層、31a,32a…内部電極、41,42…保護層、L…コンデンサ、V…バリスタ。

Claims (2)

  1. 導体層及びバリスタ層を備えるバリスタ部と、導体層及びインダクタ層を備えるインダクタ部と、が積層された積層型フィルタであって、
    前記バリスタ層は、ZnOを主成分とし、添加物として、Pr、Bi及びCoからなる群より選ばれる少なくとも一種の金属元素を含有しており、
    前記インダクタ層は、主成分であるZnOと添加物とからなり、前記添加物として、前記ZnOに対して0.02mol%以上2mol%以下のK、Na、Cs及びRbからなる群より選ばれる少なくとも一種の金属元素を含有しており、且つ、Pr、Bi及びCoを実質的に含有していない、
    ことを特徴とする積層型フィルタ。
  2. 表面から内部に拡散されたLiを更に含むことを特徴とする請求項1記載の積層型フィルタ。
JP2004314486A 2004-10-28 2004-10-28 積層型フィルタ Active JP4252950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004314486A JP4252950B2 (ja) 2004-10-28 2004-10-28 積層型フィルタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004314486A JP4252950B2 (ja) 2004-10-28 2004-10-28 積層型フィルタ

Publications (2)

Publication Number Publication Date
JP2006129066A JP2006129066A (ja) 2006-05-18
JP4252950B2 true JP4252950B2 (ja) 2009-04-08

Family

ID=36723270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004314486A Active JP4252950B2 (ja) 2004-10-28 2004-10-28 積層型フィルタ

Country Status (1)

Country Link
JP (1) JP4252950B2 (ja)

Also Published As

Publication number Publication date
JP2006129066A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
JP4246716B2 (ja) 積層型フィルタ
JP3197022B2 (ja) ノイズサプレッサ用積層セラミック部品
US7502213B2 (en) Surge absorber
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
CN104299759B (zh) 铁氧体及包括该铁氧体的电感器
KR20130053878A (ko) 적층 세라믹 전자부품 및 그 제조방법
WO2007148556A1 (ja) 積層型セラミック電子部品
JP2007195060A (ja) 積層型フィルタ
JP6257062B2 (ja) フェライト及びこれを適用したインダクタ
CN103177875B (zh) 层叠陶瓷电子元器件
JP4238251B2 (ja) 積層型フィルタ
JP2001118728A (ja) 積層インダクタアレイ
JP4830674B2 (ja) サージ吸収素子
US7719387B2 (en) Multilayer filter composed of varistor section and inductor section
JP4252950B2 (ja) 積層型フィルタ
JP2007214509A (ja) 積層型電子部品
WO2013099297A1 (ja) 積層インダクタ
JP3337713B2 (ja) ノイズサブレッサ
JP4839762B2 (ja) サージ吸収素子
KR20130056569A (ko) 적층 세라믹 전자부품
JP3320096B2 (ja) 積層型インダクタおよびその製造方法
JP2001060527A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2005203629A (ja) 電子部品
JP2007201143A (ja) 接合中間層および複合積層型電子部品
JP2023109441A (ja) 3端子型積層セラミックコンデンサ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090122

R150 Certificate of patent or registration of utility model

Ref document number: 4252950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5