JP4142047B2 - 積層型誘電体共振器 - Google Patents

Description

本発明は、バンドパスフィルタなどとして用いられる積層型誘電体共振器に関する。

地上波デジタルＴＶ放送、携帯電話、テレビ付き携帯電話などの無線通信システムの多様化に伴い、バンドパスフィルタやデュプレクサなど、数百ＭＨｚ〜数ＧＨｚのマイクロ波帯において共振回路を構成する積層型誘電体共振器に関しては、小型で、低損失な共振器が望まれている。

積層型誘電体共振器の低損失化を実現させるためには、Ｑ値（＝1／ｔａｎδ）を向上させる必要がある。共振回路のＱ値は、主に誘電体基板の誘電体による損失（誘電体損）と共振回路を構成する内部電極による損失（導体損）とによって決まる。一般に、マイクロ波帯以下の低周波帯では、誘電体損よりも導体損の方がＱ値に対して支配的である。

したがって、積層型誘電体共振器の低損失化を実現させてＱ値を向上させるためには、共振回路を構成する内部電極を形成する導体材料の比抵抗を小さくすることと、内部電極の幅や厚みを大きくすることとが考えられる。

そこで、積層型誘電体共振器のサイズを大きくすることなく、Ｑ値を向上させる手段として、下記の特許文献１および２に示すように、表面に内部電極（長手パターン）がそれぞれ形成された複数枚の誘電体層を多数重ねることが提案されている。

ところが、従来の積層型誘電体共振器では、積層されてインダクタ部となる長手パターンは、外部端子電極の部分でのみ接続され、誘電体層を介しては分離されている構造であり、さらに積層型誘電体共振器を小型化すると、Ｑ値が不十分になると言う課題を有している。

そこで、Ｑ値を高めるために、導電率が高い銀高純度電極層を多層構造にして厚膜化することが考えられる。しかしながら、銀高純度電極層は、誘電体層との熱膨張係数が大きく異なり、その銀高純度電極層を厚膜に形成することは、焼成後の素子本体にクラックやデラミネーションが生じたりする要因となる。また、銀高純度層を厚膜に形成することは、コスト的にも不利になる。
特開平４−４３７０３号公報 特開２００１−２３７６１９号公報

本発明は、このような実状に鑑みてなされ、その目的は、焼成後の素子本体にクラックやデラミネーションなどを生じさせることなく、しかも低コストで、Ｑ値が高く、小型で低損失な積層型誘電体共振器を提供することである。

上記目的を達成するために、本発明に係る積層型誘電体共振器は、
誘電体層を介して複数の内部電極層が積層してあり、これらの内部電極層のパターンおよび積層構造により、コンデンサ部とインダクタ部とが形成してある積層型誘電体共振器であって、
前記インダクタ部が、
導電性粒子が比較的に少なくガラス成分が比較的に多く含まれる中心層と、
前記中心層の周囲を覆うように形成してあり、前記中心層よりも導電性粒子が多く含まれる被覆層とを有することを特徴とする。

本発明者等の実験によれば、特に数百ＭＨｚ〜数ＧＨｚのマイクロ波帯においては、内部電極層を構成する導電層の表層を主として電流が流れることが判明した。そこで、本発明では、インダクタ部を構成する内部電極層の被覆層を、導電性粒子が多く含まれる層で構成することで、大幅に電気抵抗を低下させ、低損失でＱ値が高い共振器構造を実現することができる。すなわち、本発明では、従来構造に比較して、より多くの電流を通過させることが可能であり、挿入損失が少ない。そのため、本発明では、サイズを小型化してもＱ値が高く、低損失な積層型誘電体共振器を実現することが可能になる。

しかも本発明では、導電性粒子が多く含まれる層を厚くするのではなく、導電性粒子が多く含まれる層は、被覆層であり、その中心層は、導電性粒子が比較的に少なくガラス成分が比較的に多く含まれる層で構成される。導電性粒子が比較的に少なくガラス成分が比較的に多く含まれる層は、導電性粒子を多く含む層に比較すれば電気抵抗が高いが、誘電体層と熱膨張係数が近く、誘電体層と内部電極層との界面でのクラックやデラミネーションを有効に防止することができる。しかも、マイクロ波帯においては、内部電極層を構成する導電層の表層を主として電流が流れるので、中心層の電気抵抗が比較的に高いことは、それほどＱ値を低下させる要因には成らない。

したがって、本発明によれば、焼成後の素子本体にクラックやデラミネーションなどを生じさせることなく、しかも低コストで、Ｑ値が高く、小型で低損失な積層型誘電体共振器を提供することができる。

好ましくは、前記被覆層が、下部導電層と、当該下部導電層の上に形成してある前記中心層の上を被覆する上部導電層とで構成してある。また、好ましくは、前記中心層の横幅は、前記下部導電層および上部導電層の横幅よりも狭い。このような構成の時に、中心層の周囲を被覆層で良好に被覆することができる。なお、本発明では、インダクタ部を構成する内部電極層は、上部導電層と中心層と下部導電層との３層以外に、４層以上の導電層で構成しても良い。

好ましくは、前記被覆層の厚みが２μｍ以上である。被覆層の厚みが薄すぎると、Ｑ値を高くすることが困難になる傾向にある。

好ましくは、前記中心層の厚みは、前記被覆層の厚み以上である。中心層の厚みは、素子の小型化の要請に反しない程度で厚くすることができる。

好ましくは、前記被覆層に含まれる導電性粒子は、前記被覆層全体１００重量％に対して９０重量％以上、さらに好ましくは９５重量％以上、さらに好ましくは９８重量％以上、特に１００重量％近く含まれる。被覆層に含まれる導電性粒子の配合量が増すほど、電気抵抗が下がり、Ｑ値を高くすることができる。

好ましくは、前記中心層に含まれる導電性粒子は、前記中心層全体１００重量％に対して９９．８重量％以下含まれる。中心層に含まれる導電性粒子の配合量が多すぎると、内部電極層と誘電体層との界面におけるクラック防止やデラミネーション防止の効果が小さくなる傾向にある。

好ましくは、前記中心層に含まれるガラス成分は、前記中心層全体１００重量％に対して０．２重量％以上含まれる。ガラス成分の添加量が少なすぎると、内部電極層と誘電体層との界面におけるクラック防止やデラミネーション防止の効果が小さくなる傾向にある。

前記導電性粒子としては、特に限定されず、ニッケル、銅、銀、金、またはこれらの合金などが例示されるが、好ましくは、前記導電性粒子が銀または銀合金である。

本発明に係る積層型誘電体共振器は、バンドパスフィルタやデュプレクサなどとして利用できるが、好ましくはバンドパスフィルタとして利用される。

以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る積層型バンドパスフィルタ（積層型誘電体共振器）の全体斜視図、
図２は図１に示す積層型バンドパスフィルタの分解斜視図、
図３は図２に示すIII−III線に沿う要部断面図、
図４は図１および図２に示す積層型バンドパスフィルタの等価回路図、
図５および図６は図１に示す積層型バンドパスフィルタの製造過程を示す分解斜視図、
図７は図６に示すVII−VII線に沿う要部断面図である。

図１〜図３に示すように、本実施形態に係る積層型誘電体共振器の一例としての積層型バンドパスフィルタ２は、素子本体４を有する。素子本体４の内部には、誘電体層４００〜４０８を介して、複数の内部電極層５００〜５０４が積層してある。これらの内部電極層５００〜５０４のパターンおよび積層構造により、図４に示すコンデンサ部Ｃ１１〜Ｃ１６と、インダクタ部Ｑ１、Ｑ２およびＱ３とが形成してあり、バンドパスフィルタ回路を構成している。

図１に示すように、素子本体４は、直方体形状を有し、その大きさは、特に限定されないが、縦（Ｘ軸方向）１．０〜３．０mm、横（Ｙ軸方向）０．５〜２．５mm、高さ（積層方向Ｚに一致する）０．６〜１．０mm程度である。

素子本体４のＹ軸方向に対向する二側面４ｃおよび４ｄには、接地用端子電極８および９が形成してあり、Ｘ軸方向に対向する二側面４ａおよび４ｂには、入力端子電極６および出力端子電極７が形成してある。これらの端子電極６〜９の材質は、特に限定されないが、たとえばＡｕ、Ａｇ、Ｃｕ、及びそれらを主成分とする合金などが用いられる。

素子本体４には、図２および図３に示すように、積層方向Ｚの下から上に向けて、誘電体層４００〜４０８を介して、内部電極層５００〜５０４が積層してある。誘電体層４００〜４０８は、たとえば図５〜図７に示す誘電体グリーンシートＧＳ０〜ＧＳ８（グリーンシートＧＳ５〜ＧＳ８は図示省略）を積層後に焼成して得られる。誘電体層４００〜４０８の材質は、特に限定されず、たとえばＢａＴｉＯ_３系、ＢａＺｒＯ_３系、ＢａＮｄＴｉ系、ＢａＳｎＴｉ系などの誘電体材料が用いられる。各誘電体層４００〜４０８の厚みは、特に限定されず、１０〜２００μｍである。

各誘電体層４００〜４０８の上に形成してある内部電極層５００〜５０４は、誘電体層４００〜４０８となる誘電体グリーンシートの表面に印刷法などで形成され、グリーンシートと共に焼成されて内部電極となる。内部電極層５００〜５０４を構成する金属としては、特に限定されず、Ａｕ、Ａｇ、Ｃｕ、及びそれらを主成分とする合金などが例示される。

なお、内部電極層５００および５０１の間と、内部電極層５０３および５０４の間には、内部電極層を構成する電極パターンが形成されていない誘電体層４０１，４０５，４０６が積層してある。

素子本体４の積層方向Ｚ軸の最も下側に位置する内部電極層５００は、図２および図５に示すように、Ｙ軸方向に延びる長方形パターンであり、誘電体層４００のＸ軸方向幅よりもすこし狭い幅を有する。この内部電極層５００は、Ｙ軸方向に延びる中心線に対して、線対称な電極パターンであり、側面４ｃおよび４ｂ間を接続するように延び、図１に示す端子電極８および９に対して電気的に接続してある。

図５に示すように、誘電体層４０１および４０２を介して内部電極層５００の上側に位置する内部電極層５０１は、図４に示すコンデンサ部Ｃ１１を形成するための一方のコンデンサ電極パターンに形成されている。この内部電極層５０１は、図５に示すように、いずれの側面４ａ〜４ｄにも露出しない孤立パターンとなっており、図４に示すコンデンサ部Ｃ１１のフローティング電極となる。この内部電極層５０１は、誘電体層４０２の表面で、側面４ｄに近い位置で、Ｘ軸方向の中央位置に形成され、平面矢視側から見て、Ｙ軸方向に延びる中心線に対して、線対称な電極パターンである。

誘電体層４０３を介して内部電極層５０１の上側に位置する内部電極層５０２は、図５および図６に示すように、側面４ｃに露出する共通接地用リードパターン２１から３本に枝分かれしてＹ軸方向に平行に延びる３つのインダクタ用導体パターン２０を有する。この実施形態では、インダクタ用導体パターン２０は、直線パターン（長手パターンの１種）であり、それぞれ図４に示すインダクタ部Ｑ１〜Ｑ３の一部となる。

各インダクタ用導体パターン２０の頭部には、図４に示すコンデンサ部Ｃ１１〜Ｃ１６の電極を主として構成するコンデンサ用電極パターン２４が各々一体に形成してある。

Ｘ軸方向の両側に位置するコンデンサ用電極パターン２４には、Ｙ軸方向の中央部において、Ｘ軸方向に延びるリードパターン２２および２３がそれぞれ一体に形成してある。リードパターン２２は、側面４ａに露出し、図１に示す入力端子電極６に接続してある。リードパターン２３は、側面４ｂに露出し、図１に示す出力端子電極６に接続してある。図５および図６に示すように、内部電極層５０２は、平面矢視側から見て、Ｙ軸方向に延びる中心線に対して、線対称な電極パターンである。

図２および図３に示すように、各インダクタ用導体パターン２０は、中心層２０ａと、その中心層２０ａを被覆する被覆層２０ｂとを有する。中心層２０ａは、導電性粒子が比較的に少なくガラス成分が比較的に多く含まれる層で構成される。被覆層２０ｂは、中心層２０ａよりも導電性粒子が多く含まれる。

被覆層２０ｂに含まれる導電性粒子は、被覆層全体１００重量％に対して９０重量％以上、さらに好ましくは９５重量％以上、さらに好ましくは９８重量％以上、特に１００重量％近く含まれる。被覆層２０ｂに含まれる導電性粒子の配合量が増すほど、電気抵抗が下がり、Ｑ値を高くすることができる。

中心層２０ａに含まれる導電性粒子は、中心層全体１００重量％に対して９９．８重量％以下含まれる。中心層２０ａに含まれる導電性粒子の配合量が多すぎると、導体パターン２０と誘電体層４０３，４０４との界面におけるクラック防止やデラミネーション防止の効果が小さくなる傾向にある。なお、中心層２０ａに含まれる導電性粒子の配合量は、仮にゼロであっても、被覆層２０ｂにて電気を流すので問題はないが、好ましくは７０〜９９．８重量％である。

中心層２０ａに含まれるガラス成分は、前記中心層全体１００重量％に対して０．２重量％以上含まれる。ガラス成分の添加量が少なすぎると、内部電極層と誘電体層との界面におけるクラック防止やデラミネーション防止の効果が小さくなる傾向にある。なお、中心層２０ａは、必ずしも導電性を持たなくても良いので、ガラス成分１００重量％の中心層２０ａや、誘電体層４００〜４０８と同様な成分で構成してある中心層２０ａもあり得る。ただし、好ましくは、中心層２０ａに含まれるガラス成分は、中心層全体１００重量％に対して０．２〜３０重量％である。

中心層２０ａおよび被覆層２０ｂに含まれる導電性粒子としては、特に限定されず、ニッケル、銅、銀、金、またはこれらの合金などが例示されるが、好ましくは、導電性粒子が銀または銀合金である。銀または銀合金が好ましいのは、電気的に低抵抗であり、低温で誘電体ガラスセラミックスと同時焼成が可能、大気中で焼成可能などの理由からである。

中心層２０ａの断面形状は、特に限定されず、図３に示すように、楕円形状、円形状、四角形状、その他の形状が例示されるが、好ましくは楕円形状、円形状である。被覆層２０ｂの形状は、中心層２０ａの周囲を均一な厚みで覆う形状であることが好ましい。

被覆層２０ｂの厚みは２μｍ以上である。被覆層２０ｂの厚みが薄すぎると、Ｑ値を高くすることが困難になる傾向にある。なお、被覆層２０ｂの厚みの上限は、好ましくは１０μｍ以下である。被覆層２０ｂの厚みが厚すぎると、クラックやデラミネーションを発生させる可能性が増えると共に、導電性粒子の使用量が増えて製造コストが増大する。また、素子の小型化の要請にも反する。

中心層２０ａの厚み（積層方向Ｚの最大厚み）は、被覆層２０ｂの厚み以上である。中心層２０ａの厚みは、素子の小型化の要請に反しない程度で厚くすることができる。中心層２０ａの厚みの上限は、好ましくは１０μｍ以下である。中心層２０ａを厚くしすぎると、素子の小型化の要請に反する。

楕円形の中心層２０ａおよび被覆層２０ｂは、たとえば図７に示すように、焼成前の下部導電層２０ｂ１と、下部導電層２０ｂ１の上に形成してある焼成前の中心層２０ａ１と、その上を被覆する焼成前の上部導電層２０ｂ２とを焼成することにより形成される。この場合において、中心層２０ａ１の横幅Ｗ１は、下部導電層２０ｂ１および上部導電層２０ｂ２の横幅Ｗ２よりも狭い。このような構成の時に、図３に示すように、中心層２０ａの周囲を被覆層２０ｂで良好に被覆することができる。中心層２０ａ１の横幅Ｗ１は、特に限定されないが、好ましくは２０〜３００μｍであり、横幅の差(Ｗ２−Ｗ１）は、好ましくは５〜１５μｍである。

なお、本発明では、インダクタ用導体パターン２０は、上部導電層２０ｂ２と中心層２０ａ１と下部導電層２０ｂ１との３層以外に、４層以上の導電層で構成しても良い。また、図示する実施形態では、内部電極層５０２において、インダクタ用導体パターン２０のみを、中心層２０ａと被覆層２０ｂとで構成したが、本発明では、共通接地用リードパターン２１、コンデンサ用電極パターン２４、リードパターン２２および２３を含めて、内部電極層５０２の全体を、中心層２０ａと被覆層２０ｂとで構成しても良い。

図６に示すように、誘電体層４０４を介して内部電極層５０２の上側に位置する内部電極層５０３は、内部電極層５０２におけるコンデンサ用電極パターン２４に対応する位置に、コンデンサ用電極パターン３１を有する。各コンデンサ用電極パターン３１は、誘電体層４０４を介して、コンデンサ用電極パターン２４と対となり、図４に示すコンデンサ部Ｃ１２，Ｃ１４，Ｃ１６を構成する。

また、同一平面状で隣接するコンデンサ用電極パターン２４，３１相互間では、図４に示すコンデンサ部Ｃ１３およびＣ１５を構成する。３つのコンデンサ用電極パターン３１は、素子本体４の側面４ｄにおいて、共通接地用リードパターン３２に接続してある。共通接地用リードパターン３２は、側面４ｄに露出し、図１に示す端子電極９に接続してある。

図２に示すように、誘電体層４０５，４０６および４０７の上側に位置する内部電極層５０４は、Ｙ軸方向に延びる長方形パターンであり、誘電体層４０７のＸ軸方向幅よりもすこし狭い幅を有する。この内部電極層５０４は、内部電極層５００と同じパターンであり、側面４ｃおよび４ｂ間を接続するように延び、図１に示す端子電極８および９に対して電気的に接続してある。

本実施形態では、図４に示すインダクタ部Ｑ１〜Ｑ３は、図３に示すように、それぞれ、中心層２０ａと被覆層２０ｂとで構成してある。本実施形態では、インダクタ部Ｑ１〜Ｑ３を構成するインダクタ用導体パターン２０の被覆層２０ｂを、導電性粒子が多く含まれる層で構成することで、大幅に電気抵抗を低下させ、低損失でＱ値が高い共振器構造を実現することができる。すなわち、本実施形態では、従来構造に比較して、より多くの電流を通過させることが可能であり、挿入損失が少ない。そのため、本実施形態では、サイズを小型化してもＱ値が高く、低損失な積層型誘電体共振器を実現することが可能になる。

しかも本実施形態では、導電性粒子が多く含まれる層を厚くするのではなく、導電性粒子が多く含まれる層は、被覆層であり、その中心層は、導電性粒子が比較的に少なくガラス成分が比較的に多く含まれる層で構成される。導電性粒子が比較的に少なくガラス成分が比較的に多く含まれる層は、導電性粒子を多く含む層に比較すれば電気抵抗が高いが、誘電体層と熱膨張係数が近く、誘電体層と内部電極層との界面でのクラックやデラミネーションを有効に防止することができる。しかも、マイクロ波帯においては、内部電極層を構成する導電層の表層を主して電流が流れるので、中心層２０ａの電気抵抗が比較的に高いことは、それほどＱ値を低下させる要因には成らない。

したがって、本実施形態によれば、焼成後の素子本体にクラックやデラミネーションなどを生じさせることなく、しかも低コストで、Ｑ値が高く、小型で低損失なバンドパスフィルタ２を提供することができる。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。

たとえば、本発明に係る積層型誘電体共振器は、バンドパスフィルタのみではなく、その他の用途の共振器としても使用することも可能である。

図１は本発明の一実施形態に係る積層型バンドパスフィルタ（積層型誘電体共振器）の全体斜視図である。 図２は図１に示す積層型バンドパスフィルタの分解斜視図である。 図３は図２に示すIII−III線に沿う要部断面図である。 図４は図１および図２に示す積層型バンドパスフィルタの等価回路図である。 図５は図１に示す積層型バンドパスフィルタの製造過程を示す分解斜視図である。 図６は図５の続きの工程を示す分解斜視図である。 図７は図６に示すVII−VII線に沿う要部断面図である。

符号の説明

２… 積層型バンドパスフィルタ
４… 素子本体
６… 入力端子電極
７… 出力端子電極
８，９… 接地用端子電極
２０… インダクタ用導体パターン
２０ａ… 中心層
２０ｂ… 被覆層
２０ｂ１… 下部導電層
２０ｂ２… 上部導電層
２４… コンデンサ用電極パターン
４００〜４０８… 誘電体層
５００〜５０４… 内部電極層

Claims (5)

1. 誘電体層を介して複数の内部電極層が積層してあり、これらの内部電極層のパターンおよび積層構造により、コンデンサ部とインダクタ部とが形成してある積層型誘電体共振器であって、
   前記インダクタ部のみが、
   周囲を覆う被覆層に比べて、導電性粒子が少なくガラス成分が多く含まれる中心層と、
   前記中心層の周囲を覆うように形成してあり、前記中心層よりも導電性粒子が多く含まれる被覆層とを有し、
   前記被覆層が、下部導電層と、当該下部導電層の上に形成してある前記中心層の上を被覆する上部導電層とで構成してあり、
   前記中心層の幅は、前記下部導電層および上部導電層の幅よりも狭く、
   前記中心層の厚みは、前記被覆層の厚み以上であることを特徴とする積層型誘電体共振器。
2. 前記被覆層の厚みが２μｍ以上である請求項１に記載の積層型誘電体共振器。
3. 前記被覆層に含まれる導電性粒子は、前記被覆層全体１００重量％に対して９０重量％以上含まれることを特徴とする請求項１または２に記載の積層型誘電体共振器。
4. 前記中心層に含まれる前記ガラス成分は、前記中心層全体１００重量％に対して、０．２〜３０重量％含まれることを特徴とする請求項１〜３のいずれかに記載の積層型誘電体共振器。
5. 前記導電性粒子が銀または銀合金である請求項１〜４のいずれかに記載の積層型誘電体共振器。

Images