JP6467734B2 - 多層基板のフィルタ - Google Patents

Description

本開示は電子回路を実装した多層基板に設けられるフィルタに関し、特に電源ラインやグランドラインなどの高周波雑音を抑制する多層基板のフィルタに関する。

近年、電子機器の小型化のために、銅箔などの配線導体が印刷などで施された絶縁基板を積み重ねた多層基板が用いられる。多層基板においては、層の異なる配線導体間の接続にはビアという導電体が施された貫通孔が用いられ、多層基板表面または裏面に実装された各種部品が配線導体やビアによって接続されて電子回路を形成するのが一般的である。このような配線導体やビアは微小ながら寄生インダクタンスを有しており、特許文献１のように、配線導体やビアの寄生インダクタンスをフィルタの構成要素として利用したものが考案されている。

図１５は特許文献１に記載されている多層プリント基板３００の断面図である。図１５において、面実装型のコネクタ１０７からの入力電源ラインは、ビア３１０、内層の配線導体３０７、ビア３１１〜３１３を通って裏面の配線導体３０９に至る。配線導体３０９はコンデンサ１０３に接続して、ビア３１４〜３１６、内層の配線導体３０６、ビア３１７〜３１９を通って表面の配線導体３０５および裏面の配線導体３０８に至る。表面の配線導体３０５はコンデンサ１０４と負荷１０５に接続され、裏面の配線導体３０８はコンデンサ１０９に接続される。以上により、コネクタ１０７からの電源ラインは、コンデンサ１０３に接続され、ビア３１４〜３１６、内層の配線導体３０６およびビア３１７〜３１９が有する寄生インダクタンスを通ってコンデンサ１０４に接続されるπ型フィルタを構成している。

ＷＯ２０１５−１６２６５６号公報

上記の多層プリント基板に形成されたフィルタには、配線インピーダンスを下げて低損失化するために、各内層に同電位の幅広の配線導体（図１５では配線導体３０６および３０７）が存在する。これらの幅広の配線導体は表面層や裏面層との間に静電容量を有し、ビア等の寄生インダクタンスを高周波ではバイパスしてしまうので、ローパスフィルタとしての特性を損なってしまうという問題がある。

また、１本のビアの寄生インダクタンスはその大きさや形状にもよるが、通常１ｎＨにも満たない。この寄生インダクタンスを利用してフィルタとしての効果を期待する場合、ビアの直列の本数を増やしたり、コンデンサを大容量化したりすることになる。しかし、コンデンサの大容量化は、基板占有面積が増加するといった問題がある。

寄生インダクタンスの値については、例えば特許文献１には配線導体のインダクタンスを表す次の計算式が記載されている。

０．０００２Ｌｐ〔ｌｎ｛２Ｌｐ／（Ｗｐ＋Ｈｐ）｝＋０．２２３５｛（Ｗｐ＋Ｈｐ）／Ｌｐ｝＋０．５〕 [μＨ]

ここで、Ｌｐは導体の長さ、Ｗｐは導体の幅、Ｈｐは導体の厚みを示す。

式中のｌｎ｛２Ｌｐ／（Ｗｐ＋Ｈｐ）｝が支配的であるので、配線導体を細長くすることによってその寄生インダクタンスを大きくすることができる。しかしながら、配線導体を細くすることは、電気抵抗を増加させて効率劣化を招いてしまう。また配線導体を長くすることは、基板占有面積が増加するといった問題がある。

上記課題に鑑み、本開示は、ビアの寄生インダクタンスをより有効に利用して小さな基板占有面積で構成できる多層基板のフィルタを提供することを目的とする。

上記課題を解決するために、本開示の一形態に係る多層基板のフィルタは、２以上の配線層を含む多層基板の表面から裏面に至る入力端子と、前記多層基板の裏面において前記入力端子に端部が接続される第１の配線導体と、前記第１の配線導体のもう一方の端部から前記多層基板の表面に至る第１のビアと、前記多層基板の表面において前記第１のビアに端部が接続される第２の配線導体と、第２の配線導体上に配設される入力コンデンサとを備える。

本開示に係る多層基板のフィルタによると、ビアの寄生インダクタンスを有効に利用して小さな基板占有面積で多層基板のフィルタを構成ことができる。

図１Ａは、実施の形態１に係る多層基板の入力フィルタの構成例を示す断面図である。 図１Ｂは、図１Ａの入力フィルタの電気的特性を説明するための等価回路を示す図である。 図２は、実施の形態２に係る多層基板の入力フィルタの（ａ）表面、（ｂ）断面および（ｃ）裏面を示す図である。 図３は、実施の形態２に係る多層基板の入力フィルタの等価回路を示す図である。 図４Ａは、実施の形態２に係る多層基板の入力フィルタの他の構成例における表面を示す図である。 図４Ｂは、図４Ａの等価回路を示す図である。 図５は、実施の形態３に係る多層基板の入力フィルタの構成例における（ａ）偶数内層、（ｂ）奇数内層、（ｃ）断面および（ｄ）断面を示す図である。 図６は、実施の形態４に係る多層基板の入力フィルタの断面図である。 図７Ａは、実施の形態５に係る多層基板の出力フィルタの構成例における断面を示す図である。 図７Ｂは、図７Ａの出力フィルタの電気的特性を説明するための等価回路を示す図である。 図８は、実施の形態６に係る多層基板の出力フィルタの構成例における（ａ）表面、（ｂ）断面および（ｃ）裏面を示す図である。 図９は、図８の出力フィルタの電気的特性を説明するための等価回路を示す図である。 図１０Ａは、実施の形態６に係る多層基板の出力フィルタの他の構成例における表面を示す図である。 図１０Ｂは、図１０Ａの出力フィルタの電気的特性を説明するための等価回路を示す図である。 図１１は、実施の形態７に係る多層基板の出力フィルタの構成例における（ａ）偶数内層、（ｂ）奇数内層および（ｃ）断面を示す図である。 図１２は、実施の形態８に係る多層基板の出力フィルタの断面図である。 図１３Ａは、実施の形態９に係る多層基板のフィルタの構成例における（ａ）断面、（ｂ）表面および（ｃ）断面を示す図である。 図１３Ｂは、図１３Ａのフィルタの電気的特性を説明するための等価回路を示す図である。 図１４Ａは、実施の形態１０に係る多層基板のフィルタの構成例における（ａ）断面、（ｂ）表面、（ｃ）次層および（ｄ）断面を示す図である。 図１４Ｂは、図１４Ａのフィルタの電気的特性を説明するための等価回路を示す図である。 図１５は、従来の多層プリント基板の断面図である。

以下、実施の形態について、図面を参照しながら具体的に説明する。

なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

（実施の形態１）
以下、実施の形態１に係る多層基板の入力フィルタについて、図面を参照しながら説明する。

図１Ａは、実施の形態１に係る多層基板の入力フィルタの構成例を示す断面図である。図１Ｂは、図１Ａの入力フィルタの電気的特性を説明するための等価回路を示す図である。

図１Ａの入力フィルタは、多層基板１に形成されたフィルタ回路であって、入力端子１１、第１の配線導体２１、第１のビア３１、第２の配線導体２２および第１の入力コンデンサ４１を備える。この入力フィルタは、例えば、多層基板１に供給される電源電圧を入力し、当該電源電圧に含まれる雑音成分を除去するローパスフィルタであり、雑音除去後の電源電圧を多層基板１内の他の回路に供給する。

多層基板１は、銅箔などの配線導体が施された絶縁基板を複数積み重ねた構成を有し、２以上の配線層を有する。

入力端子１１は、多層基板１の表面から裏面まで貫通した取り付け穴に装着される。入力端子１１は、例えば、電源装置からの電源電圧の供給を受ける。

第１の配線導体２１は、多層基板１の裏面に印刷された配線導体であり、端部に入力端子１１が半田付けされる。

第１のビア３１は、裏面の第１の配線導体２１のもう一方の端部に設けられ、多層基板１の表面へ貫通する。

第２の配線導体２２は、多層基板１の表面に印刷され、端部に第１のビア３１が接続される。

第１の入力コンデンサ４１は、第１と第２の電極を有し、第１の電極を第２の配線導体２２に接続され、第２の電極は接地される。第１の入力コンデンサ４１を介して第２の配線導体２２は、内部回路や他のビアを通って他の内層の配線導体へと配線される。ここで、入力端子１１と第１のビア３１は寄生インダクタンスを持っており、図１Ｂの等価回路に示すように、寄生インダクタンスと第１の入力コンデンサ４１とでＬＣフィルタが形成された構成となる。

入力端子１１や第１のビア３１のように多層基板１内の縦方向に形成された導体は、多層基板１の表裏面や内層のような水平面に形成される配線導体よりも小さな面積で寄生インダクタンスを構成できる。実施の形態１のように入力フィルタを構成する場合には、あえて入力端子１１と第１のビア３１との直列構成によって数ｎＨのインダクタンスを形成することができる。例えば電源部などの比較的大きな電力を扱う場合、多層基板１は一般的な１．６ｍｍ厚の基板よりも厚くなってきている。多層基板１の基板厚が３ｍｍである場合、入力端子１１と第１のビア３１との直列インダクタンスはおよそ５ｎＨとなる。第１の入力コンデンサ４１の静電容量を１０００ｐＦとすると、カットオフ周波数ｆｃは、
ｆｃ＝１/（２×π×√（５ｎＨ×１０００ｐＦ））≒７０ＭＨｚ
となり、高周波雑音を除去するローパスフィルタ（ＬＰＦ）としての効果が得られる。

また、入力端子１１はコネクタとしての機械的強度が要求されるため、導体部を支持する構造から他のチップ部品に比べると実装面積は大きくなる。本実施の形態の場合、第１のビア３１を入力端子１１の支持構造体の直近に配置することができる。即ち、実装面積の増大がほとんどないフィルタを構成することができる。

さらに、導通損失を低減するため、配線導体の面積は広くされがちであるが、高周波では絶縁基板を介在した寄生容量による雑音の伝搬が生じるなどして、フィルタ効果が低下してしまう。本実施の形態のように第１のビア３１を第１の配線導体２１の端部と第２の配線導体２２の端部とを接続するような構成とすることで、絶縁基板を挟んで対向する配線導体面積を極小化でき、寄生容量を低減することができる。

また、本実施の形態の入力フィルタでは、多層基板表面に設けられた第２の配線導体２２および第１の入力コンデンサ４１の電極に電流が集約され、その後に内部回路や他のビアを通って他の内層の配線導体へと配線される構成となっているので、第１の入力コンデンサ４１の高周波雑音除去機能が充分に発揮されるという効果もある。

尚、本実施の形態では、入力端子１１と第１のビア３１を多層基板１の裏面の第１の配線導体２１で接続する構成としたが、所望の寄生インダクタンスを確保できるほどに多層基板が充分厚くて適当な内層が存在する場合は、その内層に設けた配線導体で接続してもよい。

また、入力端子１１と第１のビア３１が近接配置されると、第１の配線導体２１は短配線となってインダクタンス値は小さくなりがちで、全体のインダクタンス値への寄与度は低い。逆に、部品配置などの構成上の理由で、入力端子１１と第１のビア３１が距離を開けて配置してもよい場合は、第１の配線導体２１を細長く設置することによってインダクタンス値を大きくすることができる。

以上説明してきたように、実施の形態１に係るフィルタは、２以上の配線層を含む多層基板１の表面から裏面に至る入力端子１１と、多層基板１の裏面において入力端子１１に端部が接続される第１の配線導体２１と、第１の配線導体２１のもう一方の端部から多層基板１の表面に至る第１のビア３１と、多層基板１の表面において第１のビア３１に端部が接続される第２の配線導体２２と、第２の配線導体２２上に配設される第１の入力コンデンサ４１とを備える。

この構成によれば、主に入力端子１１と第１のビア３１とによる寄生インダクタンスを積極的に持たせながらも、この寄生インダクタンスと入力コンデンサとで実装面積の増大がほとんど無いフィルタを構成することができる。また、対向する面状の配線パターンもほとんど無いので寄生容量が少なく、さらに、流れる電流が第１の入力コンデンサ４１の端子に接続される第２の配線導体２２に集約されるので、雑音除去機能に優れたフィルタを構成することができる。

（実施の形態２）
図２は、実施の形態２に係る多層基板の入力フィルタの（ａ）表面、（ｂ）断面および（ｃ）裏面を示す図である。同図の（ｂ）は、（ａ）表面および（ｃ）裏面に示した（ｂ）−（ｂ）一点鎖線における断面である。図３はその電気的特性を説明するための等価回路を示す図である。図１に示した実施の形態１の多層基板の入力フィルタは、一本の入力ラインに施したフィルタ構成であるが、実施の形態２は電源ラインとグランドラインの２本の入力ライン対に関するものである。図２において、電源ラインは図１に示した第１の実施形態に係る多層基板の入力フィルタと同じものとして同じ番号を付与する。

尚、図１と区別するため実施の形態２の多層基板は多層基板２とする。また、第１の配線導体２１には第２の入力コンデンサ４２を接続した。

図２の入力フィルタは、多層基板２に形成されたフィルタ回路であって、電源ライン側の構成要素として、入力端子１１、第１の配線導体２１、第１のビア３１、第２の配線導体２２および第１の入力コンデンサ４１を備える。さらに、この入力フィルタは、グランドライン側の構成要素として、ＧＮＤ入力端子１２、第２の配線導体２２、第１のＧＮＤビア３２、第１のＧＮＤ配線導体２３、第２のＧＮＤ配線導体２４および第２の入力コンデンサ４２を備える。以下では、電源ライン側の構成要素であることを明確に区別するに、入力端子１１を電源入力端子１１、第１の配線導体２１を第１の電源配線導体２１、第１のビア３１を第１の電源ビア３１、第２の配線導体２２を第２の電源配線導体２２と呼ぶ。

図２の入力フィルタは、図１と比べて、グランドライン側の構成要素が追加されている点が異なっている。以下、異なる点を中心に説明する。

ＧＮＤ入力端子１２は、多層基板２の表面から裏面まで貫通した取り付け穴に装着される。

第１のＧＮＤ配線導体２３は第３の配線導体であり、多層基板２の裏面に印刷され、端部にＧＮＤ入力端子１２が半田付けされる。

第１のＧＮＤビア３２は、裏面の第１のＧＮＤ配線導体２３のもう一方の端部に設けられ、多層基板２の表面へ貫通する。

第２のＧＮＤ配線導体２４は第４の配線導体であり、多層基板２の表面に印刷され、端部に第１のＧＮＤビア３２が接続される。

第１の入力コンデンサ４１は第１の入力コンデンサであり、第１電極と第２の電極とを有し、第１の電極を第２の配線導体２２に接続され、第２の電極は第２のＧＮＤ配線導体２４で接地される。第１の入力コンデンサ４１を介して第２のＧＮＤ配線導体２４は、内部回路や他のビアを通って他の内層の配線導体へと配線される。また、実施の形態２においては、第２の入力コンデンサ４２を設け、第２の入力コンデンサ４２の第１電極を第１の電源配線導体２１に、第２の電極を第１のＧＮＤ配線導体２３に接続される。ここで、図３を用いて後述するが、入力ＧＮＤ端子１２と第１のＧＮＤビア３２は寄生インダクタンスを持っており、第１の入力コンデンサ４１と第１の電源ビア３１、第１のＧＮＤビア３２と第２の入力コンデンサ４２とでπ型フィルタが形成された構成となる。また、図２では第１の電源ビア３１及び第１のＧＮＤビア３２はそれぞれ２本ずつ設けたが、これはビアの許容電流と実際に流れる電流の大きさの関係で適宜設定すればよい。

以上のような構成により、実施の形態２の多層基板のフィルタは、電気的等価回路で示すと図３のように表すことができる。電源入力端子１１、第１の電源配線導体２１、第１の電源ビア３１、第２の電源配線導体２２からなる電源ラインと、入力ＧＮＤ端子１２、第１のＧＮＤ配線導体２３、第１のＧＮＤビア３２、第２のＧＮＤ配線導体２４からなるグランドラインが並行しており、特に第１の電源ビア３１と第１のＧＮＤビア３２が近接することで磁気結合し、コモンチョークとして動作する。このことにより、電源ライン−グランドラインに流れる電流によって両ビアに発生する磁束は打ち消しあうが、アース電位に対して両ラインに同極性で発生するコモンモードノイズに対してインダクタンスとして働き、コモンモードノイズの抑制効果が向上する。

尚、図２では電源ライン−グランド両ラインが並行する構成からコモンモードノイズ抑制効果を説明したが、ライン電流に対して各ビアや配線導体がインダクタンスとして動作するように、例えば図４Ａのようにあえて並行でない部品配置や配線パターンを構成してもよい。そうすることにより等価回路は図４Ｂのようになり、ノーマルモードの雑音抑制効果は向上する。

以上説明してきたように、実施の形態２に係るフィルタは、２以上の配線層を含む多層基板２の表面から裏面に至る電源入力端子１１と、多層基板２の表面から裏面に至るＧＮＤ入力端子１２と、多層基板２の裏面において電源入力端子１１に端部が接続される第１の電源配線導体２１と、多層基板２の裏面においてＧＮＤ入力端子１２に端部が接続されて第１の電源配線導体２１と並行する第１のＧＮＤ配線導体２３と、第１の電源配線導体２１のもう一方の端部から多層基板２の表面に至る第１の電源ビア３１と、第１のＧＮＤ配線導体２３のもう一方の端部から多層基板２の表面に至る第１のＧＮＤビア３２と、多層基板２の表面において第１の電源ビア３１に端部が接続される第２の電源配線導体２２と、多層基板２の表面において第１のＧＮＤビア３２に端部が接続されて第２の電源配線導体２２と並行する第２のＧＮＤ配線導体２４と、正電極と負電極とを有する入力コンデンサ４１であって、第２の電源配線導体２２上に正電極が配設されて第２のＧＮＤ配線導体２４上に負電極が配設される入力コンデンサ４１とを備える。

この構成において、電源入力端子１１、第１の電源配線導体２１、第１のビア３１および第２の電源配線導体２２は、電源ラインの主要部を構成する。ＧＮＤ入力端子１２、第１のＧＮＤ配線導体２３、第１のＧＮＤビア３２および第２のＧＮＤ配線導体２４は、ＧＮＤラインの主要部を構成する。この電源ラインとＧＮＤラインの両方に積極的に寄生インダクタンスを持たせ、さらに両者の磁気結合によりコモンモードノイズに対しての雑音抑制効果が向上する。

ここで、第１の配線導体２１上の入力端子１１と第１のビア３１の間に配設される第２の入力コンデンサ４２を有してもよい。

この構成によれば、電源ラインとＧＮＤラインにπ型フィルタを構成し、さらに雑音除去機能を向上できる。

（実施の形態３）
上記実施の形態２で説明した図２の多層基板の入力フィルタにおいて、π型フィルタを構成する第２の入力コンデンサ４２は、実施の形態３で説明する構成によって省略もしくはその静電容量を低減することができる。

図５は実施の形態３に係る多層基板の入力フィルタの構成例における（ａ）偶数内層、（ｂ）奇数内層、（ｃ）断面および（ｄ）断面を示す図である。図５において図２に示した実施の形態２に係る多層基板の入力フィルタと同じの構成要件には同じ番号を付与し、多層基板は区別のため多層基板３とした。多層基板３は、２つ以上の配線層を有する。２つ以上の配線層は、１以上の第１の内層と１以上の第２の内層とを有する。図５の構成例では、多層基板３は５つの配線層を有し、５つの配線層は、表面の配線層と、裏面の配線層と、３つの内層としての配線層とを含む。

第１の内層は、電源入力端子１１に接続される電源配線導体２１ａを有し、図５の（ａ）に示す偶数内層に該当する。

第２の内層は、ＧＮＤ入力端子１２に接続されるＧＮＤ配線導体２３ａまたは２３ｂを有し、図５の（ｂ）に示す奇数内層に該当する。

第１の内層と第２の内層は交互に配置される。第１の内層に形成された電源配線導体２１ａの一部および第２の内層に形成されたＧＮＤ配線導体２３ａまたは２３ｂの一部が対向するように配置される。電源配線導体２１ａとＧＮＤ配線導体２３ａまたは２３ｂとが対向することにより、寄生容量つまりコンデンサを形成し、対向面積に応じた容量値を持たせることができる。

図５の入力フィルタが図２の構成と異なるのは、第２の入力コンデンサ４２が無いことと、偶数番目の内層では、電源ラインの電源入力端子１１に接続される電源配線導体２１ａ、奇数番目の内層では、グランドラインのＧＮＤ入力端子１２に接続されるＧＮＤ配線導体２３ａ、２３ｂが設けられ、それぞれが実装スペース内で許容される対向面積を広く取れるように印刷されていることである。このことにより、対向する配線導体間に実施の形態３に示した第２の入力コンデンサ４２と等価的に寄生容量が発生するので、第２の入力コンデンサ４２を省略もしくはその静電容量を低減することができる。あるいは第２の入力コンデンサ４２と併用して静電容量値の増大を図ってもよい。

尚、積層コンデンサを想起することで説明を分かり易くするために、偶数奇数で分けて電源グランドの配線導体を交互に配設したが、この構成に入力端子の位置や層の上下方向の取り決めは無く、寄生の静電容量を得るための構成が成り立てばよい。

以上説明してきたように、実施の形態３に係るフィルタは、２つ以上の配線層は、１以上の第１の内層（例えば、図５の（ａ））と１以上の第２の内層（例えば、(図５の（ｂ）)とを有し、第１の内層は、電源入力端子１１に接続される電源配線導体２１ａを有し、第２の内層は、ＧＮＤ入力端子１２に接続されるＧＮＤ配線導体２３ａまたは２３ｂを有し、第１の内層と第２の内層は交互に配置され、電源配線導体２１ａの一部およびＧＮＤ配線導体２３ａまたは２３ｂの一部が対向する。

この構成により、交互に配置された電源配線導体２１ａとＧＮＤ配線導体２３ａまたは２３ｂとの間に平板コンデンサが形成され、第２の入力コンデンサとして代用することができるので、第２の入力コンデンサを省略または静電容量を低減できる。

（実施の形態４）
実施の形態４ではビアの寄生インダクタンスを増大する方法を示す。図６は実施の形態４に係る多層基板の入力フィルタの断面図である。図６において図１に示した実施の形態１に係る多層基板の入力フィルタと同じ構成要件には同じ番号を付与し、多層基板は区別のため多層基板４とした。図１と異なる構成は、第１の配線導体２１を伸ばし、第１の配線導体と多層基板表面の第２の配線導体２２を繋ぐ第１のビア３１を、多層基板の内層部で切り分けて多段とした点である。すなわち、第１のビア３１は、内層の配線導体２５を経由する多段階で接続された複数の部分ビア３１ａおよび部分ビア３１ｂを有する。

図６において、多層基板４の表面に近い内層に第５の配線導体２５を設け、第１のビア３１は、第１１のビア（つまり部分ビア３１ａ）と第１２のビア（つまり部分ビア３１ｂ）とから構成される。第１１のビア（部分ビア３１ａ）は、図１よりも延長された第１の配線導体２１の端部との配線導体２５の端部とを繋ぐ。第１２のビア（部分ビア３１ｂ）は、配線導体２５のもう一方の端部と第２の配線導体２２とを繋ぐ。第１２のビア（部分ビア３１ｂ）の第２の配線導体２２への接続位置は図１と同じであるが、第１１のビア（部分ビア３１ａ）は入力端子１１から遠ざかっている。即ち、入力端子１１→第１の配線導体２１→第１１のビア（部分ビア３１ａ）→第５の配線導体２５→第１２のビア（部分ビア３１ｂ）→第２の配線導体２２で描かれるループは、図１の入力端子１１〜第２の配線導体２２のループよりも面積が広がるように構成される。

以上のように、本開示の実施の形態４に係る多層基板の入力フィルタは、インダクタを構成するビアを多段とすることで、ループ面積を拡大してインダクタンスを増加させ、ローパスフィルタとしてのカットオフ周波数を下げることで雑音抑制効果を向上させることができる。

尚、実施の形態４においては、ループ面積を広げるためとはいえ、内層に設けた第５の配線導体２５と第１のビア群は第１の入力コンデンサ４１の下部に設けることにより、部品実装効率が低下しないように構成した。

また、内層の上下位置は任意であり、可能な範囲でループを拡大できればよい。

尚、実施の形態４で説明したループ拡大によるインダクタンスの増加は、他の実施の形態で説明した入力フィルタにも適用でき、より雑音抑制効果を向上できる。

以上説明してきたように、実施の形態４に係るフィルタは、２以上の配線層は少なくとも１つの内層を有し、第１のビア３１は、少なくとも１つの内層の配線導体２５を経由する多段階で接続された複数の部分ビア３１ａ、３１ｂを有する。

この構成によれば、入力端子１１と、第１の配線導体２１と、多段階で接続された複数の部分ビア３１ａ、３１ｂが描くループの面積を広くすることができる。つまり、入力端子１１から第２の配線導体２２までの寄生インダクタンスを積極的に増大させるので、フィルタとしての雑音除去機能が向上できる。

（実施の形態５）
以上の実施の形態１〜４では、多層基板の入力フィルタに関して説明してきたが、出力フィルタに関してもその雑音抑制効果を高めることも可能である。

図７Ａは、実施の形態５に係る多層基板の出力フィルタの構成例における断面を示す図である。図７Ｂは、図７Ａの出力フィルタの電気的特性を説明するための等価回路を示す図である。図７Ａの出力フィルタは、多層基板４に形成されたフィルタ回路であって、出力端子１３、第１の配線導体２６、第１のビア３３、第２の配線導体２７および第１の出力コンデンサ５１を備える。この出力フィルタは、例えば、電源電圧に含まれる雑音成分を除去するローパスフィルタであり、雑音除去後の電源電圧を出力端子１３から出力する。

多層基板５は、２以上の配線層を含む。

出力端子１３は、多層基板５の表面から裏面まで貫通した取り付け穴に装着され、例えば、電源電圧を出力する。

第１の配線導体２６は、多層基板５の裏面に印刷され、端部に出力端子１３が半田付けされる。

第１のビア３３は、裏面の第１の配線導体２６のもう一方の端部に設けられ、多層基板５の表面へ貫通する。

第２の配線導体２７は、多層基板５の表面に印刷され、端部に第１のビア３３が接続される。

第１の出力コンデンサ５１は、第１と第２の電極を有し、第１の電極を第２の配線導体２７に接続され、第２の電極は接地される。第１の出力コンデンサ５１を介して第２の配線導体２７は、内部回路や他のビアを通って他の内層の配線導体へと配線される。ここで、出力端子１３と第１のビア３３は寄生インダクタンスを持っており、図７Ｂの等価回路に示すように、第１の出力コンデンサ５１とでＣＬフィルタが形成された構成となる。

以上の構成により、内部回路からの出力電力が第１の出力コンデンサ５１に集約した後に第１のビア３３や出力端子１３の寄生インダクタを介して出力される。出力端子１３から出力された直流電圧は負荷側に設けられるコンデンサを介して負荷へ供給されるので、実質的にπ型フィルタの構成となり、ローパスフィルタとしての雑音抑制効果が向上される。

以上説明してきたように、実施の形態５に係るフィルタは、２以上の配線層を含む多層基板の表面から裏面に至る出力端子１３と、多層基板の裏面において出力端子１３に端部が接続される第１の配線導体２６と、第１の配線導体２６のもう一方の端部から多層基板の表面に至る第１のビア３３と、多層基板の表面において第１のビア３３に端部が接続される第２の配線導体２７と、第２の配線導体２７上に配設される第１の出力コンデンサ５１とを備える。

この構成によれば、主に出力端子と第１のビアとのインダクタンスと、第１の出力コンデンサとで実装面積の増大がほとんど無いフィルタを構成することができる。また、対向する面パターンもほとんど無いので寄生容量が少なく、さらに、流れる電流が出力コンデンサの端子に接続される第２の配線導体に集約されるので、雑音除去機能に優れたフィルタを構成することができる。

（実施の形態６）
図８は実施の形態６に係る多層基板の出力フィルタの構成例における（ａ）表面、（ｂ）断面および（ｃ）裏面を示す図である。図９は図８の出力フィルタの電気的特性を説明するための等価回路を示す図である。図８の出力フィルタは、図２に示した実施の形態２の多層基板の入力ライン対に施した入力フィルタの構成を、出力の電源−グランドラインに施したものである。図８において、電源出力ラインは図７Ａに示した実施の形態５に係る多層基板の出力フィルタと同じのものとして同じ番号を付与し、図７Ａと区別するため実施の形態６の多層基板は多層基板６とする。また、第１の配線導体２６には第２の出力コンデンサ５２を接続した。

図８の出力フィルタは、電源ライン側の構成要素として、出力端子１３、第１の配線導体２６、第１のビア３３、第２の配線導体２７および第１の出力コンデンサ５１を備える。さらに、この出力フィルタは、グランドライン側の構成要素として、ＧＮＤ出力端子１４、第１のＧＮＤ配線導体２８、第１のＧＮＤビア３４、および第２のＧＮＤ配線導体２９を備える。以下では、電源ライン側の構成要素であることを明確に区別するために、出力端子１３を電源出力端子１３、第１の配線導体２６を第１の電源配線導体２６、第１のビア３３を第１の電源ビア３３、第２の配線導体２７を第２の電源配線導体２７と呼ぶ。

図８の出力フィルタは、図７Ａと比べて、グランドライン側の構成要素が追加されている点が異なっている。以下、異なる点を中心に説明する。

ＧＮＤ出力端子１４は、多層基板６の表面から裏面まで貫通した取り付け穴に装着される。

第１のＧＮＤ配線導体２８は、多層基板６の裏面に印刷され、端部にＧＮＤ出力端子１４が半田付けされる。

第１のＧＮＤビア３４は、裏面の第１のＧＮＤ配線導体２８のもう一方の端部に設けられ、多層基板６の表面へ貫通する。

第２のＧＮＤ配線導体２９は、多層基板６の表面に印刷され、端部に第１のＧＮＤビア３４が接続される。

第１の出力コンデンサ５１は、第１電極と第２電極とを有し、第２の電源配線導体２７上に第１電極が配設され、前記第２のＧＮＤ配線導体２９上に第２電極が配設される。出力コンデンサ５１を介して第２のＧＮＤ配線導体２９は、図示を省略したが内部回路や他のビアを通って他の内層の配線導体へと配線される。また、実施の形態６においては、第２の出力コンデンサ５２を設け、第２の出力コンデンサ５２の第１電極を第２の配線導体２７に、第２の電極を第１のＧＮＤ配線導体２８に接続される。ここで、図９を用いて後述するが、ＧＮＤ出力端子１４と第１のＧＮＤビア３４は寄生インダクタンスを持っており、第１の出力コンデンサ５１と第１の電源ビア３３、第１のＧＮＤビア３４と第２の出力コンデンサ５２とでπ型フィルタが形成された構成となる。また、図８では第１の電源ビア３３および第１のＧＮＤビア３４はそれぞれ２本ずつ設けたが、これはビアの許容電流と実際に流れる電流の大きさの関係で適宜設定すればよい。

以上のような構成により、実施の形態６の多層基板の出力フィルタは、電気的等価回路で示すと図９のように表すことができる。出力端子１３、第１の電源配線導体２６、第１の電源ビア３３、第２の配線導体２７からなる電源出力ラインと、ＧＮＤ出力端子１４、第１のＧＮＤ配線導体２８、第１のＧＮＤビア３４、第２のＧＮＤ配線導体２９からなるグランドラインが並行しており、特に第１の電源ビア３３と第１のＧＮＤビア３４が近接することで磁気結合し、コモンチョークとして動作する。このことにより、電源−グランドラインに流れる電流によって両ビアに発生する磁束は打ち消しあうが、アース電位に対して両ラインに同極性で発生するコモンモードノイズに対してインダクタンスとして働き、コモンモードノイズの抑制効果が向上する。

以上説明してきたように、実施の形態６に係るフィルタは、２以上の配線層を含む多層基板の表面から裏面に至る電源出力端子１３と、多層基板の表面から裏面に至るＧＮＤ出力端子１４と、多層基板の裏面において、電源出力端子１３に端部が接続される第１の電源配線導体２６と、多層基板の裏面において、ＧＮＤ出力端子１４に端部が接続されて第１の電源配線導体２６と並行する第１のＧＮＤ配線導体２８と、第１の電源配線導体２６のもう一方の端部から多層基板の表面に至る第１の電源ビア３３と、第１のＧＮＤ配線導体２８のもう一方の端部から多層基板の表面に至る第１のＧＮＤビア３４と、多層基板の表面において、第１の電源ビア３３に端部が接続される第２の電源配線導体２７と、多層基板の表面において、第１のＧＮＤビア３４に端部が接続されて第２の電源配線導体２７と並行する第２のＧＮＤ配線導体２９と、第１電極と第２電極とを有する出力コンデンサ５１であって、第２の電源配線導体２７上に第１電極が配設されて第２のＧＮＤ配線導体２９上に第２電極が配設される出力コンデンサ５１とを備える。

この構成により、電源ラインとＧＮＤラインの両方にインダクタンスを有し、さらに両者の磁気結合によりコモンモードノイズに対しての雑音抑制効果が向上する。

ここで、第１の配線導体２６上の出力端子１３と第１のビア３３の間に配設される第２の出力コンデンサ５２を有していてもよい。

この構造により、電源ラインとＧＮＤラインにπ型フィルタを構成し、さらに雑音除去機能を向上できる。

尚、図８では電源−グランド両ラインが並行する構成からコモンモードノイズ抑制効果を説明したが、ライン電流に対して各ビアや配線導体がインダクタンスとして動作するように、例えば図１０Ａのようにあえて並行でない部品配置や配線パターンを構成してもよい。そうすることにより等価回路は図１０Ｂのようになり、ノーマルモードの雑音抑制効果は向上する。

（実施の形態７）
上記実施の形態６で説明した図８の多層基板の出力フィルタにおいて、π型フィルタを構成する第２の出力コンデンサ５２は、実施の形態７で説明する構成によって省略もしくはその静電容量を低減することができる。

図１１は実施の形態７に係る多層基板の出力フィルタの構成例における（ａ）偶数内層、（ｂ）奇数内層および（ｃ）断面を示す図である。図１１において図８に示した実施の形態６に係る多層基板の出力フィルタと同じの構成要件には同じ番号を付与し、多層基板は区別のため多層基板７とした。多層基板７は、２つ以上の配線層を有し、１以上の第１の内層と１以上の第２の内層とを有する。

第１の内層は、前記電源出力端子１３に接続される電源配線導体２６ａを有し、図１１の（ａ）の偶数内層に該当する。

前記第２の内層は、前記ＧＮＤ出力端子１４に接続されるＧＮＤ配線導体２８ａまたは２８ｂを有し、図１１の（ｂ）の奇数内層に該当する。

前記第１の内層と前記第２の内層は交互に配置される。電源配線導体２６ａの一部およびＧＮＤ配線導体２８ａまたは２８ｂの一部が対向するように配置される。電源配線導体２６ａとＧＮＤ配線導体２８ａまたは２８ｂとが対向することにより、寄生容量つまりコンデンサを形成し、対向面積に応じた容量値を持たせることができる。

図１１の出力フィルタが図８の構成と異なるのは、第２の出力コンデンサ５２が無いことと、偶数番目の内層では、電源出力端子１３に接続される配線導体２６ａ、奇数番目の内層では、グランドラインのＧＮＤ出力端子１４に接続される配線導体２８ａまたは２８ｂが設けられ、それぞれが実装スペース内で許容される対向面積を広く取れるように印刷されていることである。このことにより、対向する配線導体間に実施の形態６に示した第２の出力コンデンサ５２と等価的に寄生容量が発生するので、第２の出力コンデンサ５２を省略もしくはその静電容量を低減することができる。あるいは第２の出力コンデンサ５２と併用して静電容量値の増大を図ってもよい。

以上説明してきたように、実施の形態７に係るフィルタは、２つ以上の配線層は、１以上の第１の内層（例えば図１１の偶数内層）と１以上の第２の内層（例えば図１１の奇数内層）とを有し、第１の内層は、電源出力端子１３に接続される電源配線導体２６ａを有し、第２の内層は、ＧＮＤ出力端子１４に接続されるＧＮＤ配線導体２８ａまたは２８ｂを有し、第１の内層と第２の内層は交互に配置され、電源配線導体２６ａの一部およびＧＮＤ配線導体２８ａ（または２８ｂ）の一部が対向する。

この構成により、交互に配置された電源配線導体とＧＮＤ配線導体との間に平板コンデンサが形成され、第２の出力コンデンサとして代用することができるので、第２の出力コンデンサを省略または静電容量を低減できる。

尚、積層コンデンサを想起することで説明を分かり易くするために、偶数奇数で分けて電源グランドの配線導体を交互に配設したが、この構成に入力端子の位置や層の上下方向の取り決めは無く、寄生の静電容量を得るための構成が成り立てばよい。

（実施の形態８）
実施の形態８ではビアの寄生インダクタンスを増大する方法を示す。図１２は実施の形態８に係る多層基板の出力フィルタの断面図である。図１２において図７に示した実施の形態５に係る多層基板の出力フィルタと同じ構成要件には同じ番号を付与し、多層基板は区別のため多層基板８とした。図７と異なる構成は、第１の電源配線導体２６を伸ばし、第１の電源配線導体２６と多層基板表面の第２の電源配線導体２７を繋ぐ第１の電源ビア３３を、多層基板の内層部で切り分けて多段とした点である。すなわち、第１の電源ビア３３は、内層の配線導体２１０を経由する多段階で接続された複数の部分ビア３３ａおよび部分ビア３３ｂを有する。

図１２において、多層基板８の表面に近い内層に配線導体２１０を設け、第１のビア（ここでは第１の電源ビア３３）は、第１３のビア（つまり部分ビア３３ａ）と第１４のビア（つまり部分ビア３３ｂ）から構成され、第１３のビア（部分ビア３３ａ）は、図７よりも延長された第１の配線導体２６の端部と配線導体２１０の端部とを繋ぎ、第１４のビア（部分ビア３３ｂ）は、配線導体２１０のもう一方の端部と第２の配線導体２７とを繋ぐ構成とする。第１４のビア（部分ビア３３ｂ）の第２の配線導体２７への接続位置は図７と同じであるが、第１３のビア（部分ビア３３ａ）は出力端子１３から遠ざかっている。即ち、出力端子１３→第１の配線導体２６→第１３のビア（部分ビア３３ａ）→配線導体２１０→第１４のビア（部分ビア３３ｂ）→第２の配線導体２７で描かれるループは、図７の出力端子１３〜第２の配線導体２７のループよりも面積が広がるように構成される。

以上のように、実施の形態８にかかる多層基板の出力フィルタは、インダクタを構成するビアを多段とすることで、ループ面積を拡大してインダクタンスを増加させ、ローパスフィルタとしてのカットオフ周波数を下げることで雑音抑制効果を向上させることができる。

尚、実施の形態８においては、ループ面積を広げるためとはいえ、内層に設けた配線導体２１０と第３のビア群は第１の出力コンデンサ５１の下部に設けることにより、部品実装効率が低下しないように構成した。

また、内層の上下位置は任意であり、可能な範囲でループを拡大できればよい。

以上説明してきたように、実施の形態８に係るフィルタは、２以上の配線層は少なくとも１つの内層を有し、第１のビア３３は、少なくとも１つの内層の配線導体２１０を経由する多段階で接続された複数の部分ビア３３ａ、３３ｂ有する。

この構成によれば、出力端子から第２の配線導体までのインダクタンスが増大するので、フィルタとしての雑音除去機能が向上できる。

尚、実施の形態８で説明したループ拡大によるインダクタンスの増加は、他の実施の形態で説明した出力フィルタにも適用でき、より雑音抑制効果を向上できる。

（実施の形態９）
実施の形態２や実施の形態６で説明したように配線導体やビアを近接並行させることにより、電源グランドラインにコモンチョークを形成することができる。これに、実施の形態４や実施の形態８で説明したループ面積の拡大によってインダクタンスを増加させる方法を組み合わせることにより、多層基板においてビアと配線導体との構成のみでコモンチョークを形成することが可能となる。

図１３Ａは実施の形態９に係る多層基板のフィルタの構成例における（ａ）断面、（ｂ）表面および（ｃ）断面を示す図である。図１３Ｂは、図１３Ａのフィルタの電気的特性を説明するための等価回路を示す図である。

図１３Ａにおいて、第１の電源配線導体２１１は多層基板表面に設けられた電源入力ラインであり、その端部において部分ビア３５ａを介して次層の配線導体２１２の端部に接続される。配線導体２１２のもう一方の端部は部分ビア３５ｂを介して多層基板裏面の第２の電源配線導体２１３の端部に接続される。第２の電源配線導体２１３のもう一方の端部は部分ビア３６ｂを介して多層基板表面の次層に設けられた配線導体２１４の端部に接続される。配線導体２１４のもう一方の端部は部分ビア３６ａを介して多層基板表面に設けられた電源出力ラインである第３の電源配線導体２１５の端部に接続される。一方、第１のＧＮＤ配線導体２１６は多層基板表面に設けられたＧＮＤ入力ラインであり、その端部において部分ビア３７ａを介して次層の配線導体２１７の端部に接続される。配線導体２１７のもう一方の端部は部分ビア３７ｂを介して多層基板裏面の第２のＧＮＤ配線導体２１８の端部に接続される。第２のＧＮＤ配線導体２１８のもう一方の端部は部分ビア３８ｂを介して多層基板表面の次層に設けられた配線導体２１９の端部に接続される。配線導体２１９のもう一方の端部は部分ビア３８ａを介して多層基板表面に設けられたＧＮＤ出力ラインである第３のＧＮＤ配線導体２２０の端部に接続される。

以上のように、電源−グランドの並行ラインにおいて、それぞれビアを利用して表面から裏面を介して再び表面に戻るループを描くように構成することにより、等価回路に示すように、両ラインのループは磁気結合し、且つ入出力の極性が等しくなるコモンチョークを形成することができる。ループ面積は表裏面を貫通する通常のビアで構成するよりも拡大されるので、インダクタンスも増大し、雑音抑制効果の向上したコモンモードフィルタを得ることができる。

また、内層の上下位置は任意であり、可能な範囲でループを拡大できればよい。

以上説明してきたように、実施の形態９に係るフィルタは、少なくとも１つの内層を有する多層基板の表面に配設された第１の電源配線導体２１１と、多層基板の表面において第１の電源配線導体２１１と並行する第１のＧＮＤ配線導体２１６と、第１の電源配線導体２１１の端部から少なくとも１つの内層の配線導体２１２を経由して裏面に至る多段階で接続された複数の部分ビア３５ａ、３５ｂを有する第１の電源ビアと、第１のＧＮＤ配線導体２１６の端部から少なくとも１つの内層の配線導体２１７を経由して裏面に至る多段階で接続された複数の部分ビア３７ａ、３７ｂを有し、第１の電源ビアと並行する第１のＧＮＤビアと、多層基板の裏面において、第１の電源ビアに端部が接続される第２の電源配線導体２１３と、第１のＧＮＤビアに端部が接続されるとともに第２の電源配線導体２１３と並行する第２のＧＮＤ配線導体２１８と、第２の電源配線導体２１３の端部から少なくとも１つの内層の配線導体２１４を経由して表面に至る多段階で接続された複数の部分ビア３６ａ、３６ｂを有する第２の電源ビアと、第２のＧＮＤ配線導体２１８の端部から少なくとも１つの内層の配線導体２１９を経由して表面に至る多段階で接続された複数の部分ビア３８ａ、３８ｂを有し、第２の電源ビアと並行する第２のＧＮＤビアと、多層基板の表面において、第２の電源ビアに端部が接続される第３の電源配線導体２１５と、多層基板の表面において、第２のＧＮＤビアに端部が接続されて第３の電源配線導体２１５と並行する第３のＧＮＤ配線導体２２０とを備えるコモンモードのフィルタである。

この構成によれば、並行する電源配線とＧＮＤ配線が、内層配線導体でループ面を描くように構成されるのでインダクタンスの大きなコモンモードフィルタを得ることができる。

尚、実施の形態９で説明したループ拡大によるインダクタンスの増加は、他の実施の形態で説明した出力フィルタにも適用でき、より雑音抑制効果を向上できる。

（実施の形態１０)
実施の形態８で示したコモンチョークに対し、ノーマルチョークの構成も可能である。図１４Ａは実施の形態１０に係る多層基板のフィルタの構成例における（ａ）断面、（ｂ）表面、（ｃ）次層および（ｄ）断面を示す図である。また、図１４Ｂは、図１４Ａのフィルタの電気的特性を説明するための等価回路を示す図である。図１４Ａにおいて、電源入力ラインである第１の電源配線導体２１１から電源出力ラインである第３の電源配線導体２１５の構成は図１３Ａに示した実施の形態９と同様であるので、その説明は省略する。また電源ラインに施されたビアも、図が煩雑となるのでそれらの符号は省略した。図１４Ａの構成が図１３Ａと異なるのは、グランドラインの構成である。

図１４Ａにおいて、第１のＧＮＤ配線導体２２１は多層基板表面に設けられたＧＮＤ入力ラインであり、その端部において部分ビア３７ｃを介して次層の配線導体２２２の端部に接続される。配線導体２２２は電源ラインと異なり、出力側へ配線され、そのもう一方の端部は部分ビア３７ｄを介して多層基板裏面の第２のＧＮＤ配線導体２２３の端部に接続される。従って第２のＧＮＤ配線導体２２３の端部も出力側に配置され、入力側へ配線されて、入力側に配置される第２のＧＮＤ配線導体２２３のもう一方の端部は部分ビア３８ｄを介して多層基板表面の次層に設けられた配線導体２２４の端部に接続される。配線導体２２４のもう一方の端部は部分ビア３８ｃを介して多層基板表面に設けられたＧＮＤ出力ラインである第３のＧＮＤ配線導体２２５の端部に接続される。

以上のように、電源−グランドの並行ラインにおいて、それぞれビアを利用して表面から裏面を介して再び表面に戻るループを描きながらそのループの極性は反転するように構成することにより、等価回路に示すように、両ラインのループは磁気結合し、且つ入出力の極性が反転したノーマルチョークを形成することができる。コモンチョークは、電源−グランドラインに流れる電流によって発生する磁束は打ち消しあうが、アース電位に対して両ラインに同極性で発生するコモンモードノイズに対してインダクタンスとして働き、コモンモードノイズの抑制効果が向上する。これに対しノーマルチョークは電源−グランドラインに流れる電流が発生磁束を強め合うので、電源ライン−グランドライン間に発生するノーマルモードノイズに対してインダクタンスとして働き、ノーマルモードノイズの抑制効果が向上する。

また、内層の上下位置は任意であり、可能な範囲でループを拡大できればよい。

以上説明してきたように、実施の形態１０に係るフィルタは、少なくとも１つの内層を有する多層基板の表面に配設された第１の電源配線導体２１１と、多層基板の表面において第１の電源配線導体２１１と並行する第１のＧＮＤ配線導体２２１と、第１の電源配線導体２１１の端部から少なくとも１つの内層の配線導体２１２を経由して裏面に至る多段階で接続された複数の部分ビア３５ａ、３５ｂを有する第１の電源ビアと、第１のＧＮＤ配線導体２２１の端部から少なくとも１つの内層の配線導体２２２を経由して裏面に至る多段階で接続された複数の部分ビア３７ｃ、３７ｄを有する第１のＧＮＤビアと、多層基板の裏面において、第１の電源ビアに端部が接続される第２の電源配線導体２１３と、第１のＧＮＤビアに端部が接続されるとともに第２の電源配線導体と逆並行する第２のＧＮＤ配線導体２２３と、第２の電源配線導体２１３の端部から少なくとも１つの内層の配線導体２１４を経由して表面に至る多段構成の複数の部分ビア３６ａ、３６ｂを有する第２の電源ビアと、第２のＧＮＤ配線導体の端部から少なくとも１つの内層の配線導体２２４を経由して表面に至る多段構成の複数の部分ビア３８ｄ、３８ｃを有する第２のＧＮＤビアと、多層基板の表面において、第２の電源ビアに端部が接続される第３の電源配線導体２１５と、多層基板の表面において、第２のＧＮＤビア３８ｃ、３８ｄに端部が接続されて第３の電源配線導体２１５と並行する第３のＧＮＤ配線導体２２５と備え、第１の電源ビアと第２のＧＮＤビアとが並行し、第２の電源ビアと第１のＧＮＤとが並行するノーマルモードのフィルタである。

この構成によれば、並行する電源配線とＧＮＤ配線が、内層配線導体でループ面を描くように構成されるのでインダクタンスの大きなノーマルモードフィルタを得ることができる。

尚、実施の形態１０で説明したループ拡大によるインダクタンスの増加は、他の実施の形態で説明した出力フィルタにも適用でき、より雑音抑制効果を向上できる。

また、本明細書での具体的な構造は割愛するが、多層基板の内層の一部やそれに印刷される配線導体の一部に強磁性体を使用するなどして、ビアを利用したインダクタのループ内の透磁率を増大してインダクタンスをさらに大きくすることが可能である。

以上説明したように、本開示は、各種電子機器の小型化のために使用される多層基板において、高周波雑音を除去するためのフィルタに有用である。

１〜８ 多層基板
１１ 入力端子（電源入力端子）
１２ 入力端子（ＧＮＤ入力端子）
１３ 出力端子（電源出力端子）
１４ 出力端子（ＧＮＤ出力端子）
２１ 第１の配線導体（第１の電源配線導体）
２１ａ、２６ａ 電源配線導体
２２、２７ 第２の配線導体
２３ 第１のＧＮＤ配線導体
２３ａ、２３ｂ、２８ａ、２８ｂ ＧＮＤ配線導体
２４ 第２のＧＮＤ配線導体
２５、２９、２１２、２１７、２１９ 配線導体
２６ 第１の配線導体
３１、３３ 第１の電源ビア（第１のビア）
３１ａ、３１ｂ、３５ａ、３５ｂ、３６ａ、３６ｂ 部分ビア
３７ａ〜３７ｄ、３８ａ〜３８ｄ 部分ビア
３２、３４ 第１のＧＮＤビア
４１ 第１の入力コンデンサ（入力コンデンサ）
４２ 第２の入力コンデンサ
５１ 第１の出力コンデンサ（出力コンデンサ）
５２ 第２の出力コンデンサ
２１０、２１２、２１４、２１７、２１９、２２２、２２４ 配線導体
２１１ 第１の電源配線導体
２１３ 第２の電源配線導体
２１５ 第３の電源配線導体
２１６ 第１のＧＮＤ配線導体
２１８ 第２のＧＮＤ配線導体
２２０、２２５ 第３のＧＮＤ配線導体
３０５〜３０９ 配線導体

Claims (4)

1. ２以上の配線層を含む多層基板の表面から裏面に至る電源入力端子と、
   前記多層基板の表面から裏面に至るＧＮＤ入力端子と、
   前記多層基板の裏面において、前記電源入力端子に端部が接続される第１の電源配線導体と、
   前記多層基板の裏面において、前記ＧＮＤ入力端子に端部が接続されて前記第１の電源配線導体と並行する第１のＧＮＤ配線導体と、
   前記第１の電源配線導体のもう一方の端部から前記多層基板の表面に至る第１の電源ビアと、
   前記第１のＧＮＤ配線導体のもう一方の端部から前記多層基板の表面に至る第１のＧＮＤビアと、
   前記多層基板の表面において、前記第１の電源ビアに端部が接続される第２の電源配線導体と、
   前記多層基板の表面において、前記第１のＧＮＤビアに端部が接続されて前記第２の電源配線導体と並行する第２のＧＮＤ配線導体と、
   正電極と負電極とを有する入力コンデンサであって、前記第２の電源配線導体上に前記正電極が配設されて前記第２のＧＮＤ配線導体上に前記負電極が配設される入力コンデンサと、を備える
   フィルタ。
2. 前記２以上の配線層は、１以上の第１の内層と１以上の第２の内層とを有し、
   前記第１の内層は、前記電源入力端子に接続される電源配線導体を有し、
   前記第２の内層は、前記ＧＮＤ入力端子に接続されるＧＮＤ配線導体を有し、
   前記第１の内層と前記第２の内層は交互に配置され、
   前記電源配線導体の一部および前記ＧＮＤ配線導体の一部が対向する
   請求項１に記載のフィルタ。
3. ２以上の配線層を含む多層基板の表面から裏面に至る電源出力端子と、
   前記多層基板の表面から裏面に至るＧＮＤ出力端子と、
   前記多層基板の裏面において、前記電源出力端子に端部が接続される第１の電源配線導体と、
   前記多層基板の裏面において、前記ＧＮＤ出力端子に端部が接続されて前記第１の電源配線導体と並行する第１のＧＮＤ配線導体と、
   前記第１の電源配線導体のもう一方の端部から前記多層基板の表面に至る第１の電源ビアと、
   前記第１のＧＮＤ配線導体のもう一方の端部から前記多層基板の表面に至る第１のＧＮＤビアと、
   前記多層基板の表面において、前記第１の電源ビアに端部が接続される第２の電源配線導体と、
   前記多層基板の表面において、前記第１のＧＮＤビアに端部が接続されて前記第２の電源配線導体と並行する第２のＧＮＤ配線導体と、
   第１電極と第２電極とを有する出力コンデンサであって、第２の電源配線導体上に第１電極が配設されて前記第２のＧＮＤ配線導体上に第２電極が配設される第１の出力コンデンサと、を備える
   フィルタ。
4. 前記２以上の配線層は、１以上の第１の内層と１以上の第２の内層とを有し、
   前記第１の内層は、前記電源出力端子に接続される電源配線導体を有し、
   前記第２の内層は、前記ＧＮＤ出力端子に接続されるＧＮＤ配線導体を有し、
   前記第１の内層と前記第２の内層は交互に配置され、
   前記電源配線導体の一部および前記ＧＮＤ配線導体の一部が対向する
   請求項３に記載のフィルタ。

Images